一種高電源抑制比的純mos結(jié)構(gòu)電壓基準源的制作方法
【專利摘要】一種高電源抑制比的純MOS結(jié)構(gòu)電壓基準源，包括啟動電路、IPTAT產(chǎn)生電路、VPTAT產(chǎn)生電路、VGS產(chǎn)生電路和PSRR增強反饋電路；啟動電路連接至IPTAT產(chǎn)生電路，IPTAT產(chǎn)生電路的輸出分別連接VPTAT產(chǎn)生電路和VGS產(chǎn)生電路，VPTAT產(chǎn)生電路的輸出與VGS產(chǎn)生電路的輸出疊加形成Vref基準電壓輸出，該輸出基準電壓通過PSRR增強反饋電路反饋給IPTAT產(chǎn)生電路，形成閉合的反饋環(huán)路。
【專利說明】—種高電源抑制比的純MOS結(jié)構(gòu)電壓基準源【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于模擬集成電壓基準源電路【技術(shù)領(lǐng)域】，具體涉及一種高電源抑制比的純MOS結(jié)構(gòu)電壓基準源。
【背景技術(shù)】
[0002]在模擬電路，及數(shù)?；旌霞呻娐坊蛳到y(tǒng)芯片設(shè)計中，經(jīng)常需要使用基準電壓源，它將電源電壓轉(zhuǎn)換為與電源電壓和溫度近似無關(guān)的基準電壓，用于為其他部分電路提供穩(wěn)定的偏置和參考電壓。因此，低溫漂系數(shù)、高電壓抑制比是電壓基準源的關(guān)鍵性能指標。在數(shù)?；旌霞呻娐分袛?shù)字部分的噪聲容易耦合到電源中，因此對電路電源抑制性能的要求就更加突出。CMOS帶隙基準電壓還需要能夠兼容CMOS工藝，易于集成在CMOS工藝的集成電路芯片中。
[0003]目前利用純CMOS器件實現(xiàn)電壓基準主要有三種：一種是負溫系數(shù)的晶體管基極-發(fā)射極電壓Vbe及具有正溫度系數(shù)的熱電壓VT，通過將兩個具有相反溫度系數(shù)的電壓進行加權(quán)相加得到零溫度系數(shù)的輸出電壓；一種是基于MOS器件不同的閾值電壓；另一種是基于MOS器件柵源電壓差的基準。
[0004]第一種利用CMOS工藝中的寄生三極管來實現(xiàn)帶隙基準，存在面積過大，功耗較高等問題，并且寄生三極管的模型不夠準確。從而更多工程師將研究利用純CMOS工藝技術(shù)來實現(xiàn)電壓或電流基準作為主要方向。第二種需要在同一硅片上實現(xiàn)增強型和耗盡型MOS器件，芯片制造過程需額外的掩模板，對工藝同樣有特殊要求，工藝成本高，并且隨工藝角偏差很大；第三種利用MOS器件的柵源電壓差來實現(xiàn)基準，對工藝沒有特殊要求，但是需要穩(wěn)定的外圍偏置電路同時工藝角偏差仍然很大。第一種由于研究比較深入，目前工程實踐中使用很多。第二種雖然需要相應工藝支持，但是利用耗盡型MOS器件來產(chǎn)生電壓基準會減少相應的啟動電路，同時電路簡單，并可實現(xiàn)較低電源電壓的電源基準。第三種對工藝沒有特殊要求，但是其溫度系數(shù)還受載載流子遷移率等非線性因素的影響。
[0005]上述三種基準都可以通過增加運算放大器來提高電源抵制性能。但復雜的運算放大器增加了設(shè)計難度，同時增加了大量的靜態(tài)電流。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于設(shè)計一種高電源抑制比的純MOS結(jié)構(gòu)電壓基準源，采取的技術(shù)方案如下：一種高電源抑制比的純MOS結(jié)構(gòu)電壓基準源，其特征在于：包括啟動電路、自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路、無電阻的與溫度成正比的電壓Vptat產(chǎn)生電路、負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路和電源電壓抑制比PSRR增強反饋電路；啟動電路的輸出連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路，自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路的輸出分別連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路和負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路，自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路的輸出與負溫度系數(shù)的MOS管柵源電壓Vgs產(chǎn)生電路的輸出疊加后形成Vref基準電壓輸出，該輸出基準電壓通過電源抑制比PSRR增強反饋電路反饋給正溫度系數(shù)電流Iptat產(chǎn)生電路，形成閉合的反饋環(huán)路；其中：
[0007]啟動電路包括？]\?)5管1^1及匪05管1^2、]^3、]^4、]^5，？]\?)5管1^1的源極、NMOS管MS4、MS5的漏極均連接電源VDD，PM0S管MSl的柵極及漏極分別與NMOS管MS2的柵極及漏極連接并與NMOS管MS4的柵極連接在一起，NMOS管MS2的源極與NMOS管MS3的柵、漏極及NMOS管MS5的柵極連接，NMOS管MS3的源極接地；
[0008]自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路包括PMOS管MP1、MP2、MP4、MP5及NMOS管MN3、MN7、MN8 ;PM0S管MP1、MP2、MP4、MP5構(gòu)成Cascode電流鏡，管子的寬長比相同，NMOS管MN3、MN7工作在亞閾值區(qū)，NMOS管MN8工作在深線性區(qū)；PM0S管MP1、MP4的源極連接電源VDD，PMOS管MPl的柵極與PMOS管MP4的柵極互連并連接PMOS管MP4的漏極和PMOS管MP5的源極，PMOS管MPl的漏極連接PMOS管MP2的源極，PMOS管MP2的柵極與PMOS管MP5的柵極互連并連接PMOS管MP5的漏極，PMOS管MP2的漏極與NMOS管MN3的柵、漏極、NMOS管MN7的柵極連接并連接啟動電路中NMOS管MS4的源極，NMOS管MN7的源極連接NMOS管MN8的漏極，NMOS管M N3、MN8的源極將接地；
[0009]無電阻的與溫度成正比的電壓Vptat產(chǎn)生電路包括工作在深線性區(qū)的NMOS管MN20，NM0S管MN20的柵極與自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路中NMOS管MN8柵極連接；
[0010]負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路包括PMOS管MP17、MP18及NMOS管麗19，PMOS管MP17的源極連接電源VDD，PMOS管MP17柵極連接自偏置的正溫度系數(shù)電流IPTAT產(chǎn)生電路中PMOS管MP4和MPl的柵極，PMOS管MP17的漏極連接PMOS管MP18的源極，PMOS管MP18的柵極連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路中PMOS管MP5和MP2的柵極，PMOS管MP18的漏極與NMOS管麗19的漏極和柵極以及無電阻的與溫度成正比的電壓Vptat產(chǎn)生電路中NMOS管麗20的柵極連接并與基準電壓Vref輸出連接；
[0011]電源電壓抑制比PSRR增強反饋電路包括PMOS管MP9、MP10、MP13、MP14、MP16及NMOS 管 MN6、MNlI、MNl2、MNl5，PMOS 管 MP9、MP13 的源極連接電源 VDD，PM0S 管 MP9 和 MP13的柵極互連并連接自偏置的正溫度系數(shù)電流IPTAT產(chǎn)生電路中PMOS管MP4、MPl的柵極和負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路中PMOS管MP17的柵極，PMOS管MP10、MP14的柵極互連并連接自偏置的正溫度系數(shù)電流IPTAT產(chǎn)生電路中PMOS管MP5、MP2的柵極和負溫度系數(shù)的MOS管柵源電壓Vgs產(chǎn)生電路中PMOS管MP18的柵極，PMOS管MPlO的源極連接PMOS管MP9的漏極及NMOS管MNll的柵極，PMOS管MP14源極連接PMOS管MP13的漏極，NMOS管MNll的漏極與PMOS管MPlO的漏極互連并連接NMOS管MN6的柵極，NMOS管MN6的柵極連接啟動電路中NMOS管MS5的源極，NMOS管MS6的源極及漏極分別連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路中NMOS管MN7漏極及PMOS管MP5的漏極，PMOS管MP14的漏極連接NMOS管麗15的漏極和NMOS管麗12的柵極，NMOS管麗11的源極連接NMOS管麗12的漏極，NMOS管麗15的柵極連接負溫度系數(shù)的MOS管柵源電壓Vgs產(chǎn)生電路中NMOS管麗19的漏極和柵極并與輸出基準電壓Vref連接，NMOS管麗15的源極連接PMOS管MP16的源極，NMOS管麗12的源極和PMOS管MP16的柵、漏極均接地。
[0012]本發(fā)明的優(yōu)點及顯著效果：
[0013]本發(fā)明提供的電壓基準產(chǎn)生電路中引入了一種負反饋機制，該負反饋連接輸出基準Vref和PTAT電流產(chǎn)生電路。其中的PSRR增強反饋電路不需要增加復雜的運算放大器，從而不增加大量的靜態(tài)電流，并且降低了高性能運算放大器所帶來電路設(shè)計難度。該種負反饋電路但大大提高了輸出基準的電壓抑制性能。該電壓基準中的正溫度系數(shù)電流Iptat產(chǎn)生電路利用電流鏡、工作在亞閾值區(qū)的NMOS管MN3和MN7及工作在深線性區(qū)的NMOS管MN8和麗20構(gòu)成。由于NMOS管麗3和麗7工作在亞閾值區(qū)，工作電流低并且避免使用CMOS工藝中的寄生三極管，從而可以獲得低靜態(tài)電流，利用工作在深線性區(qū)的NMOS管MN8和MN20代替?zhèn)鹘y(tǒng)電阻可以大大降低芯片版圖面積。通過上述技術(shù)的使用得到了本發(fā)明提出的電源抑制比(PSRR)高、功耗低、純MOS結(jié)構(gòu)的電壓基準電路，該電路能應用于各種低功耗電源管理芯片、鎖相環(huán)、振蕩器等各種模擬電路，數(shù)?；旌霞呻娐泛拖到y(tǒng)芯片中。
【專利附圖】

【附圖說明】
[0014]圖1是傳統(tǒng)的利用三極管和電阻為核心的帶隙基準電路；
[0015]圖2是利用MOS管和電阻為核心的電壓基準電路；
[0016]圖3是本發(fā)明提出的高電源抑制比的純MOS結(jié)構(gòu)電壓基準的結(jié)構(gòu)框圖；
[0017]圖4是圖3的電路圖；
[0018]圖5是本發(fā)明電壓基準電路的溫度系數(shù)(TC)仿真波形；
[0019]圖6是本發(fā)明電壓基準電路的電源抑制比(PSRR)仿真波形；
[0020]圖7是本發(fā)明電壓基準電路的輸出基準(Vref)隨電源電壓(VDD)變化的仿真波形。
【具體實施方式】
[0021]以下結(jié)合附圖對本發(fā)明的原理和特征進行描述，所舉的實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。
[0022]如圖1，為一種傳統(tǒng)的利用三極管和電阻為核心的帶隙基準電路，是負溫系數(shù)的晶體管基極-發(fā)射極電壓VBE及具有正溫度系數(shù)的熱電壓VT，通過將兩個具有相反溫度系數(shù)的電壓進行加權(quán)相加得到零溫度系數(shù)的輸出電壓，但CMOS工藝中三極管在存在面積過大，功耗較高等問題，并且寄生三極管的模型不夠準確。
[0023]如圖2，為一種利用MOS管和電阻為核心的電壓基準電路，其中MOS管M14、M15工作在亞閾值區(qū)。該電路是將負溫系數(shù)的MOS管柵源電壓Ves及具有正溫度系數(shù)的熱電壓Vt具有相反溫度系數(shù)的電壓進行加權(quán)相加得到零溫度系數(shù)的輸出電壓，但為了使MOS管M14、M15工作在亞閾值區(qū)，需要一個大電阻無源R17，這會占據(jù)大量芯片面積。
[0024]如圖3，為本發(fā)明提出的高電源抑制比的純MOS結(jié)構(gòu)電壓基準的結(jié)構(gòu)框圖。圖中啟動電路作用于正溫度系數(shù)電流(Iptat)產(chǎn)生電路，使電路能正常啟動。產(chǎn)生的正溫度系數(shù)電流(Iptat)作用于正溫度系數(shù)電壓(Vptat)產(chǎn)生電路和Ves產(chǎn)生電路，分別產(chǎn)生正溫度系數(shù)電壓和負溫度系數(shù)電壓。兩種溫度系數(shù)的電壓疊加形成Vref基準輸出，該輸出基準為溫度補償后的輸出，其溫度特性如圖3中的曲線Vref所示。輸出基準通過PSRR增強反饋電路反饋給正溫度系數(shù)電流(Iptat)產(chǎn)生電路，形成閉合的反饋環(huán)路，以穩(wěn)定Vref基準輸出。
[0025]如圖4，啟動電路由MS1、MS2、MS3、MS4、MS5五個MOS管組成，其中MSl為PMOS管，MS2、MS3、MS4、MS5為NMOS管。MS1、MS2、MS3都以二極形式連接，然后串接在一起，對VDD進行分壓。通過設(shè)計三個MOS管合適的寬長比可以在三個MOS管間獲得兩個與電源電壓有關(guān)的參考電位，即MS3的漏極電位V_MS3d和MS2的漏極電位V_MS2d。將上述V_MS3d連接至MS5的柵極，V_MS3d2連接至MS4漏極。MS4、MS5的漏極都連接至電源電壓，MS4的源接至二極管連接形式的麗3的柵極，MS5的源接至MN6的柵極。電路上電時MS4、MS5導通從而將麗3和MN6的柵極拉至電電位。此時VDD通過MS4、MS5、MN6對MN8寄生的漏源電容充電，充電電流被復制到基準輸出支路從而抬高Vref使MN18開啟，使自偏置電路脫離零簡并點，從而完成了電路的啟動。隨著整個電路電流增加，麗3和MN6的柵極電位被抬高，使MS4、MS5的柵源電壓都低于管子的閾值電壓，從而關(guān)斷MOS管MS4、MS5實現(xiàn)啟動電路與主電路的分離。
[0026]自偏置的正溫度系數(shù)電流（Iptat)產(chǎn)生電路由Cascode電流鏡和工作在亞閾值區(qū)的NMOS管MN3、MN7和工作在深線性區(qū)的NMOS管MN8組成。其中MP1、MP2、MP4、MP5構(gòu)成Cascode電流鏡，管子的寬長比相同，用于精確的復制電流；麗3、麗7工作在亞閾值區(qū)，并且麗7寬長比為麗3寬長比的M倍。MN8工作在深線性區(qū)作電阻，在MOS電阻MN8上產(chǎn)生正溫度系數(shù)電流（IPTAT)。當工作在亞閾值區(qū)的MOS管麗3、麗7的漏源電壓Vds≥4VT時，NMOS管MN8的漏源電壓VDS對NMOS管MN8漏電流影響可以近似忽略，此種條件下NMOS管MN8漏極電流近似只由Ves決定。即：
【權(quán)利要求】
1. 一種高電源抑制比的純MOS結(jié)構(gòu)電壓基準源，其特征在于：包括啟動電路、自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路、無電阻的與溫度成正比的電壓Vptat產(chǎn)生電路、負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路和電源電壓抑制比PSRR增強反饋電路；啟動電路的輸出連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路，自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路的輸出分別連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路和負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路，自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路的輸出與負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路的輸出疊加后形成Vref基準電壓輸出，該輸出基準電壓通過電源抑制比PSRR增強反饋電路反饋給正溫度系數(shù)電流Iptat產(chǎn)生電路，形成閉合的反饋環(huán)路；其中： 啟動電路包括PMOS管MSl及NMOS管MS2、MS3、MS4、MS5，PMOS管MSl的源極、NMOS管MS4、MS5的漏極均連接電源VDD，PM0S管MSl的柵極及漏極分別與NMOS管MS2的柵極及漏極連接并與NMOS管MS4的柵極連接在一起，NMOS管MS2的源極與NMOS管MS3的柵、漏極及NMOS管MS5的柵極連接，NMOS管MS3的源極接地； 自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路包括PMOS管MPl、MP2、MP4、MP5及NMOS管麗3、MN7、MN8 ;PM0S管MP1、MP2、MP4、MP5構(gòu)成Cascode電流鏡，管子的寬長比相同，NMOS管MN3、MN7工作在亞閾值區(qū)，NMOS管MN8工作在深線性區(qū)；PM0S管MP1、MP4的源極連接電源VDD，PMOS管MPl的柵極與PMOS管MP4的柵極互連并連接PMOS管MP4的漏極和PMOS管MP5的源極，PMOS管MPl的漏極連接PMOS管MP2的源極，PMOS管MP2的柵極與PMOS管MP5的柵極互連并連接PMOS管MP5的漏極，PMOS管MP2的漏極與NMOS管MN3的柵、漏極、NMOS管MN7的柵極連接并連接 啟動電路中NMOS管MS4的源極，NMOS管MN7的源極連接NMOS管MN8的漏極，NMOS管MN3、MN8的源極將接地； 無電阻的與溫度成正比的電壓Vptat產(chǎn)生電路包括工作在深線性區(qū)的NMOS管麗20，NMOS管MN20的柵極與自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路中NMOS管MN8柵極連接；負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路包括PMOS管MP17、MP18及NMOS管麗19，PMOS管MP17的源極連接電源VDD，PMOS管MP17柵極連接自偏置的正溫度系數(shù)電流IPTAT產(chǎn)生電路中PMOS管MP4和MPl的柵極，PMOS管MP17的漏極連接PMOS管MP18的源極，PMOS管MP18的柵極連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路中PMOS管MP5和MP2的柵極，PMOS管MP18的漏極與WOS管麗19的漏極和柵極以及無電阻的與溫度成正比的電壓Vptat產(chǎn)生電路中NMOS管麗20的柵極連接并與基準電壓Vref輸出連接； 電源電壓抑制比PSRR增強反饋電路包括PMOS管MP9、MP10、MP13、MP14、MP16及NMOS管 MN6、MNlI、MNl2、MNl5，PMOS 管 MP9、MP13 的源極連接電源 VDD，PMOS 管 MP9 和 MP13 的柵極互連并連接自偏置的正溫度系數(shù)電流IPTAT產(chǎn)生電路中PMOS管MP4、MPl的柵極和負溫度系數(shù)的MOS管柵源電壓Vgs產(chǎn)生電路中PMOS管MP17的柵極，PMOS管MP10、MP14的柵極互連并連接自偏置的正溫度系數(shù)電流IPTAT產(chǎn)生電路中PMOS管MP5、MP2的柵極和負溫度系數(shù)的MOS管柵源電壓Vgs產(chǎn)生電路中PMOS管MP18的柵極，PMOS管MPlO的源極連接PMOS管MP9的漏極及NMOS管MNl I的柵極，PMOS管MP14源極連接PMOS管MP13的漏極，NMOS管麗11的漏極與PMOS管MPlO的漏極互連并連接NMOS管MN6的柵極，WOS管MN6的柵極連接啟動電路中NMOS管MS5的源極，NMOS管MS6的源極及漏極分別連接自偏置的正溫度系數(shù)電流Iptat產(chǎn)生電路中NMOS管麗7漏極及PMOS管MP5的漏極，PMOS管MP14的漏極連接NMOS管MN15的漏極和NMOS管MN12的柵極，NMOS管MNll的源極連接NMOS管MN12的漏.極，NMOS管麗15的柵極連接負溫度系數(shù)的MOS管柵源電壓Ves產(chǎn)生電路中NMOS管麗19的漏極和柵極并與輸出基準電壓Vref連接，NMOS管麗15的源極連接PMOS管MP16的源極，NMOS管麗12的源極和PMOS管MP16的柵、漏極均接地。
【文檔編號】G05F1/567GK103529897SQ201310535118
【公開日】2014年1月22日 申請日期:2013年11月1日 優(yōu)先權(quán)日:2013年11月1日
【發(fā)明者】孫偉鋒, 楊棒, 張允武, 祝靖, 劉斯揚, 陸生禮, 時龍興 申請人:東南大學