用于穩(wěn)壓電源芯片的軟啟動(dòng)電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種用于穩(wěn)壓電源芯片的軟啟動(dòng)電路，主要解決現(xiàn)有的軟啟動(dòng)電路占用芯片面積大、額外增加功率消耗的問(wèn)題。其包括一個(gè)PMOS管M1和兩個(gè)NMOS管M2、M3；該P(yáng)MOS管M1的源極接電源VDD，柵極接控制信號(hào)ONX，漏極接第一NMOS管M2的漏極和第二NMOS管M3的柵極；該第一NMOS管M2的源極接地，柵極接基準(zhǔn)電壓VREF；該第二NMOS管M3的源極接地，漏極接基準(zhǔn)電壓VREF。高電平控制信號(hào)ONX關(guān)斷PMOS管M1，使其漏極電壓緩慢降低，削弱第二NMOS管M3的導(dǎo)通能力，進(jìn)而使其對(duì)基準(zhǔn)電壓VREF的短路作用減弱，實(shí)現(xiàn)基準(zhǔn)電壓VREF從零緩慢上升到預(yù)設(shè)值。本發(fā)明延長(zhǎng)了基準(zhǔn)電壓VREF的建立時(shí)間，使其與穩(wěn)壓電源芯片的輸出電壓VOUT同步建立，有效地抑制了穩(wěn)壓電源芯片啟動(dòng)過(guò)程中的浪涌電流。
【專利說(shuō)明】用于穩(wěn)壓電源芯片的軟啟動(dòng)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子電路【技術(shù)領(lǐng)域】，特別是一種軟啟動(dòng)電路，可用于模擬集成電路的線性穩(wěn)壓器及開(kāi)關(guān)電源。
【背景技術(shù)】
[0002]在電源管理領(lǐng)域，采用基準(zhǔn)電壓信號(hào)與反饋電壓率管或開(kāi)關(guān)管的導(dǎo)通狀態(tài)。在穩(wěn)態(tài)工作模式下，基準(zhǔn)電壓信號(hào)與反饋電壓信號(hào)基本相等，然而開(kāi)關(guān)穩(wěn)壓電源芯片在上電的過(guò)程中，內(nèi)部的基準(zhǔn)電壓優(yōu)先于輸出電壓建立，即當(dāng)內(nèi)部的基準(zhǔn)電壓達(dá)到穩(wěn)態(tài)值時(shí)，輸出電壓還保持為零，輸出電壓的反饋電壓信號(hào)維持為零。誤差運(yùn)算放大器EA輸出的控制電壓致使開(kāi)關(guān)穩(wěn)壓電源以浪涌電流的形式向外輸出電流。通常此電流的峰值遠(yuǎn)大于正常的穩(wěn)態(tài)輸出電流值，會(huì)損耗甚至直接損壞穩(wěn)壓芯片。
[0003]目前，減弱甚至消除浪涌電流的電路主要有兩種方案:
[0004]第一種方案是:利用漸變的輸出電流限制閾值以鉗位最大輸出電流，但該方案增加了芯片的功耗，損害了其低靜態(tài)功耗的特點(diǎn)并增加了整體電路的復(fù)雜程度。
[0005]第二種方案是:利用一個(gè)變化的電壓來(lái)取代誤差運(yùn)算放大器EA正向輸入端的基準(zhǔn)電壓，該變化的電壓通常采用電流源給較大的電容充電或利用復(fù)雜的數(shù)字電路實(shí)現(xiàn)。圖1給出一個(gè)典型的線性穩(wěn)壓器應(yīng)用拓?fù)浣Y(jié)構(gòu)，其包括線性軟啟動(dòng)電路，誤差運(yùn)算放大器EA，功率管M4,輸出電壓反饋電阻R1、R2,輸出電容C2,寄生電阻R3,輸出電阻R4。所不信號(hào)分別為電源VDD，從零開(kāi)始增加的線性電壓Vline,基準(zhǔn)電壓VKEF，誤差運(yùn)算放大器EA的輸出電壓Vde,線性穩(wěn)壓器的輸出電壓Vott及該電壓的反饋電壓VFB。其中的線性軟啟動(dòng)電路在上電過(guò)程中，通過(guò)電流源Il給電容Cl充電，在電容Cl上形成一個(gè)從零開(kāi)始增加的線性電壓VliM，用此線性電壓Vline取代基準(zhǔn)電壓Vkef與輸出反饋電壓Vfb進(jìn)行比較，使得輸出電壓緩慢上升，實(shí)現(xiàn)限制浪涌電流的目的。然而，此種軟啟動(dòng)電路由于需采用的電容面積能達(dá)到穩(wěn)壓電源芯片內(nèi)部其他所有電容面積的總和，極大的增加了芯片面積，甚至由于電容面積過(guò)大，需采用穩(wěn)壓芯片外部連接的方式，損害芯片的可集成特性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于針對(duì)上述現(xiàn)有軟啟動(dòng)電路的不足，提供一種結(jié)構(gòu)簡(jiǎn)單，占用芯片面積微小，且無(wú)靜態(tài)損耗的軟啟動(dòng)電路，實(shí)現(xiàn)對(duì)穩(wěn)壓電源芯片浪涌電流的抑制。
[0007]實(shí)現(xiàn)本發(fā)明目的技術(shù)思路:通過(guò)利用CMOS器件自身的導(dǎo)通特性得到一個(gè)緩慢變化的控制電壓，利用該控制電壓改變MOS管的導(dǎo)通特性，使得該MOS管對(duì)基準(zhǔn)電壓Vkef的短路效用逐步減弱、最終消失，以實(shí)現(xiàn)基準(zhǔn)電壓Vkef從零緩慢增加到預(yù)設(shè)值。
[0008]本發(fā)明的軟啟動(dòng)電路，其特征在于包括一個(gè)PMOS管Ml和兩個(gè)NMOS管M2、M3 ；
[0009]所述PMOS管Ml，其源極接電源VDD，其柵極接外部控制信號(hào)0ΝΧ，其漏極分別接到第一 NMOS管M2的漏極和第二 NMOS管M3的柵極；
[0010]所述第一 NMOS管M2，其源極接地，其柵極接基準(zhǔn)電壓Vkef ；[0011]所述第二 NMOS管M3，其源極接地，其漏極接基準(zhǔn)電壓Vkef。
[0012]作為優(yōu)選所述PMOS管Ml和兩個(gè)NMOS管M2、M3，均采用源、漏極之間耐壓值小于或等于5V的低壓管。
[0013]作為優(yōu)選第二 NMOS管M3的漏極與基準(zhǔn)電壓Vkef之間連接有調(diào)節(jié)電阻R1，用于調(diào)節(jié)軟啟動(dòng)時(shí)間及浪涌電流值，該調(diào)節(jié)電阻Rl的參數(shù)根據(jù)軟啟動(dòng)時(shí)間及允許的浪涌電流值進(jìn)行選擇。
[0014]本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn):
[0015](I)本發(fā)明的軟啟動(dòng)電路僅采用三個(gè)MOS管，相較于現(xiàn)有的利用電容線性結(jié)構(gòu)或利用多個(gè)D觸發(fā)器數(shù)字結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，減小了芯片面積。
[0016](2)本發(fā)明的軟啟動(dòng)電路在軟啟動(dòng)過(guò)程中無(wú)需額外增加軟啟動(dòng)電流，不會(huì)產(chǎn)生邏輯門翻轉(zhuǎn)毛刺電流，且在軟啟動(dòng)結(jié)束后各支路均處于截止?fàn)顟B(tài)，無(wú)功率損耗，相較于現(xiàn)有的利用電容線性結(jié)構(gòu)或利用多個(gè)D觸發(fā)器數(shù)字結(jié)構(gòu)，減小了芯片的功率損耗。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1是傳統(tǒng)線性軟啟動(dòng)電路原理圖；
[0018]圖2是本發(fā)明的第一實(shí)施例電路原理圖；
[0019]圖3是本發(fā)明的第二實(shí)施例電路原理圖；
[0020]圖4是本發(fā)明第一實(shí)施例的應(yīng)用實(shí)例圖；
[0021]圖5是本發(fā)明第二實(shí)施例的應(yīng)用實(shí)例圖；
【具體實(shí)施方式】
[0022]以下結(jié)合附圖及其實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。
[0023]實(shí)施例1
[0024]參照?qǐng)D2，本發(fā)明軟啟動(dòng)電路包括:一個(gè)源、漏極之間耐壓值小于或等于5V的低壓PMOS管Ml，兩個(gè)源、漏極之間耐壓值小于或等于5V的低壓NMOS管M2、M3 ；
[0025]電源VDD接低壓PMOS管Ml的源極，控制信號(hào)ONX接低壓PMOS管Ml的柵極，基準(zhǔn)電壓Vkef分別接到第一低壓NMOS管M2的柵極和第二低壓NMOS管M3的漏極，低壓PMOS管Ml的漏極分別接到第一低壓NMOS管M2的漏極和第二低壓NMOS管M3的柵極，第一低壓NMOS管M2的源極與第二低壓NMOS管M3的源極接地。
[0026]圖4給出一個(gè)典型的線性穩(wěn)壓器應(yīng)用拓?fù)浣Y(jié)構(gòu)，其包括框2所示的軟啟動(dòng)電路，誤差運(yùn)算放大器EA，功率管M4，輸出電壓反饋電阻Rl、R2，輸出電容C2，寄生電阻R3，輸出電阻R4。所示信號(hào)分別為電源VDD，控制信號(hào)0ΝΧ，基準(zhǔn)電壓Vkef，誤差運(yùn)算放大器EA的輸出電壓VDK，線性穩(wěn)壓器的輸出電壓Votjt及該電壓的反饋電壓VFB。
[0027]參照?qǐng)D4，本實(shí)例的工作原理如下:
[0028]在線性穩(wěn)壓器未使能的情況下，線性穩(wěn)壓器不工作，基準(zhǔn)電壓Vkef未建立，其電壓值為零，線性穩(wěn)壓器無(wú)輸出電流?？刂菩盘?hào)ONX維持低電平，低壓PMOS管Ml線性導(dǎo)通，第一低壓NMOS管M2截止，低壓PMOS管Ml的漏極電壓為高電平VDD，該電壓使得第二低壓NMOS管M3線性導(dǎo)通，維持基準(zhǔn)電壓Vkef電壓值為零。
[0029]線性穩(wěn)壓器使能后，控制信號(hào)ONX由低電平翻轉(zhuǎn)為高電平，軟啟動(dòng)電路工作，即控制信號(hào)ONX關(guān)斷低壓PMOS管Ml，此時(shí)基準(zhǔn)電壓Vkef電壓值為零，第一低壓NMOS管M2截止，使得低壓PMOS管Ml的漏極處于等效懸空狀態(tài)。由于第一低壓NMOS管M2的漏極-襯底存在的漏電流，低壓PMOS管Ml漏極的電壓緩慢降低，該電壓直接控制第二低壓NMOS管M3的導(dǎo)通狀態(tài)，隨著低壓PMOS管Ml漏端電壓的降低，第二低壓NMOS管M3的導(dǎo)通能力逐步下降，其短路作用逐步減弱，實(shí)現(xiàn)基準(zhǔn)電壓Vkef從零緩慢上升，最終到達(dá)預(yù)設(shè)值。從零緩慢升高的基準(zhǔn)電壓Vkef與輸出反饋電壓Vfb經(jīng)誤差運(yùn)算放大器EA差分放大，輸出電壓VDK，該電壓控制線性穩(wěn)壓器的功率管M4實(shí)現(xiàn)輸出反饋電壓Vfb與基準(zhǔn)電壓Vkef同步變化。由于輸出電壓Vout經(jīng)反饋電阻R1、R2分壓后得到的輸出反饋電壓Vfb，輸出反饋電壓Vfb與基準(zhǔn)電壓Vkef同步變化，保證了輸出電壓Vott與基準(zhǔn)電壓Vkef同步變化。可見(jiàn)，通過(guò)本發(fā)明的軟啟動(dòng)電路可延長(zhǎng)基準(zhǔn)電壓Vkef的建立時(shí)間，實(shí)現(xiàn)基準(zhǔn)電壓Vkef與線性穩(wěn)壓器的輸出電壓Vott同步建立。避免了基準(zhǔn)電壓Vkef與反饋電壓Vfb差值過(guò)大而造成運(yùn)算放大器EA輸出電壓Vdk出現(xiàn)極限最小值的狀況，實(shí)現(xiàn)抑制浪涌電流的功能。
[0030]當(dāng)?shù)蛪篜MOS管Ml漏端的電壓降低致小于第二低壓NMOS管M3的導(dǎo)通閾值電壓時(shí)，第二低壓NMOS管M3完全截止，軟啟動(dòng)過(guò)程結(jié)束。此時(shí)，低壓PMOS管Ml維持截止?fàn)顟B(tài)，第一低壓NMOS管M2維持線性導(dǎo)通狀態(tài)，第二低壓NMOS管M3維持截止?fàn)顟B(tài)。第二低壓NMOS管M3截止，其不再對(duì)基準(zhǔn)電壓Vkef產(chǎn)生影響，軟啟動(dòng)作用完全消失，不再對(duì)線性穩(wěn)壓器輸出電壓與電流產(chǎn)生影響。
[0031]實(shí)施例2
[0032]參照?qǐng)D3，在圖2所示軟啟動(dòng)電路基礎(chǔ)上增加低壓調(diào)節(jié)電阻R5，連接到第二 NMOS管M3的漏極與基準(zhǔn)電壓Vkef之間，該調(diào)節(jié)電阻R5用于調(diào)節(jié)軟啟動(dòng)時(shí)間及浪涌電流值，該調(diào)節(jié)電阻Rl的參數(shù)根據(jù)軟啟動(dòng)時(shí)間及允許的浪涌電流值進(jìn)行選擇，例如R5等于60kQ，所需啟動(dòng)時(shí)間1.5ms，最大浪涌電流等于0.6A ；R5等于180k Ω，所需啟動(dòng)時(shí)間500us，最大浪涌電流等于1.2A。
[0033]圖5給出一個(gè)典型的線性穩(wěn)壓器應(yīng)用拓?fù)浣Y(jié)構(gòu)，其包括框3所示的軟啟動(dòng)電路，誤差運(yùn)算放大器EA，功率管M4，輸出電壓反饋電阻Rl、R2，輸出電容C2，寄生電阻R3，輸出電阻R4。所示信號(hào)分別為電源VDD，控制信號(hào)0ΝΧ，基準(zhǔn)電壓Vkef，誤差運(yùn)算放大器EA的輸出電壓VDK，線性穩(wěn)壓器的輸出電壓Votjt及該電壓的反饋電壓VFB。
[0034]參照?qǐng)D5，本實(shí)例的工作原理如下:
[0035]在線性穩(wěn)壓器未使能的情況下，線性穩(wěn)壓器不工作，基準(zhǔn)電壓Vkef未建立，其電壓值為零，線性穩(wěn)壓器無(wú)輸出電流。控制信號(hào)ONX維持低電平，低壓PMOS管Ml線性導(dǎo)通，第一低壓NMOS管M2截止，低壓PMOS管Ml的漏極電壓為高電平VDD，該電壓使得第二低壓NMOS管M3線性導(dǎo)通，維持基準(zhǔn)電壓Vkef電壓值為零。
[0036]線性穩(wěn)壓器使能后，控制信號(hào)ONX由低電平翻轉(zhuǎn)為高電平，軟啟動(dòng)電路工作，即控制信號(hào)ONX關(guān)斷低壓PMOS管Ml，此時(shí)基準(zhǔn)電壓Vkef電壓值為零，第一低壓NMOS管M2截止，使得低壓PMOS管Ml的漏極處于等效懸空狀態(tài)。由于第一低壓NMOS管M2的漏極-襯底存在的漏電流，低壓PMOS管Ml漏極的電壓緩慢降低，隨著低壓PMOS管Ml漏端電壓的降低，第二低壓NMOS管M3的導(dǎo)通能力逐步下降。該管導(dǎo)通能力的下降會(huì)致使第二低壓NMOS管M3與低壓電阻R5串聯(lián)支路的短路功能逐步減弱。隨著第二低壓NMOS管M3與低壓電阻R5串聯(lián)支路短路作用的減弱，基準(zhǔn)電壓Vkef從零緩慢上升，最終到達(dá)預(yù)設(shè)值?；鶞?zhǔn)Vkef從零上升到預(yù)設(shè)值的時(shí)間可同過(guò)改變低壓電阻R5的阻值進(jìn)行調(diào)節(jié)。改變低壓電阻Rl的阻值，即改變第二低壓NMOS管M3與低壓電阻R5串聯(lián)支路的等效阻抗值，該等效阻抗的阻值直接影響第二低壓NMOS管M3與低壓電阻R5串聯(lián)支路的短路作用，從而影響軟啟動(dòng)時(shí)間。從零緩慢升高的基準(zhǔn)電壓Vkef與輸出反饋電壓Vfb經(jīng)誤差運(yùn)算放大器EA差分放大，輸出電壓VDK，該電壓控制線性穩(wěn)壓器的功率管M4實(shí)現(xiàn)輸出反饋電壓Vfb與基準(zhǔn)電壓Vkef同步變化。由于輸出電壓Vott經(jīng)反饋電阻R2、R3分壓后得到的輸出反饋電壓Vfb，輸出反饋電壓Vfb與基準(zhǔn)電壓Vkef同步變化，保證了輸出電壓Vtot與基準(zhǔn)電壓Vkef同步變化?？梢?jiàn)，通過(guò)本發(fā)明的軟啟動(dòng)電路可延長(zhǎng)并調(diào)節(jié)基準(zhǔn)電壓Vkef的建立時(shí)間，實(shí)現(xiàn)基準(zhǔn)電壓Vkef與線性穩(wěn)壓器的輸出電壓Vtot同步建立。避免了基準(zhǔn)電壓Vkef與反饋電壓Vfb差值過(guò)大而造成運(yùn)算放大器EA輸出電壓Vdr出現(xiàn)極限最小值的狀況，實(shí)現(xiàn)抑制浪涌電流的功能。
[0037]當(dāng)?shù)蛪篜MOS管Ml漏端的電壓降低致小于第二低壓NMOS管M3的導(dǎo)通閾值電壓時(shí)，第二低壓NMOS管M3完全截止，軟啟動(dòng)過(guò)程結(jié)束。此時(shí)，低壓PMOS管Ml維持截止?fàn)顟B(tài)，第一低壓NMOS管M2維持線性導(dǎo)通狀態(tài)，第二低壓NMOS管M3維持截止?fàn)顟B(tài)。第二低壓NMOS管M3截止，其不再對(duì)基準(zhǔn)電壓Vkef產(chǎn)生影響，軟啟動(dòng)作用完全消失，不再對(duì)線性穩(wěn)壓器輸出電壓與電流產(chǎn)生影響。
[0038]以上描述僅是本發(fā)明的兩個(gè)具體實(shí)例，不構(gòu)成對(duì)本發(fā)明的任何限制。顯然對(duì)于本領(lǐng)域的專業(yè)人員來(lái)說(shuō)，在了解了本
【發(fā)明內(nèi)容】
和原理后，都可能在不背離本發(fā)明原理、結(jié)構(gòu)的情況下，進(jìn)行形式和細(xì)節(jié)上的各種修正和改變，但是這些基于本發(fā)明思想的修正和改變?nèi)栽诒景l(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種應(yīng)用于穩(wěn)壓電源芯片的軟啟動(dòng)電路，其特征在于包括一個(gè)PMOS管Ml和兩個(gè)NMOS 管 M2、M3 ； 所述PMOS管Ml，其源極接電源VDD，其柵極接外部控制信號(hào)0ΝΧ，其漏極分別接到第一NMOS管M2的漏極和第二 NMOS管M3的柵極； 所述第一 NMOS管M2，其源極接地，其柵極接基準(zhǔn)電壓Vkef ； 所述第二 NMOS管M3，其源極接地，其漏極接基準(zhǔn)電壓Vkef。
2.根據(jù)權(quán)利要求所述的軟啟動(dòng)電路，其特征在于所述PMOS管Ml和兩個(gè)NMOS管M2、M3，均采用源、漏極之間耐壓值小于或等于5V的低壓管。
3.根據(jù)權(quán)利要求1所述的軟啟動(dòng)電路，其特征在于第二NMOS管M3的漏極與基準(zhǔn)電壓Veef之間連接有調(diào)節(jié)電阻Rl，用于調(diào)節(jié)軟啟動(dòng)時(shí)間及浪涌電流值。
4.根據(jù)權(quán)利要求3所述的軟啟動(dòng)電路，其特征在于調(diào)節(jié)電阻Rl的參數(shù)根據(jù)軟啟動(dòng)時(shí)間及允許的浪涌電流值進(jìn)行選擇。
【文檔編號(hào)】G05F1/56GK103631303SQ201310643899
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年12月1日 優(yōu)先權(quán)日:2013年12月1日
【發(fā)明者】來(lái)新泉, 王濤, 邵麗麗, 劉晨 申請(qǐng)人:西安電子科技大學(xué)