專利名稱：同步串行輸出軸編碼器的信號采集裝置的制作方法
技術領域：
本實用新型涉及一種信號采集裝置，具體涉及一種編碼器信號采集裝置。
背景技術：
相較于速度開環(huán)控制，變頻器速度閉環(huán)控制，可以實現較好的動態(tài)性能和轉矩特性，較高的轉速精確度。變頻器通常使用編碼器，對電機實時測速，并將采集的速度信號反饋到變頻器的控制系統(tǒng)中，實現速度閉環(huán)控制。編碼器分為增量型軸編碼器和絕對型編碼器，由于增量型軸編碼器在轉動時輸出脈沖，通過計數設備來知道其位置，當編碼器不動或停電時，依靠計數設備的內部記憶來記住位置。這樣，當停電后，編碼器不能有任何的移動，當來電工作時，編碼器輸出脈沖過程中，也不能有干擾而丟失脈沖，不然，計數設備記憶的零點就會偏移，而且這種偏移的量是無從知道的，只有錯誤的生產結果出現后才能知道。通過增加參考點的方式來解決上述問題，非常麻煩。絕對式編碼器，因其每一個位置絕對唯一、抗干擾性強、無需掉電記憶，已經越來越廣泛地應用于各種工業(yè)系統(tǒng)中的角度、長度測量和定位控制。絕對式編碼器，數據輸出有并行和串行等形式，實際應用中絕對值軸編碼器因其高精度，輸出位數較多，若采用并行輸出，其每一位輸出信號必須確保連接良好，對于較復雜工況還需要隔離，連接電纜芯數多，帶來諸多不變，降低了其可靠性；所以絕對式編碼器較多的采用了串行接口方式，而同步串行方式(SSI)比異步串行方式速度又快的多，所以同步串行接口(SSI)在絕對型編碼器上得到越來越廣泛的應用。因此，設計簡潔、可靠的同步串行數據采集系統(tǒng)顯得尤為重要。

實用新型內容本實用新型的目的是提供一種同步串行輸出軸編碼器的信號采集裝置。本實用新型的技術方案是以下述方式實現的:一種同步串行輸出軸編碼器的信號采集裝置，包括絕對式編碼器，還包括DSP芯片、FPGA芯片、差分發(fā)送電路和差分接收電路，FPGA芯片發(fā)送同步時鐘控制信號，經差分發(fā)送電路傳輸給絕對式編碼器，絕對式編碼器輸出的格雷碼數據在同步時鐘信號的控制下，經差分接收電路以串行數據形式送到FPGA芯片，并經FPGA芯片轉化為二進制數據，根據DSP芯片尋址，FPGA芯片將中間寄存器中存儲的二進制數據發(fā)送至數據總線供DSP芯片讀取，通過與DSP連接的上位機顯示。所述FPGA芯片的是XC2S200-5芯片。本實用新型的采集系統(tǒng)，能夠準確快速的檢測絕對式編碼器的信號。

圖1是本實用新型的原理框圖。
具體實施方式
[0010]如圖1所示，一種同步串行輸出軸編碼器的信號采集裝置，包括絕對式編碼器，還包括DSP芯片、FPGA芯片、差分發(fā)送電路和差分接收電路，FPGA芯片發(fā)送同步時鐘控制信號，經差分發(fā)送電路傳輸給絕對式編碼器，絕對式編碼器輸出的格雷碼數據在同步時鐘信號的控制下，經差分接收電路以串行數據形式送到FPGA芯片，并經FPGA芯片轉化為二進制數據，FPGA芯片根據DSP芯片尋址，將中間寄存器中存儲的二進制數據發(fā)送至數據總線供DSP芯片讀取，進而通過與DSP連接的上位機顯示。同步串行接口(SynchronousSerial Interface,簡稱SSI)是一個全雙工串行接口，以兩對符合RS-422電平的信號線進行信號傳輸，一對數據線，一對同步時鐘信號線。絕對式編碼器輸出的數據格式為格雷循環(huán)碼，經過最大碼值循環(huán)到0，即在最大值和O之間有突變，因此為避免工作過程中出現突變數據，采用編碼器數據值的中間位置作為工作起始位，當編碼器安裝完畢后，應將其旋轉到實際工作起始點，將編碼器外引信號線中的MIDP線(中點定位線)與電源正短接，當前信號輸出即為編碼器分辨率的中間值，正常工作時，將MIDP線接至電源地。以后接收到的當前測量值轉化為二進制后，可做如下處理:D= (C-MIDP) XDir+MD為編碼器的實際位置值；C為編碼器輸出的當前測量值；MIDP為中間位置值2n_SM為起始點值；Dir為編碼器旋轉方向系數，與計算方向相同時，其為1，與計算方向相反時其為-1，此系統(tǒng)可通過編碼器上的DIR (旋轉方向線)，連接到高低電平進行改變。
權利要求1.一種同步串行輸出軸編碼器的信號采集裝置，包括絕對式編碼器，其特征在于還包括DSP芯片、FPGA芯片、差分發(fā)送電路和差分接收電路，FPGA芯片發(fā)送同步時鐘控制信號，經差分發(fā)送電路傳輸給絕對式編碼器，絕對式編碼器輸出的格雷碼數據在同步時鐘信號的控制下，經差分接收電路以串行數據形式送到FPGA芯片，并經FPGA芯片轉化為二進制數據，根據DSP芯片尋址，FPGA芯片將中間寄存器中存儲的二進制數據發(fā)送至數據總線供DSP芯片讀取，通過與DSP連接的上位機顯示。
2.根據權利要求1所述的同步串行輸出軸編碼器的信號采集裝置，其特征在于:所述FPGA 芯片的是XC2S200-5芯片。
專利摘要本實用新型公開一種同步串行輸出軸編碼器的信號采集裝置，包括絕對式編碼器，還包括DSP芯片、FPGA芯片、差分發(fā)送電路和差分接收電路，FPGA芯片發(fā)送同步時鐘控制信號，經差分發(fā)送電路傳輸給絕對式編碼器，絕對式編碼器輸出的格雷碼數據在同步時鐘信號的控制下，經差分接收電路以串行數據形式送到FPGA芯片，并經FPGA芯片轉化為二進制數據，根據DSP芯片尋址，FPGA芯片將中間寄存器中存儲的二進制數據發(fā)送至數據總線供DSP芯片讀取，通過與DSP連接的上位機顯示。本實用新型的采集系統(tǒng)，能夠準確快速的檢測絕對式編碼器的信號。
文檔編號G05B19/042GK203084482SQ20132006728
公開日2013年7月24日 申請日期2013年2月6日 優(yōu)先權日2013年2月6日
發(fā)明者張福貴, 劉東耀, 宋青東, 馬玲, 任志強, 李輝 申請人:焦作市明株自動化工程有限責任公司