冗余輸出裝置制造方法
【專利摘要】本實(shí)用新型公開了一種冗余輸出裝置，包括分布式控制系統(tǒng)DCS主站、第一輸出模塊、第二輸出模塊和冗余端子模塊；DCS主站的一端與第一輸出模塊的一端相連，DCS主站的另一端與第二輸出模塊的一端相連；第一輸出模塊的另一端與冗余端子模塊的第一端相連；第二輸出模塊的另一端與冗余端子模塊的第二端相連；冗余端子模塊的第三端與控制現(xiàn)場(chǎng)的儀器相連；第一輸出模塊與第二輸出模塊的結(jié)構(gòu)相同，且通過用于交互信息的冗余通道相連。采用本實(shí)用新型可以減小控制現(xiàn)場(chǎng)的儀器在某一輸出模塊出現(xiàn)故障到另一輸出模塊接替其工作的過程中所受的電流沖擊，從而延長控制現(xiàn)場(chǎng)的儀器的使用壽命。
【專利說明】冗余輸出裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及信號(hào)輸出的領(lǐng)域，特別涉及冗余輸出裝置。
【背景技術(shù)】
[0002]在分布式控制系統(tǒng)DCS (Distributed Control System)中控制現(xiàn)場(chǎng)會(huì)存在大量的儀表、變送器及傳感器等儀器。為了使控制現(xiàn)場(chǎng)的儀器能夠正常工作，DCS主站需要通過輸出裝置為控制現(xiàn)場(chǎng)的儀器提供4?20mA的模擬電流信號(hào)(此模擬電流信號(hào)為直流信號(hào))。
[0003]在現(xiàn)有技術(shù)中，為了能夠給控制現(xiàn)場(chǎng)的儀器提供可靠的電流信號(hào)，一般需至少配備兩個(gè)輸出裝置實(shí)現(xiàn)冗余功能。在上述多個(gè)輸出裝置中，只有一個(gè)為主輸出裝置，其它均為備用輸出裝置。在正常情況下，只有主輸出裝置向控制現(xiàn)場(chǎng)的儀器輸出電流信號(hào)，而備用輸出裝置并不向控制現(xiàn)場(chǎng)的儀器輸出電流信號(hào)。只有在主輸出裝置出現(xiàn)故障時(shí)(此時(shí)主輸出裝置不能給控制現(xiàn)場(chǎng)的儀器提供電流信號(hào))，備用輸出裝置才會(huì)向控制現(xiàn)場(chǎng)的儀器輸出電流信號(hào)(即實(shí)現(xiàn)冗余切換)。由于從主輸出裝置出現(xiàn)故障到備用輸出裝置接替其工作的過程(此過程為冗余切換的過程)，勢(shì)必要經(jīng)歷一個(gè)時(shí)間段，而在這個(gè)時(shí)間段是沒有電流信號(hào)提供給控制現(xiàn)場(chǎng)的儀器的。
[0004]因此，在冗余切換的過程中，控制現(xiàn)場(chǎng)的儀器將經(jīng)歷電流信號(hào)從有到無再到有的過程，這將會(huì)使得控制現(xiàn)場(chǎng)的儀器所承受的電流沖擊較大，從而將縮短控制現(xiàn)場(chǎng)的儀器的使用壽命。
實(shí)用新型內(nèi)容
[0005]有鑒于此，本實(shí)用新型的目的在于提供冗余輸出裝置，以減小控制現(xiàn)場(chǎng)的儀器在冗余切換的過程中所受的電流沖擊，從而延長控制現(xiàn)場(chǎng)的儀器的使用壽命。
[0006]為實(shí)現(xiàn)上述目的，本實(shí)用新型實(shí)施例提供如下技術(shù)方案:
[0007]—種冗余輸出裝置，其特征在于，包括分布式控制系統(tǒng)DCS主站、第一輸出模塊、第二輸出模塊和冗余端子模塊；
[0008]所述分布式控制系統(tǒng)DCS主站的一端與所述第一輸出模塊的一端相連,所述分布式控制系統(tǒng)DCS主站的另一端與所述第二輸出模塊的一端相連；
[0009]所述第一輸出模塊的另一端與所述冗余端子模塊的第一端相連；
[0010]所述第二輸出模塊的另一端與所述冗余端子模塊的第二端相連；
[0011]所述冗余端子模塊的第三端與控制現(xiàn)場(chǎng)的儀器相連；
[0012]所述第一輸出模塊與所述第二輸出模塊的結(jié)構(gòu)相同，且通過用于交互信息的冗余通道相連。
[0013]優(yōu)選的，所述第一輸出模塊包括微控制器、現(xiàn)場(chǎng)可編程門陣列FPGA器件、數(shù)模轉(zhuǎn)換器DAC、模數(shù)轉(zhuǎn)換器ADC、電壓電流轉(zhuǎn)換電路和采集回讀電路；
[0014]所述微控制器的一端與所述分布式控制系統(tǒng)DCS主站的一端相連，所述微控制器的另一端與所述現(xiàn)場(chǎng)可編程門陣列FPGA的第一端相連；[0015]所述現(xiàn)場(chǎng)可編程門陣列FPGA的第二端與所述數(shù)模轉(zhuǎn)換器DAC的一端相連，所述數(shù)模轉(zhuǎn)換器DAC的另一端與所述電壓電流轉(zhuǎn)換電路的第一端相連；
[0016]所述FPGA的第三端與所述模數(shù)轉(zhuǎn)換器的ADC的一端相連，所述模數(shù)轉(zhuǎn)換器ADC的另一端分別與所述采集回讀電路的第一端和所述電壓電流轉(zhuǎn)換電路的第二端相連；
[0017]所述采集回讀電路的第二端與所述電壓電流轉(zhuǎn)換電路的第三端相連，所述采集回讀電路的第三端與所述冗余端子模塊的第一端相連。
[0018]優(yōu)選的，所述電壓電流轉(zhuǎn)換電路包括第一運(yùn)算放大器、電容Cl和三極管；
[0019]所述第一運(yùn)算放大器的同相輸入端與所述數(shù)模轉(zhuǎn)換器DAC的另一端相連，第一運(yùn)算放大器的反相輸入端與所述模數(shù)轉(zhuǎn)換器ADC的另一端相連，第一運(yùn)算放大器的輸出端與所述三極管相連；
[0020]所述第一運(yùn)算放大器的反相輸入端還通過所述電容Cl與所述第一運(yùn)算放大器的輸出端相連。
[0021]優(yōu)選的，所述三極管的基極b分別與所述第一運(yùn)算放大器的輸出端和所述電容Cl相連，集電極c與電源相連，發(fā)射極e與所述采集回讀電路相連。
[0022]優(yōu)選的，所述采集回讀電路包括第二運(yùn)算放大器、濾波電路、電阻Rl和第一二極管；
[0023]所述電阻Rl的一端分別與所述濾波電路的第一輸入端和所述三極管的發(fā)射極e相連，另一端分別與所述濾波電路的第二輸入端和所述第一二極管的陽極相連；
[0024]所述第一二極管的陰極與所述冗余端子模塊的第一端相連；
[0025]所述濾波電路的第一輸出端與所述第二運(yùn)算放大器的同相輸入端相連，第二輸出端與所述第二運(yùn)算放大器的反相輸入端相連；
[0026]所述第二運(yùn)算放大器的輸出端分別與所述模數(shù)轉(zhuǎn)換器ADC的另一端和所述第一運(yùn)算放大器的反向輸入端相連。
[0027]優(yōu)選的，所述現(xiàn)場(chǎng)可編程門陣列FPGA為EP3C10型號(hào)的現(xiàn)場(chǎng)可編程門陣列FPGA ；所述數(shù)模轉(zhuǎn)換器DAC為DAC8568型號(hào)的數(shù)模轉(zhuǎn)換器DAC ;所述模數(shù)轉(zhuǎn)換器ADC為ADS8332型號(hào)的模數(shù)轉(zhuǎn)換器ADC。
[0028]優(yōu)選的，所述冗余端子模塊包括電容C2、瞬態(tài)電壓抑制器、自恢復(fù)保險(xiǎn)絲、第二二極管、第三二極管和地；
[0029]所述瞬態(tài)電壓抑制器與所述電容C2并聯(lián)的公共端一端接地，另一端分別與所述第二二極管的陰極和所述自恢復(fù)保險(xiǎn)絲的一端相連；
[0030]所述自恢復(fù)保險(xiǎn)絲的另一端與所述控制現(xiàn)場(chǎng)的儀器的一端相連，所述控制現(xiàn)場(chǎng)的儀器的另一端與所述地相連；
[0031]所述第二二極管的陽極分別與所述第一輸出模塊中的第一二極管的陰極和所述第三二極管的陰極相連；
[0032]所述第三二極管的陽極與所述第二輸出模塊中的第一二極管的陰極相連。
[0033]優(yōu)選的，所述濾波電路包括電阻R2、電阻R3、電容C3、電容C4和電容C5;
[0034]所述電阻R3的一端與所述第二運(yùn)算放大器的同相輸入端相連，另一端分別與所述電容C3的一端和電容C4的一端相連；
[0035]所述電阻R3的另一端還與所述Rl的一端相連；[0036]所述電阻R2的一端與所述第二運(yùn)算放大器的反相輸入端相連，另一端分別與所述電容C3的另一端和電容C5的一端相連；
[0037]所述電容C4和所述電容C5的另一端均接地；
[0038]所述電阻R2的另一端還與所述Rl的另一端相連。
[0039]從上述的技術(shù)方案可以看出，在本實(shí)用新型實(shí)施例中，在第一輸出模塊和第二輸出模塊均正常工作的情況下，DCS主站經(jīng)第一輸出模塊輸出的電流值與DCS主站經(jīng)第二輸出模塊輸出的電流值之和為控制現(xiàn)場(chǎng)的儀器實(shí)際所需的電流值。其中，第一輸出模塊輸出的電流與第二輸出模塊輸出的電流將在冗余端子模塊進(jìn)行疊加，并最后提供給控制現(xiàn)場(chǎng)的儀器。若某一輸出模塊發(fā)生故障，則另一輸出模塊將會(huì)通過冗余通道檢測(cè)到，并將自身輸出的電流值調(diào)整為儀器實(shí)際所需電流值(即實(shí)現(xiàn)冗余切換)。由上可見，在本實(shí)用新型實(shí)施例中，在冗余切換的過程中，控制現(xiàn)場(chǎng)的儀器只經(jīng)歷電流信號(hào)從未發(fā)生故障的輸出模塊所輸出的電流值調(diào)整為控制現(xiàn)場(chǎng)的儀器實(shí)際所需電流值的過程(即電流逐漸增大的過程)，如此將會(huì)減小控制現(xiàn)場(chǎng)的儀器在冗余切換的過程所承受的電流沖擊，從而延長控制現(xiàn)場(chǎng)的儀器的使用壽命。
【專利附圖】

【附圖說明】
[0040]為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0041]圖1為本實(shí)用新型提供的冗余輸出裝置的拓?fù)鋱D；
[0042]圖2為本實(shí)用新型提供的冗余輸出裝置的另一拓?fù)鋱D；
[0043]圖3為本實(shí)用新型提供的冗余輸出裝置的電路圖；
[0044]圖4為本實(shí)用新型提供的冗余輸出裝置的又一電路圖；
[0045]圖5為本實(shí)用新型提供的冗余輸出裝置的另一電路圖；
[0046]圖6為本實(shí)用新型提供的濾波電路的電路圖。
【具體實(shí)施方式】
[0047]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)施例一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型的保護(hù)的范圍。
[0048]本實(shí)用新型公開了冗余輸出裝置的一種結(jié)構(gòu)，如圖1所示，包括分布式控制系統(tǒng)DCS (Distributed Control System)主站11、第一輸出模塊12、第二輸出模塊13和冗余端子模塊14 ；
[0049]其中，第一輸出模塊12和第二輸出模塊13為從站模塊,均受DCS主站11的控制，DCS主站11可以控制第一輸出模塊12和第二輸出模塊13所輸出的電流值的大?。蝗哂喽俗幽K14可將第一輸出模塊12和第二輸出模塊13所輸出的電流進(jìn)行疊加，并將疊加后的電流提供給控制現(xiàn)場(chǎng)的儀器15。[0050]具體的，DCS主站11的一端111與第一輸出模塊12的一端121相連，DCS主站的另一端112與第二輸出模塊13的一端131相連；
[0051]第一輸出模塊12的另一端122與冗余端子模塊14的第一端141相連；
[0052]第二輸出模塊13的另一端132與冗余端子模塊14的第二端142相連；
[0053]冗余端子模塊14的第三端143與控制現(xiàn)場(chǎng)的儀器15相連；
[0054]第一輸出模塊12與第二輸出模塊13的結(jié)構(gòu)相同，且通過用于交互信息的冗余通道相連。
[0055]由上可見，在本實(shí)用新型實(shí)施例中，在第一輸出模塊12和第二輸出模塊13均正常工作的情況下，DCS主站11經(jīng)第一輸出模塊12輸出的電流值與DCS主站11經(jīng)第二輸出模塊13輸出的電流值之和為控制現(xiàn)場(chǎng)的儀器15實(shí)際所需的電流值。其中，第一輸出模塊12輸出的電流與第二輸出模塊13輸出的電流將在冗余端子模塊14進(jìn)行疊加，并最后提供給控制現(xiàn)場(chǎng)的儀器15。若某一輸出模塊發(fā)生故障，則另一輸出模塊將會(huì)通過冗余通道檢測(cè)到，并將自身輸出的電流值調(diào)整為儀器實(shí)際所需電流值(即實(shí)現(xiàn)冗余切換)。由上可見，在本實(shí)用新型實(shí)施例中，在冗余切換的過程中，控制現(xiàn)場(chǎng)的儀器15只經(jīng)歷電流信號(hào)從未發(fā)生故障的輸出模塊所輸出的電流值調(diào)整為控制現(xiàn)場(chǎng)的儀器實(shí)際所需電流值的過程(即電流逐漸增大的過程)，如此將會(huì)減小控制現(xiàn)場(chǎng)的儀器15在冗余切換的過程所承受的電流沖擊，從而延長控制現(xiàn)場(chǎng)的儀器15的使用壽命。
[0056]在本實(shí)用新型其它實(shí)施例中，如圖2所示，上述所有實(shí)施例的裝置中的第一輸出模塊12可包括微控制器21、現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gate Array)器件 22、數(shù)模轉(zhuǎn)換器 DAC (Digital to Analog Converter) 23、模數(shù)轉(zhuǎn)換器 ADC (Analog toDigital Converter) 24、電壓電流轉(zhuǎn)換電路25和采集回讀電路26 ；
[0057]其中，微控制器21的一端與DCS主站的一端111相連,微控制器21的另一端與FPGA (22)的第一端相連；
[0058]FPGA (22)的第二端222與DAC(23)的一端相連，DAC(23)的另一端與電壓電流轉(zhuǎn)換電路25的第一端相連；
[0059]FPGA (22)的第三端與ADC (24)的一端相連，ADC (24)的另一端分別與采集回讀電路26的第一端和電壓電流轉(zhuǎn)換電路25的第二端相連；
[0060]采集回讀電路26的第二端262與電壓電流轉(zhuǎn)換電路25的第三端相連，采集回讀電路26的第三端與冗余端子模塊14的第一端相連。
[0061]具體的，F(xiàn)PGA(22)可為 EP3C10 型號(hào)的 FPGA，DAC (23)可為 DAC8568 型號(hào)的 DAC，ADC (24)可為 ADS8332 型號(hào)的 ADC。
[0062]更具體的，微控制器21可采用Ateml公司的8位單片機(jī)AT89C51芯片，用C語言進(jìn)行編程。而微處理器21可利用profibus協(xié)議與DCS主站11進(jìn)行通信(上報(bào)第一輸出模塊12和第二輸出模塊13中的信息，且下發(fā)DCS主站11的命令)。
[0063]DAC (23)可將FPGA(22)所輸出的數(shù)字電壓信號(hào)轉(zhuǎn)換為模擬電壓信號(hào)，并將上述模擬電壓信號(hào)傳送給電壓電流轉(zhuǎn)換電路(25 )。
[0064]電壓電流轉(zhuǎn)換電路25可將DAC (23)所輸出的電壓信號(hào)轉(zhuǎn)換為相應(yīng)的電流信號(hào)輸出到冗余端子模塊14，同時(shí)根據(jù)采集回讀電路26的反饋，對(duì)DAC (23)所輸出的電壓信號(hào)進(jìn)行調(diào)整。[0065]采集回讀電路26用于采集自身所輸出的電流信號(hào)(此電流信號(hào)為模擬直流信號(hào))，并將采集到的電流信號(hào)轉(zhuǎn)換為相應(yīng)的電壓信號(hào)(此電壓信號(hào)為模擬電壓信號(hào))傳送給ADC (24)。
[0066]ADC (24 )用于將上述模擬電壓信號(hào)轉(zhuǎn)換為數(shù)字電壓信號(hào)，并將轉(zhuǎn)換后的數(shù)字電壓信號(hào)傳送給FPGA (22)。
[0067]FPGA (22)可將自身所輸出到DAC(23)的電壓信號(hào)與通過采集回讀電路(26)所輸入的電壓信號(hào)進(jìn)行比較，并查看兩者的差值是否在允許范圍內(nèi)，當(dāng)在允許范圍內(nèi)時(shí)，將自身的質(zhì)量位ch_ok置為1，并且錯(cuò)誤燈滅掉，否則置為0，并將錯(cuò)誤燈開打。
[0068]其中，當(dāng)?shù)谝惠敵瞿K12與第二輸出模塊13同時(shí)運(yùn)行時(shí)，兩模塊均通過冗余通道查看對(duì)方質(zhì)量位的情況，如果對(duì)方的質(zhì)量位ch_ok為1，則輸出之前所設(shè)置的電流值，否則則輸出控制現(xiàn)場(chǎng)的儀器15實(shí)際所需的電流值。
[0069]例如，控制現(xiàn)場(chǎng)的儀器15實(shí)際所需的電流值為10mA，在正常情況下，第一輸出模塊12和第二輸出模塊13所輸出的電流值均為5mA。那么,第一輸出模塊12和第二輸出模塊13的工作過程，如下表所示:
[0070]
【權(quán)利要求】
1.一種冗余輸出裝置，其特征在于，包括分布式控制系統(tǒng)DCS主站、第一輸出模塊、第二輸出模塊和冗余端子模塊； 所述分布式控制系統(tǒng)DCS主站的一端與所述第一輸出模塊的一端相連，所述分布式控制系統(tǒng)DCS主站的另一端與所述第二輸出模塊的一端相連； 所述第一輸出模塊的另一端與所述冗余端子模塊的第一端相連； 所述第二輸出模塊的另一端與所述冗余端子模塊的第二端相連； 所述冗余端子模塊的第三端與控制現(xiàn)場(chǎng)的儀器相連； 所述第一輸出模塊與所述第二輸出模塊的結(jié)構(gòu)相同，且通過用于交互信息的冗余通道相連。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述第一輸出模塊包括微控制器、現(xiàn)場(chǎng)可編程門陣列FPGA器件、數(shù)模轉(zhuǎn)換器DAC、模數(shù)轉(zhuǎn)換器ADC、電壓電流轉(zhuǎn)換電路和采集回讀電路； 所述微控制器的一端與所述分布式控制系統(tǒng)DCS主站的一端相連，所述微控制器的另一端與所述現(xiàn)場(chǎng)可編程門陣列FPGA的第一端相連； 所述現(xiàn)場(chǎng)可編程門陣列FPGA的第二端與所述數(shù)模轉(zhuǎn)換器DAC的一端相連，所述數(shù)模轉(zhuǎn)換器DAC的另一端與所述電壓電流轉(zhuǎn)換電路的第一端相連； 所述FPGA的第三端與所述模數(shù)轉(zhuǎn)換器的ADC的一端相連，所述模數(shù)轉(zhuǎn)換器ADC的另一端分別與所述采集回讀電路的第一端和所述電壓電流轉(zhuǎn)換電路的第二端相連； 所述采集回讀電路的第二端與所述`電壓電流轉(zhuǎn)換電路的第三端相連，所述采集回讀電路的第三端與所述冗余端子模塊的第一端相連。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述電壓電流轉(zhuǎn)換電路包括第一運(yùn)算放大器、電容Cl和三極管； 所述第一運(yùn)算放大器的同相輸入端與所述數(shù)模轉(zhuǎn)換器DAC的另一端相連，第一運(yùn)算放大器的反相輸入端與所述模數(shù)轉(zhuǎn)換器ADC的另一端相連，第一運(yùn)算放大器的輸出端與所述三極管相連； 所述第一運(yùn)算放大器的反相輸入端還通過所述電容Cl與所述第一運(yùn)算放大器的輸出端相連。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述三極管的基極b分別與所述第一運(yùn)算放大器的輸出端和所述電容Cl相連，集電極c與電源相連，發(fā)射極e與所述采集回讀電路相連。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述采集回讀電路包括第二運(yùn)算放大器、濾波電路、電阻Rl和第一二極管； 所述電阻Rl的一端分別與所述濾波電路的第一輸入端和所述三極管的發(fā)射極e相連，另一端分別與所述濾波電路的第二輸入端和所述第一二極管的陽極相連； 所述第一二極管的陰極與所述冗余端子模塊的第一端相連； 所述濾波電路的第一輸出端與所述第二運(yùn)算放大器的同相輸入端相連，第二輸出端與所述第二運(yùn)算放大器的反相輸入端相連； 所述第二運(yùn)算放大器的輸出端分別與所述模數(shù)轉(zhuǎn)換器ADC的另一端和所述第一運(yùn)算放大器的反向輸入端相連。
6.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述現(xiàn)場(chǎng)可編程門陣列FPGA為EP3C10型號(hào)的現(xiàn)場(chǎng)可編程門陣列FPGA ;所述數(shù)模轉(zhuǎn)換器DAC為DAC8568型號(hào)的數(shù)模轉(zhuǎn)換器DAC ;所述模數(shù)轉(zhuǎn)換器ADC為ADS8332型號(hào)的模數(shù)轉(zhuǎn)換器ADC。
7.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述冗余端子模塊包括電容C2、瞬態(tài)電壓抑制器、自恢復(fù)保險(xiǎn)絲、第二二極管、第三二極管和地； 所述瞬態(tài)電壓抑制器與所述電容C2并聯(lián)的公共端一端接地，另一端分別與所述第二二極管的陰極和所述自恢復(fù)保險(xiǎn)絲的一端相連； 所述自恢復(fù)保險(xiǎn)絲的另一端與所述控制現(xiàn)場(chǎng)的儀器的一端相連，所述控制現(xiàn)場(chǎng)的儀器的另一端與所述地相連； 所述第二二極管的陽極分別與所述第一輸出模塊中的第一二極管的陰極和所述第三二極管的陰極相連； 所述第三二極管的陽極與所述第二輸出模塊中的第一二極管的陰極相連。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述濾波電路包括電阻R2、電阻R3、電容C3、電容C4和電容C5; 所述電阻R3的一端與所述第二運(yùn)算放大器的同相輸入端相連，另一端分別與所述電容C3的一端和電容C4的一端相連； 所述電阻R3的另一端還與所述Rl的一端相連； 所述電阻R2的一端與所述第二運(yùn)算放大器的反相輸入端相連，另一端分別與所述電容C3的另一端和電容C5的一端相連；` 所述電容C4和所述電容C5的另一端均接地； 所述電阻R2的另一端還與所述Rl的另一端相連。
【文檔編號(hào)】G05B19/418GK203386013SQ201320336786
【公開日】2014年1月8日 申請(qǐng)日期:2013年6月8日 優(yōu)先權(quán)日:2013年6月8日
【發(fā)明者】尹俊杰, 秦悅明, 杜輝, 行增暉, 肖素偉 申請(qǐng)人:杭州和利時(shí)自動(dòng)化有限公司