電路裝置制造方法
【專(zhuān)利摘要】本實(shí)用新型的名稱是電路裝置。根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，提供了一種電路裝置，所述電路裝置包括：電子部件，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供具有時(shí)間變化的第一信號(hào)，所述時(shí)間變化基于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到所述電子部件的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)所述第一信號(hào)并且基于所述第一信號(hào)的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；以及開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成基于所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
【專(zhuān)利說(shuō)明】電路裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型一般地涉及電路裝置和用于操作電路裝置的方法。
【背景技術(shù)】
[0002]工藝和環(huán)境變化(PVT)可能影響電路的性能?？赡芷谕峁┛梢允闺娐纺軌蜓杆俚貙?duì)這樣的變化作出反應(yīng)的概念。
[0003]在深亞微米CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)技術(shù)中，數(shù)字電路對(duì)工藝和環(huán)境變化(PVT)的延遲靈敏度顯著地提高，工藝和環(huán)境變化即例如電源電壓和溫度的動(dòng)態(tài)變化。例如，在40nm和28nm CMOS技術(shù)中如傳統(tǒng)時(shí)序簽核中所使用的大約IOOmV的電壓降(10%VDD)可能導(dǎo)致大約20?30%的頻率下降。
[0004]由于難以在電路尺度上建模的、不可預(yù)見(jiàn)的環(huán)境變化以及全局和局部工藝變化，所以常規(guī)地實(shí)現(xiàn)大的性能裕度以確保即使對(duì)于最壞情況也有適當(dāng)?shù)碾娐凡僮?。裕度的主要部分?jì)及額定電路延遲的大約30-40%的環(huán)境變化(電壓降和溫度)。
[0005]隨著技術(shù)縮減(technology shrink),延遲靈敏度可以進(jìn)一步提高,導(dǎo)致環(huán)境變化的影響更深。此外，由于更復(fù)雜的微體系結(jié)構(gòu)的實(shí)現(xiàn)而引起的更復(fù)雜的電路結(jié)構(gòu)可能導(dǎo)致對(duì)PVT變化更高的電路靈敏度。因此，對(duì)于傳統(tǒng)簽核來(lái)說(shuō)，技術(shù)縮減以及微體系結(jié)構(gòu)改變可能要求較高的性能裕度。
[0006]除技術(shù)問(wèn)題之外，日益增加的電路復(fù)雜度，例如多核和眾核微處理器中日益增加的微處理器內(nèi)核的數(shù)目和/或高度集成的片上系統(tǒng)(SoC)中的大量異構(gòu)功能單元可能導(dǎo)致局部變化和快速改變的操作條件。因此可能期望對(duì)環(huán)境變化全局地以及局部地作出反應(yīng)，即可能需要分布式的感測(cè)和反應(yīng)系統(tǒng)。
[0007]即使存在用來(lái)在負(fù)載電流的已知增加之前調(diào)整例如電源電壓的技術(shù)，這些技術(shù)也仍然缺少非常迅速地對(duì)如可能由系統(tǒng)的中斷處理所引起的負(fù)載電流的不可預(yù)見(jiàn)的增加作出反應(yīng)的能力。
[0008]像過(guò)去幾年中關(guān)于自適應(yīng)系統(tǒng)和監(jiān)測(cè)概念的許多出版物展示的那樣，性能裕度通過(guò)對(duì)延遲變化的幾乎“瞬時(shí)”的反應(yīng)的減少一般而言引起了大家極大的興趣。
[0009]解決自適應(yīng)系統(tǒng)和監(jiān)測(cè)概念的常規(guī)方法的目標(biāo)是速度裕度的減少和延遲變化的補(bǔ)償。
[0010]常規(guī)地，傳感器和監(jiān)測(cè)器電路被實(shí)現(xiàn)來(lái)測(cè)量諸如電源電壓、溫度、老化和工藝的特定電路參數(shù)以能夠分析芯片狀態(tài)。關(guān)于芯片狀態(tài)的知識(shí)可以允許諸如電源電壓的操作參數(shù)的靜態(tài)和動(dòng)態(tài)調(diào)整，以在操作期間例如針對(duì)慢工藝小片(slow process die)或者在溫度誘發(fā)的延遲變化的情況下確保適當(dāng)?shù)碾娐凡僮鳌?br> [0011]常規(guī)地，工藝類(lèi)別已經(jīng)由監(jiān)測(cè)電路性能確定。為了計(jì)及工藝變化，從預(yù)定查找表(LUT)中獲取對(duì)應(yīng)的電壓設(shè)置(例如VDD設(shè)置)以確保電路以正確的性能操作。但是除靜態(tài)工藝變化之外，諸如電壓降、溫度和老化的動(dòng)態(tài)變化也可能影響電路性能。為了允許性能裕度的減少，電路性能也必須適應(yīng)于動(dòng)態(tài)變化。這還能夠通過(guò)使用用于感測(cè)的監(jiān)測(cè)電路和LUT來(lái)實(shí)現(xiàn)，所述LUT包含關(guān)于補(bǔ)償由溫度變化誘發(fā)的延遲改變的、例如Λ VDD的量的信
肩、O
[0012]除裕度減少之外，對(duì)PVT變化的電路靈敏度的顯著增加在可能具有引起系統(tǒng)故障的電位的、快速和顯著的動(dòng)態(tài)變化事件的情況下可能要求一種在電路級(jí)上的應(yīng)急處理。因?yàn)榇蟛糠值凸β孰娐泛拖到y(tǒng)出于功率原因已經(jīng)使用了動(dòng)態(tài)電壓縮放(DVS)，所以根據(jù)預(yù)定芯片狀態(tài)來(lái)調(diào)整電源電壓常規(guī)地是文獻(xiàn)中首選的措施。
[0013]抑制PVT對(duì)電路性能的影響的常規(guī)概念通?；谥T如電源電壓、溫度、老化和工藝的單個(gè)參數(shù)的測(cè)量。為了抑制PVT誘發(fā)的性能變化，根據(jù)常規(guī)技術(shù)或者需要多維查找表(LUT)將若干個(gè)電路參數(shù)映射到單一調(diào)節(jié)器值，或者必須基于每一個(gè)參數(shù)測(cè)量的測(cè)量來(lái)采取各種對(duì)策。
[0014]自適應(yīng)/動(dòng)態(tài)VDD技術(shù)的常規(guī)方法在圖30中被示出。如圖所示，根據(jù)常規(guī)方法，VDD調(diào)整通過(guò)PMU(電源管理單元)根據(jù)當(dāng)前芯片狀態(tài)來(lái)完成。芯片狀態(tài)通過(guò)監(jiān)測(cè)例如工藝類(lèi)別(快、慢)、溫度、老化等而獲取。對(duì)于特定一組參數(shù)，VDD調(diào)整的量被存儲(chǔ)在查找表中。根據(jù)所存儲(chǔ)的值，PMU調(diào)節(jié)電源電壓VDD。如能夠看出的那樣，這個(gè)過(guò)程可能花費(fèi)大量的時(shí)間，例如若干微秒。
[0015]電源電壓的調(diào)整常規(guī)地通過(guò)改變所實(shí)現(xiàn)的電壓調(diào)節(jié)器的設(shè)置來(lái)實(shí)現(xiàn)。
[0016]在公共DC-DC降壓變換器情況下，例如電源電壓的動(dòng)態(tài)變化的時(shí)間尺度(納秒時(shí)間尺度)遠(yuǎn)小于電壓調(diào)節(jié)器根據(jù)所改變的設(shè)置進(jìn)行電壓調(diào)整所花費(fèi)的時(shí)間(10-100微秒)。因此，不能夠通過(guò)改變?nèi)缭诘凸β孰娐泛拖到y(tǒng)中使用的公共DC-DC降壓變換器的電壓調(diào)節(jié)器設(shè)置來(lái)補(bǔ)償快速動(dòng)態(tài)變化。
[0017]即使更快的低壓差電壓調(diào)節(jié)器(LDO)也可能無(wú)法在納秒尺度上調(diào)整電源電壓。LDO的基本原理是感測(cè)VDD并將其與預(yù)定義基準(zhǔn)電壓相比較。如果所感測(cè)到的電壓不同于基準(zhǔn)，則更高電位的電壓源與VDD之間的串聯(lián)電阻器的阻抗被改變。為了允許快速調(diào)整，需要高帶寬誤差放大器。實(shí)現(xiàn)基于LDO的調(diào)節(jié)方案有兩個(gè)主要缺點(diǎn)。一方面LDO電路包含很大比例的模擬電路或模塊，如誤差放大器和基準(zhǔn)電路(帶隙基準(zhǔn))或比較器。與全數(shù)字解決方案相比，模擬電路通常相當(dāng)大并且不像數(shù)字概念那樣隨技術(shù)調(diào)整規(guī)模。另一方面，由于感測(cè)VDD，電壓調(diào)節(jié)器僅對(duì)電源電壓的變化而不對(duì)例如溫度誘發(fā)的延遲改變作出反應(yīng)。從而，這些種類(lèi)的調(diào)節(jié)器不能夠被用作單一解決方案以允許補(bǔ)償變化誘發(fā)的延遲改變，即在預(yù)定義電路性能下的穩(wěn)定操作。因此基于LDO的快速電壓調(diào)節(jié)技術(shù)將必須與另外的自適應(yīng)電路概念結(jié)合以還補(bǔ)償溫度和老化誘發(fā)的延遲變化。

【發(fā)明內(nèi)容】

[0018]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面的電路裝置可以包括:電子部件，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供具有時(shí)間變化的第一信號(hào)，所述時(shí)間變化基于(例如取決于)經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到所述電子部件的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)所述第一信號(hào)并且基于(例如根據(jù))所述第一信號(hào)的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；以及開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成基于(例如根據(jù))所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。[0019]根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置可以包括:延遲線，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供信號(hào)，其中所述信號(hào)的延遲取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到所述延遲線的時(shí)間至數(shù)字轉(zhuǎn)換器，所述時(shí)間至數(shù)字轉(zhuǎn)換器被配置成檢測(cè)由所述延遲線所提供的所述信號(hào)并且根據(jù)所述信號(hào)的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；以及開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0020]根據(jù)本公開(kāi)內(nèi)容的另一方面電路裝置可以包括:振蕩器，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供信號(hào)，其中所述信號(hào)的振蕩頻率取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到所述振蕩器的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)由所述振蕩器所提供的所述信號(hào)，并且根據(jù)所述信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；以及開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0021]根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置的方法可以包括:由耦接到至少一個(gè)公共電源節(jié)點(diǎn)的電子部件來(lái)提供信號(hào)，其中所述信號(hào)的時(shí)間變化取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；根據(jù)由所述電子部件所提供的所述信號(hào)的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；以及根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)，借助于耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間的開(kāi)關(guān)陣列來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0022]在附圖中，相近的附圖標(biāo)記通常貫穿不同的視圖表示相同的部件。附圖不一定按比例繪制，而是通常將重點(diǎn)放在示意本實(shí)用新型的原理上。在以下描述中，參考以下附圖來(lái)描述本實(shí)用新型的各個(gè)方面，在附圖中:
[0023]圖1A示出了根據(jù)本公開(kāi)內(nèi)容的一方面的電路裝置；
[0024]圖1B示出了根據(jù)本公開(kāi)內(nèi)容的一方面的電路裝置；
[0025]圖2示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置的方法；
[0026]圖3示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0027]圖4示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0028]圖5示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0029]圖6示出了示意根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置的功能原理的圖；
[0030]圖7A示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0031]圖7B示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0032]圖8示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置的方法；
[0033]圖9A至9C示出了供在根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置中使用的可編程延遲線的示例性實(shí)現(xiàn)；
[0034]圖10示出了供在延遲線中使用的固定延遲部分的示例性實(shí)現(xiàn)；
[0035]圖11示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；[0036]圖12示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0037]圖13示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0038]圖14示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0039]圖15示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0040]圖16示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0041]圖17示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0042]圖18示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0043]圖19示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0044]圖20示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0045]圖21示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0046]圖22示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0047]圖23示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0048]圖24示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0049]圖25示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0050]圖26示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0051]圖27A示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0052]圖27B示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置；
[0053]圖28A和28B示出了供在根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置中使用的基于環(huán)形振蕩器的傳感器的示例性實(shí)現(xiàn)；
[0054]圖29示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置的方法；
[0055]圖30示出了常規(guī)的自適應(yīng)/動(dòng)態(tài)VDD技術(shù)。
【具體實(shí)施方式】
[0056]以下詳細(xì)描述參照附圖，這些附圖通過(guò)示意的方式示出了可按其實(shí)踐本實(shí)用新型的、本公開(kāi)內(nèi)容的具體細(xì)節(jié)和方面。這些方面被充分詳細(xì)地描述以使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本實(shí)用新型?？梢岳帽竟_(kāi)內(nèi)容的其它方面，并且可以進(jìn)行結(jié)構(gòu)、邏輯和電氣改變而不背離本實(shí)用新型的范圍。本公開(kāi)內(nèi)容的各個(gè)方面不一定是互相排斥的，因?yàn)楸竟_(kāi)內(nèi)容的一些方面能夠與本公開(kāi)內(nèi)容的一個(gè)或多個(gè)其他方面結(jié)合以形成新的方面。
[0057]如本文所用的術(shù)語(yǔ)“耦接”或“連接”可以被理解為既包括直接“耦接”或“連接”也包括間接“耦接”或“連接”。
[0058]圖1A示出了根據(jù)本公開(kāi)內(nèi)容的一方面的電路裝置100。
[0059]電路裝置100包括電子部件101。
[0060]電子部件101被耦接到至少一個(gè)公共電源節(jié)點(diǎn)102。例如，電子部件101可以包括至少一個(gè)電源輸入端，其可以被耦接到至少一個(gè)公共電源節(jié)點(diǎn)102。因此，電力可以經(jīng)由該至少一個(gè)公共電源節(jié)點(diǎn)102供應(yīng)給電子部件101。
[0061]電子部件101被配置成提供信號(hào)103，其中信號(hào)103的時(shí)間變化取決于經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)。換句話說(shuō),信號(hào)103的時(shí)間行為(temporal behavior)或時(shí)間特性可取決于經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)。信號(hào)103可以例如在電子部件101的信號(hào)輸出端IOlb處提供。[0062]作為示例，電子部件101可以包括或者可以是延遲線，例如可編程延遲線(參見(jiàn)例如圖3)。在這種情況下，信號(hào)103可以是通過(guò)延遲線傳播并且在延遲線的輸出端處提供的信號(hào)，其中信號(hào)的傳播延遲可以取決于經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)。
[0063]作為另一示例，電子部件101可以包括或者可以是振蕩器，例如環(huán)形振蕩器(參見(jiàn)例如圖25)。在這種情況下，信號(hào)103可以是由振蕩器所提供的信號(hào)，其中該信號(hào)的振蕩頻率可以取決于經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)。
[0064]如上所述，信號(hào)103的時(shí)間變化(例如通過(guò)延遲線傳播的信號(hào)的信號(hào)傳播延遲或者振蕩器信號(hào)的振蕩頻率)取決于經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)。在信號(hào)103的時(shí)間變化偏離預(yù)定或額定行為(例如通過(guò)延遲線傳播的信號(hào)的延遲偏離預(yù)定或額定信號(hào)延遲或者振蕩器信號(hào)的振蕩頻率偏離預(yù)定或額定振蕩器頻率)的情況下，例如由于工藝和環(huán)境變化(PVT)，例如由于溫度高于/低于額定溫度的提高/降低，經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)可以被控制(換句話說(shuō)被改變)，使得信號(hào)103的時(shí)間變化可以返回到預(yù)定行為。
[0065]經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)控制可以通過(guò)耦接在至少一個(gè)公共電源節(jié)點(diǎn)102與至少一個(gè)電源107 (在本文中也被稱為電力供應(yīng)源)之間的開(kāi)關(guān)陣列106來(lái)實(shí)現(xiàn)。
[0066]電路裝置100還包括耦接到電子部件101的檢測(cè)電路104。
[0067]檢測(cè)電路104被配置成檢測(cè)由電子部件101所提供的信號(hào)103并根據(jù)由電子部件101所提供的信號(hào)103的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。換句話說(shuō)，檢測(cè)電路104可以被配置成將電子部件101的信號(hào)103的時(shí)間特性或時(shí)間行為轉(zhuǎn)換成數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。
[0068]作為示例，例如在電子部件101包括或者是延遲線(參見(jiàn)例如圖3)的情況下，檢測(cè)電路104可以包括或者可以是時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)。時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)可以例如被耦接到延遲線的輸出端，并且可以被配置成檢測(cè)在延遲線的輸出端處提供的信號(hào)并根據(jù)該信號(hào)通過(guò)延遲線的傳播延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。換句話說(shuō)，TDC可以將延遲線的信號(hào)延遲轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字開(kāi)關(guān)陣列控制信號(hào)，其中當(dāng)延遲改變時(shí)(例如由于PVT變化)，數(shù)字開(kāi)關(guān)陣列控制信號(hào)可以改變。
[0069]作為另一示例，例如在電子部件101包括或者是振蕩器(參見(jiàn)例如圖25)的情況下，檢測(cè)電路104可以包括或者可以是頻率確定電路。頻率確定電路可以例如被耦接到振蕩器的輸出端，并且可以被配置成檢測(cè)在振蕩器的輸出端處提供的信號(hào)并根據(jù)該信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。換句話說(shuō)，頻率確定電路可以將振蕩器的振蕩頻率轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字開(kāi)關(guān)陣列控制信號(hào)，其中當(dāng)振蕩頻率改變時(shí)(例如由于PVT變化)，數(shù)字開(kāi)關(guān)陣列控制信號(hào)可以改變。
[0070]電路裝置100還包括耦接在至少一個(gè)公共電源節(jié)點(diǎn)102與至少一個(gè)電源107之間的開(kāi)關(guān)陣列106。所述至少一個(gè)電源107可以提供上電源電壓(upper supply voltage)(例如"VDD")和/或下電源電壓(lower supply voltage)(例如"VSS")。開(kāi)關(guān)陣列106被配置成根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102的電力供應(yīng)。為此目的，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以被耦接到開(kāi)關(guān)陣列106的至少一個(gè)控制信號(hào)輸入端116，如圖所示。[0071]開(kāi)關(guān)陣列106可以包括耦接在至少一個(gè)公共電源節(jié)點(diǎn)102與至少一個(gè)電源107之間的至少一個(gè)開(kāi)關(guān)或多個(gè)開(kāi)關(guān)(參見(jiàn)例如圖11)。該(一個(gè)或多個(gè))開(kāi)關(guān)可以由數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制。例如，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以被提供給該(一個(gè)或多個(gè))開(kāi)關(guān)的相應(yīng)的一個(gè)或多個(gè)控制端子。
[0072]在示例中，開(kāi)關(guān)陣列106的開(kāi)關(guān)中的至少一個(gè)，例如多個(gè)開(kāi)關(guān)，例如所有開(kāi)關(guān)可以包括或者可以是晶體管，例如MOS晶體管，例如PMOS晶體管或NMOS晶體管(參見(jiàn)例如圖14)。
[0073]在另一示例中，所述開(kāi)關(guān)中的至少一個(gè)，例如多個(gè)開(kāi)關(guān)，例如所有開(kāi)關(guān)可以包括或者可以是開(kāi)關(guān)電流源，包括例如串聯(lián)連接的開(kāi)關(guān)(例如晶體管，例如MOS晶體管，例如PMOS晶體管或NMOS晶體管)與電流源(參見(jiàn)例如圖15)。
[0074]在另一示例中，所述開(kāi)關(guān)中的至少一個(gè)，例如多個(gè)開(kāi)關(guān)，例如所有開(kāi)關(guān)可以包括或者可以是開(kāi)關(guān)電流鏡，包括例如串聯(lián)連接的開(kāi)關(guān)(例如晶體管，例如MOS晶體管，例如PMOS晶體管或NMOS晶體管)與電流鏡(例如MOS電流鏡，例如PMOS或NMOS電流鏡)，參見(jiàn)例如圖16。
[0075]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，開(kāi)關(guān)陣列106中的一個(gè)或多個(gè)開(kāi)關(guān)可以由數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制。例如，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以是包含數(shù)個(gè)比特的數(shù)字輸出字。在示例中，比特的數(shù)目可對(duì)應(yīng)于或者等于開(kāi)關(guān)陣列106中的將由數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制的開(kāi)關(guān)的數(shù)目。然而，比特的數(shù)目不同于將由數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制的開(kāi)關(guān)的數(shù)目也可以是可能的，例如在多個(gè)開(kāi)關(guān)由數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的同一比特來(lái)控制的情況下(參見(jiàn)例如圖17)。
[0076]示意性地，檢測(cè)電路104檢測(cè)由電子部件101所提供的信號(hào)103并根據(jù)信號(hào)103的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105，而開(kāi)關(guān)陣列106根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102對(duì)電子部件101的電力供應(yīng)，這些可以被認(rèn)為是反饋環(huán)路或反饋控制。該反饋環(huán)路或反饋控制可以用于要保持在恒定性能下的電路111 (例如功能電路，例如核心電路)的性能調(diào)節(jié)，電路111可以被耦接到至少一個(gè)公共電源節(jié)點(diǎn)102 (如圖1中的虛線所示)。
[0077]檢測(cè)電路104可以被耦接到至少一個(gè)公共電源節(jié)點(diǎn)102 (如圖1中的虛線所示)，以便開(kāi)關(guān)陣列106還可以控制經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)102對(duì)檢測(cè)電路104的電力供應(yīng)。替換地，檢測(cè)電路104可以在沒(méi)有開(kāi)關(guān)陣列106耦接在中間的情況下被耦接到至少一個(gè)電源107。
[0078]圖1B示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置150。
[0079]電路裝置150在某種程度上類(lèi)似于圖1A所示的電路裝置100，并且一致的附圖標(biāo)記像在圖1A中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0080]電路裝置150與電路裝置100的不同之處在于，邏輯電路113(在本文中也被稱作邏輯塊或者簡(jiǎn)稱為邏輯)被耦接在檢測(cè)電路104與開(kāi)關(guān)陣列106之間。邏輯電路113可以從檢測(cè)電路104接收數(shù)字開(kāi)關(guān)陣列控制信號(hào)105并且可以被配置成對(duì)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105應(yīng)用某個(gè)操作或者執(zhí)行一些功能并基于該操作向開(kāi)關(guān)陣列106提供數(shù)字控制信號(hào)115。數(shù)字控制信號(hào)115可以是包含數(shù)個(gè)比特的數(shù)字輸出字。數(shù)字控制信號(hào)115的比特的數(shù)目可以與由檢測(cè)電路104所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特的數(shù)目相同。替換地，數(shù)字控制信號(hào)115的比特的數(shù)目可以不同于數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特的數(shù)目。
[0081]邏輯電路113可以例如實(shí)現(xiàn)以下功能中的至少一個(gè):緩沖功能、遲滯功能、過(guò)濾功能、使能-禁用功能、逐位重映射功能、編碼功能、解碼功能、壓縮功能、解壓縮功能。替換地或另外地，邏輯電路113可實(shí)現(xiàn)其他功能。
[0082]例如，邏輯電路113可以被配置成實(shí)現(xiàn)線性映射，例如將數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特映射到數(shù)字控制信號(hào)115的比特。
[0083]作為另一示例，邏輯電路113可以被配置為數(shù)字濾波器。該濾波器例如可以被調(diào)諧以獲得改進(jìn)的反饋控制穩(wěn)定性。例如，濾波器可以被配置成過(guò)濾數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的高頻部分。
[0084]電路裝置100和150可以被用來(lái)調(diào)節(jié)電路111的性能。為此目的，電子部件101可以被配置成使得由電子部件101所提供的信號(hào)103的額定時(shí)間變化等于或者基本上等于由電路111的至少一個(gè)電路結(jié)構(gòu)所提供的信號(hào)的額定時(shí)間變化。例如，在電子部件101被配置為延遲線的情況下，該延遲線的額定信號(hào)延遲可以等于或者基本上等于電路111中的至少一個(gè)電路結(jié)構(gòu)的額定信號(hào)延遲。此外，延遲線的信號(hào)延遲對(duì)于PVT變化的靈敏度可以例如等于或者基本上等于電路111的至少一個(gè)電路結(jié)構(gòu)的信號(hào)延遲對(duì)于PVT變化的靈敏度，如將在下面進(jìn)一步描述的那樣。
[0085]圖2示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置的方法200。
[0086]在202中，耦接到至少一個(gè)公共電源節(jié)點(diǎn)的電子部件產(chǎn)生信號(hào)，其中該信號(hào)的時(shí)間變化取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。所述電子部件例如可以根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面被配置，例如被配置為延遲線或振蕩器(例如環(huán)形振蕩器)。
[0087]在204中，檢測(cè)電路基于由電子部件在步驟202中產(chǎn)生的信號(hào)的時(shí)間變化來(lái)產(chǎn)生數(shù)字開(kāi)關(guān)陣列控制信號(hào)。檢測(cè)電路可以例如根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面被配置，例如被配置為時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)或頻率確定電路。
[0088]在206中，耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源(或電力供應(yīng)源)之間的開(kāi)關(guān)陣列基于在步驟204中產(chǎn)生的數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。例如可以根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面來(lái)配置所述開(kāi)關(guān)陣列。
[0089]圖3示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置300。
[0090]電路裝置300包括配置為延遲線301的電子部件。延遲線301可以包括第一電源輸入端301c，其可以被耦接到第一公共電源節(jié)點(diǎn)302。因此，電力可以經(jīng)由第一公共電源節(jié)點(diǎn)302供應(yīng)給延遲線301。第一公共電源節(jié)點(diǎn)302處的電壓水平被表示為VDDvir。第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir可以示意性地表示有效上電源電壓(在本文中也被稱為虛擬上電源電壓)。延遲線301可以進(jìn)一步包括第二電源輸入端301d，其可以被耦接到第二公共電源節(jié)點(diǎn)302’。第二公共電源節(jié)點(diǎn)302’可以被耦接到第二電源307b (在本文中也被稱為第二電力供應(yīng)源)。第二電源307b可以是提供例如如圖3所示的下電源電壓VSS的下電源。示意性地，延遲線301可以被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS之間。[0091]延遲線301被配置成提供信號(hào)303。由延遲線301所提供的信號(hào)303可以是這樣的信號(hào):該信號(hào)在延遲線301的信號(hào)輸入端301a處進(jìn)入延遲線301、沿信號(hào)傳播路徑通過(guò)延遲線301傳播并且以特定時(shí)間延遲在延遲線301的信號(hào)輸出端301b處離開(kāi)延遲線301。在信號(hào)輸入端301a處進(jìn)入延遲線301的信號(hào)可以例如是時(shí)鐘信號(hào)CLK，如圖3所示?？梢栽陔娐费b置300的信號(hào)輸入端308 (在本文中也被稱為時(shí)鐘信號(hào)輸入端)處提供時(shí)鐘信號(hào)CLK，所述信號(hào)輸入端308可以被耦接到延遲線301的信號(hào)輸入端301a，如圖所示。
[0092]延遲線301可例如包括在延遲線301的信號(hào)輸入端301a與信號(hào)輸出端301b之間的信號(hào)傳播路徑上的一個(gè)或多個(gè)延遲元件或結(jié)構(gòu)(換句話說(shuō)是可以對(duì)沿信號(hào)傳播路徑傳播的信號(hào)具有延遲作用的元件或結(jié)構(gòu))(參見(jiàn)例如圖9A至9C以及圖10)。例如，延遲線301可以包括與要以恒定性能操作的電路311 (例如核心電路)的元件或結(jié)構(gòu)相似或一致的一個(gè)或多個(gè)元件或結(jié)構(gòu)。這樣的元件或結(jié)構(gòu)的示例可以包括但不限于關(guān)鍵路徑(criticalpath)、關(guān)鍵路徑的副本(replica)、存儲(chǔ)路徑、存儲(chǔ)路徑的副本、輸入/輸出(I/O)路徑、I/O路徑的副本(參見(jiàn)例如圖10)。在延遲線301的信號(hào)輸出端301b處提供的信號(hào)303的(額定)時(shí)間延遲可以例如通過(guò)存在于延遲線301的信號(hào)輸入端301a與信號(hào)輸出端301b之間的信號(hào)傳播路徑上的延遲元件或結(jié)構(gòu)的數(shù)目和/或類(lèi)型來(lái)確定。
[0093]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，延遲線301可以被配置為可編程延遲線(TOL)。在這種情況下，延遲線301的(額定)信號(hào)傳播延遲可以例如通過(guò)設(shè)置存在于信號(hào)傳播路徑上的“活動(dòng)”延遲元件或結(jié)構(gòu)的數(shù)目和/或類(lèi)型而被編程或者設(shè)置。為此目的，延遲線301可以例如包括用于設(shè)置延遲線301的(額定)信號(hào)傳播延遲的信號(hào)傳播延遲設(shè)置輸入端。
[0094]信號(hào)303通過(guò)延遲線301的延遲取決于經(jīng)由第一公共電源節(jié)點(diǎn)302的電力供應(yīng)。換句話說(shuō)，通過(guò)延遲線301的信號(hào)傳播延遲可能尤其受到經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)延遲線301的電力供應(yīng)的影響。例如，信號(hào)傳播延遲301可以取決于有效上電源電壓VDDvir與下電源電壓VSS之間的差，即VDDvir-VSS。例如，根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，提高第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或者增加經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可導(dǎo)致信號(hào)傳播延遲的減小，而降低電壓水平VDDvir (或者減少經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可導(dǎo)致信號(hào)傳播延遲的增加。示意性地，當(dāng)電壓差VDDvir-VSS增加時(shí)，通過(guò)延遲線301傳播的信號(hào)可以“更快”，而當(dāng)VDDvir-VSS減小時(shí)，則“更慢”。
[0095]因此，在延遲線301的信號(hào)傳播延遲偏離預(yù)定值或額定值的情況下，例如由于PVT變化，例如由于溫度變化或電源電壓的改變，第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir(或經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可以被控制，使得延遲線301的信號(hào)傳播延遲返回到預(yù)定值或額定值。例如，如果延遲線301的信號(hào)傳播延遲增加到預(yù)定值或額定值以上，則第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可以被提高以再次減小信號(hào)傳播延遲。另一方面，如果延遲線301的信號(hào)傳播延遲降低到預(yù)定值或額定值以下，則第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可以被降低以再次增加信號(hào)傳播延遲。
[0096]對(duì)第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或?qū)?jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)的控制可以借助于耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a (在本文中也被稱為第一電力供應(yīng)源)之間的開(kāi)關(guān)陣列106來(lái)實(shí)現(xiàn)。第一電源307a可以提供上電源電壓VDD，如圖所示。上電源電壓VDD可以被耦接到開(kāi)關(guān)陣列106中的數(shù)個(gè)(例如多個(gè))開(kāi)關(guān)中的每一個(gè)，參見(jiàn)例如圖11。
[0097]電路裝置300還包括檢測(cè)電路304，其被配置為時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)并且被耦接到延遲線301。TDC304可包括耦接到延遲線301的信號(hào)輸出端301b的第一信號(hào)輸入端304a，以及耦合到電路裝置300的時(shí)鐘信號(hào)輸入端308的第二信號(hào)輸入端304b。因此，由延遲線301所提供的信號(hào)303 (示意性地為經(jīng)延遲的時(shí)鐘信號(hào)CLK)可以被施加到TDC304的第一信號(hào)輸入端304a,并且(未經(jīng)延遲的)時(shí)鐘信號(hào)CLK可以被施加到TDC304的第二信號(hào)輸入端304b。
[0098]TDC304被配置成檢測(cè)由延時(shí)線301所提供的信號(hào)303并根據(jù)信號(hào)303通過(guò)延遲線301的傳播延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。示意性地，TDC304可以被配置成檢測(cè)或測(cè)量施加到TDC304的第二信號(hào)輸入端304b的未經(jīng)延遲的時(shí)鐘信號(hào)CLK與施加到TDC304的第一信號(hào)輸入端304a的經(jīng)延遲的信號(hào)303之間的時(shí)間延遲，并且將所檢測(cè)到或測(cè)量到的時(shí)間延遲轉(zhuǎn)換成數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。
[0099]在圖3的電路裝置300中，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105被配置為包含η個(gè)比特的數(shù)字輸出字(η為正整數(shù)，即η≤I)。因此，在下文中數(shù)字開(kāi)關(guān)陣列控制信號(hào)105還可以被稱為η比特?cái)?shù)字輸出字。數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特的數(shù)目η可以對(duì)應(yīng)于開(kāi)關(guān)陣列106的開(kāi)關(guān)的數(shù)目，所述開(kāi)關(guān)可以根據(jù)η比特?cái)?shù)字輸出字105被斷開(kāi)和閉合，如將進(jìn)一步在下面更詳細(xì)地描述的那樣。由TDC304所提供的η比特?cái)?shù)字輸出字105可以例如是與時(shí)間延遲相對(duì)應(yīng)的溫度計(jì)碼表示。在這種情況下，η個(gè)比特中的每個(gè)比特控制開(kāi)關(guān)陣列106中的相應(yīng)的開(kāi)關(guān)可以是可能的。換句話說(shuō)，根據(jù)給定比特的狀態(tài)，相應(yīng)的開(kāi)關(guān)可以斷開(kāi)或閉合。
[0100]TDC304的第一電源輸入端304d可以被耦接到第一公共電源節(jié)點(diǎn)302以及由此耦接到虛擬上電源電壓，而TDC304的第二電源輸入端304e可以被耦接到第二公共電源節(jié)點(diǎn)302’以及由此耦接到下電源電壓VSS。示意性地，TDC304可以被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS之間。
[0101]電路裝置300還包括耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a之間的開(kāi)關(guān)陣列106。
[0102]開(kāi)關(guān)陣列106被配置成根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由第一公共電源節(jié)點(diǎn)302的電力供應(yīng)。為此目的，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以被耦接到開(kāi)關(guān)陣列106的至少一個(gè)控制信號(hào)輸入端116，如圖所示。開(kāi)關(guān)陣列106可以包括η個(gè)開(kāi)關(guān)(η等于或大于一)，其中開(kāi)關(guān)中的每一個(gè)都可以被耦接在第一公共電源節(jié)點(diǎn)302與由第一電源307a所提供的上電源電壓VDD之間(參見(jiàn)例如圖11)。
[0103]該η個(gè)開(kāi)關(guān)的開(kāi)關(guān)狀態(tài)(即斷開(kāi)或閉合)可以由η比特?cái)?shù)字輸出字105來(lái)控制。也就是說(shuō)，該η個(gè)開(kāi)關(guān)中的第一個(gè)開(kāi)關(guān)的狀態(tài)可以由η比特?cái)?shù)字輸出字105中的第一比特(例如被提供給第一個(gè)開(kāi)關(guān)的控制端子)來(lái)控制，該η個(gè)開(kāi)關(guān)中的第二個(gè)開(kāi)關(guān)的狀態(tài)可以由η比特?cái)?shù)字輸出字105中的第二比特(例如被提供給第二個(gè)開(kāi)關(guān)的控制端子)來(lái)控制等...，而該η個(gè)開(kāi)關(guān)中的第η個(gè)開(kāi)關(guān)的狀態(tài)可以由η比特?cái)?shù)字輸出字105中的第η比特(例如被提供給第η個(gè)開(kāi)關(guān)的控制端子)來(lái)控制。
[0104]因此，取決于開(kāi)關(guān)陣列106中的各個(gè)開(kāi)關(guān)的開(kāi)關(guān)狀態(tài)(即斷開(kāi)或閉合)，開(kāi)關(guān)陣列106可將上電源電壓VDD連接到第一公共電源節(jié)點(diǎn)302多達(dá)η次。
[0105]示意性地，TDC304檢測(cè)由延遲線301所提供的信號(hào)303并根據(jù)信號(hào)303的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105，而開(kāi)關(guān)陣列106根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)延遲線301的電力供應(yīng)，這些可以被認(rèn)為是反饋環(huán)路或反饋控制。
[0106]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，電路裝置300可以進(jìn)一步包括要以恒定性能操作的電路311 (例如核心電路)。電路311的第一電源輸入端311a可以被耦接到第一公共電源節(jié)點(diǎn)302以及由此耦接到虛擬上電源電壓VDDvir，而電路311的第二電源輸入端31 Ib可以被耦接到第二公共電源節(jié)點(diǎn)302’以及由此耦接到下電源電壓VSS。示意性地，電路311可以被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS之間。
[0107]電路311可以駐留在與延遲線301相同的電壓域中。也就是說(shuō)，電路311或者電路311的元件或結(jié)構(gòu)可以被饋送以與延遲線301相同的電源電壓，即被饋送以經(jīng)由第一公共電源節(jié)點(diǎn)302的虛擬上電源電壓VDDvir和經(jīng)由第二公共電源節(jié)點(diǎn)302’的下電源電壓VSS，如圖3所示。
[0108]根據(jù)本公開(kāi)內(nèi)容的另一方面，延遲線301可具有與電路311的至少一個(gè)電路結(jié)構(gòu)相似或一致的結(jié)構(gòu)，所述電路311的至少一個(gè)電路結(jié)構(gòu)例如為電路311的關(guān)鍵路徑或關(guān)鍵路徑的副本(如果存在于電路311中)、或電路311的I/O路徑或I/O路徑的副本(如果存在于電路311中)、或電路311的存儲(chǔ)路徑或存儲(chǔ)路徑的副本(如果存在于電路311中)或其他結(jié)構(gòu)。因此，延遲線301的(額定)信號(hào)傳播延遲和/或延遲線301的信號(hào)傳播延遲對(duì)工藝和環(huán)境變化(PVT)的靈敏度可以與電路311的對(duì)應(yīng)電路結(jié)構(gòu)相似或相同。換句話說(shuō)，延遲線301可以按與電路311的對(duì)應(yīng)電路結(jié)構(gòu)相似或一致的方式對(duì)PVT變化作出反應(yīng)，并且借助于反饋環(huán)路對(duì)虛擬上電源電壓VDDvir的電壓水平進(jìn)行控制對(duì)電路311的電路結(jié)構(gòu)的信號(hào)延遲可能具有與對(duì)延遲線301的信號(hào)延遲的影響相同的影響。
[0109]在圖3所示的電路裝置300中，TDC304的第一電源輸入端304d被耦接到第一公共電源節(jié)點(diǎn)302以及由此耦接到虛擬上電源電壓VDDvir，而TDC304的第二電源輸入端304e被耦接到第二公共電源節(jié)點(diǎn)302’以及由此耦接到下電源電壓VSS。因此，TDC304示意性地駐留在與延遲線301和電路311相同的電壓域中，以便開(kāi)關(guān)陣列106還可以控制經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)TDC304的電力供應(yīng)。替換地，TDC304可以在沒(méi)有開(kāi)關(guān)陣列106耦合在中間的情況下被耦接到上電源電壓VDD。
[0110]示意性地，圖3示出了電路裝置的示例，其中上電源電壓VDDvir的水平可以借助于反饋環(huán)路來(lái)控制。替換地或另外地，下電源電壓VSSvir的水平可以被控制，如將與圖4和圖5相結(jié)合地所描述的那樣。
[0111]圖4示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置400。
[0112]電路裝置400在某種程度上類(lèi)似于圖3所示的電路裝置300，并且一致的附圖標(biāo)記像在圖3中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0113]電路裝置400與電路裝置300的不同之處在于，開(kāi)關(guān)陣列106被耦接在第二公共電源節(jié)點(diǎn)302’與第二電源307b之間，而第一公共電源節(jié)點(diǎn)302在沒(méi)有開(kāi)關(guān)陣列耦接在中間的情況下被耦連到第一電源307a。
[0114]在電路裝置400中，由時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 304所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105被配置為m比特?cái)?shù)字輸出字(m為正整數(shù))以控制開(kāi)關(guān)陣列106。數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特的數(shù)目m可以對(duì)應(yīng)于開(kāi)關(guān)陣列106中的將由數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制的開(kāi)關(guān)的數(shù)目。
[0115]在圖4的電路裝置400中，第二公共電源節(jié)點(diǎn)302’處的電壓水平被表示為VSSvir0第二公共電源節(jié)點(diǎn)302’處的電壓水平VSSvir可以示意性地表示有效下電源電壓(在本文中也被稱為虛擬下電源電壓)。
[0116]因此，在圖4的電路裝置400中，延遲線301、TDC304和電路311可以在每種情況下被耦接在第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir與第一公共電源節(jié)點(diǎn)302處的上電源電壓VDD之間，如圖所示。
[0117]在電路裝置400中，信號(hào)303通過(guò)延遲線301的延遲取決于經(jīng)由第二公共電源節(jié)點(diǎn)302’的電力供應(yīng)。換句話說(shuō)，通過(guò)延遲線301的信號(hào)傳播延遲可能尤其受到經(jīng)由第二公共電源節(jié)點(diǎn)302’對(duì)延遲線301的電力供應(yīng)的影響。例如，信號(hào)傳播延遲301可以取決于上電源電壓VDD與有效下電源電壓VSSvir之間的差，即VDD_VSSvir。例如，根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，降低第二公共電源節(jié)點(diǎn)302’處的電壓水平VSSvir (或者增加經(jīng)由第二公共電源節(jié)點(diǎn)302’的電荷流出)可以導(dǎo)致信號(hào)傳播延遲的減小，而提高電壓水平VSSviH或者減少經(jīng)由第二公共電源節(jié)點(diǎn)302’的電荷流出)可以導(dǎo)致信號(hào)傳播延遲的增加。示意性地，當(dāng)電壓差VDD-VSSvir增加時(shí)，通過(guò)延遲線301的信號(hào)傳播可以“更快”，而當(dāng)VDD-VSSvir減小時(shí)，則“更慢”。
[0118]因此，在延遲線301的信號(hào)傳播延遲偏離預(yù)定值或額定值的情況下，例如由于PVT變化，例如由于溫度變化或電源電壓改變，第二公共電源節(jié)點(diǎn)302’處的電壓水平VSSvir(或經(jīng)由第二公共電源節(jié)點(diǎn)302’的電荷流出)可以被控制(即提高或者降低)，使得延遲線301的信號(hào)傳播延遲返回到預(yù)定值。
[0119]例如，如果延遲線301的信號(hào)傳播延遲增加到預(yù)定值或額定值以上，則可以降低第二公共電源節(jié)點(diǎn)302’處的電壓水平VSSvir (或者可以增加經(jīng)由第二公共電源節(jié)點(diǎn)302’的電荷流出)以再次減小信號(hào)傳播延遲。另一方面，如果延遲線301的信號(hào)傳播延遲降低到預(yù)定值或額定值以下，則可以提高第二公共電源節(jié)點(diǎn)302’處的電壓水平VSSvir(或者可以減少經(jīng)由第二公共電源節(jié)點(diǎn)302’的電荷流出)以再次增加信號(hào)傳播延遲。
[0120]對(duì)第二公共電源節(jié)點(diǎn)302’處的電壓水平VSSviH或?qū)?jīng)由第二公共電源節(jié)點(diǎn)302’的電荷流出)的控制可以借助于耦接在第二公共電源節(jié)點(diǎn)302’與第二電源307b之間的開(kāi)關(guān)陣列106來(lái)實(shí)現(xiàn)。第二電源307b可以被耦接到開(kāi)關(guān)陣列106的數(shù)個(gè)(例如多個(gè))開(kāi)關(guān)中的每一個(gè)，參見(jiàn)例如圖11。
[0121]開(kāi)關(guān)陣列106被配置成根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105 (m比特?cái)?shù)字輸出字)來(lái)控制經(jīng)由第二公共電源節(jié)點(diǎn)302’的電力供應(yīng)。為此目的，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以被耦接到開(kāi)關(guān)陣列106的至少一個(gè)控制信號(hào)輸入端116，如圖所示。開(kāi)關(guān)陣列106可以包括m個(gè)開(kāi)關(guān)(m等于或大于一)，其中所述開(kāi)關(guān)中的每一個(gè)都可以被耦接在第二公共電源節(jié)點(diǎn)302’與由第二電源307b所提供的下電源電壓VSS之間。
[0122]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，開(kāi)關(guān)陣列106的m個(gè)開(kāi)關(guān)中的第一個(gè)開(kāi)關(guān)的狀態(tài)(即斷開(kāi)或閉合)可以由m比特?cái)?shù)字輸出字105中的第一比特來(lái)控制，該m個(gè)開(kāi)關(guān)中的第二個(gè)開(kāi)關(guān)的狀態(tài)可以由m比特?cái)?shù)字輸出字105中的第二比特來(lái)控制等...，而該m個(gè)開(kāi)關(guān)中的第m個(gè)開(kāi)關(guān)的狀態(tài)可以由m比特?cái)?shù)字輸出字105中的第m比特來(lái)控制。
[0123]因此，取決于開(kāi)關(guān)陣列106中的各個(gè)開(kāi)關(guān)的開(kāi)關(guān)狀態(tài)(即斷開(kāi)或閉合)，開(kāi)關(guān)陣列106可以將下電源電壓VSS連接到第二公共電源節(jié)點(diǎn)302’多達(dá)m次。
[0124]示意性地，TDC304檢測(cè)由延遲線301所提供的信號(hào)303并根據(jù)信號(hào)303的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105，而開(kāi)關(guān)陣列106根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由第二公共電源節(jié)點(diǎn)302’對(duì)延遲線301的電力供應(yīng)，這些可以被認(rèn)為是反饋環(huán)路或反饋控制。
[0125]示意性地，在電路裝置400中，第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir的水平可由開(kāi)關(guān)陣列106來(lái)控制，以及因此延遲線301的信號(hào)傳播延遲可以被控制。
[0126]電路裝置400中的電路311可以駐留在與延遲線301相同的電壓域中。也就是說(shuō)，電路311或者電路311的元件或結(jié)構(gòu)可以被饋送以與延遲線301相同的電源電壓，即被饋送以經(jīng)由第一公共電源節(jié)點(diǎn)302的上電源電壓VDD和經(jīng)由第二公共電源節(jié)點(diǎn)302’的虛擬下電源電壓VSSvir，如圖4所示。
[0127]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，電路裝置400中的延遲線301可具有與電路311的至少一個(gè)電路結(jié)構(gòu)相似或一致的結(jié)構(gòu)，所述電路311的至少一個(gè)電路結(jié)構(gòu)例如為電路311的關(guān)鍵路徑或關(guān)鍵路徑的副本(如果存在于電路311中)、或電路311的I/O路徑或I/O路徑的副本(如果存在于電路311中)、或電路311的存儲(chǔ)路徑或存儲(chǔ)路徑的副本(如果存在于電路311中)或其他結(jié)構(gòu)。因此，延遲線301的(額定)信號(hào)傳播延遲和/或延遲線301的信號(hào)傳播延遲對(duì)工藝和環(huán)境變化(PVT)的靈敏度可以與電路311的對(duì)應(yīng)電路結(jié)構(gòu)相似或相同。換句話說(shuō)，延遲線301可以按與電路311的對(duì)應(yīng)電路結(jié)構(gòu)相似或一致的方式對(duì)PVT變化作出反應(yīng)，并且借助于反饋環(huán)路對(duì)虛擬下電源電壓VSSvir的電壓水平進(jìn)行控制對(duì)電路311的電路結(jié)構(gòu)的信號(hào)延遲可能具有與對(duì)延遲線301的信號(hào)延遲的影響相同的影響。
[0128]在圖4所示的電路裝置400中，TDC304的第一電源輸入端304d被耦接到第一公共電源節(jié)點(diǎn)302以及由此耦接到上電源電壓VDD，而TDC304的第二電源輸入端304e被耦接到第二公共電源節(jié)點(diǎn)302’以及由此耦接到虛擬下電源電壓VSSvir。因此，TDC304示意性地駐留在與延遲線301和電路311相同的電壓域中，以便開(kāi)關(guān)陣列106還可以控制經(jīng)由第二公共電源節(jié)點(diǎn)302’對(duì)TDC304的電力供應(yīng)。替換地，TDC304的第二電源輸入端304e可以在沒(méi)有開(kāi)關(guān)陣列106耦接在中間的情況下被耦接到下電源電壓VSS。
[0129]圖5示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置500。
[0130]電路裝置500在某種程度上類(lèi)似于圖3和圖4所示的電路裝置300、400，并且一致的附圖標(biāo)記像在圖3和圖4中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0131]電路布置500包括開(kāi)關(guān)陣列106，其具有包括耦接在第一公共電源節(jié)點(diǎn)302與提供上電源電壓VDD的第一電源307a之間的η個(gè)開(kāi)關(guān)的第一部分106a，以及包括耦接在第二公共電源節(jié)點(diǎn)302’與提供下電源電壓VSS的第二電源307b之間的m個(gè)開(kāi)關(guān)的第二部分106b。電路裝置500的開(kāi)關(guān)陣列106的第一部分106a可以按與圖3所示的電路裝置300的開(kāi)關(guān)陣列106相同或相似的方式來(lái)配置，而電路裝置500的開(kāi)關(guān)陣列106的第二部分106b可以按與圖4所示的電路裝置400的開(kāi)關(guān)陣列106相同或相似的方式來(lái)配置。[0132]在電路裝置500中，時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 304被配置成提供包含n+m個(gè)比特的數(shù)字輸出字(η等于或大于一，并且m等于或大于一)作為數(shù)字開(kāi)關(guān)控制信號(hào)105以控制開(kāi)關(guān)陣列106的第一部分106a和第二部分106b。數(shù)目η可以對(duì)應(yīng)于開(kāi)關(guān)陣列106的第一部分106a中將由數(shù)字開(kāi)關(guān)控制信號(hào)105控制的開(kāi)關(guān)的數(shù)目，而數(shù)目m可以對(duì)應(yīng)于開(kāi)關(guān)陣列106的第二部分106b中將由數(shù)字開(kāi)關(guān)控制信號(hào)105控制的開(kāi)關(guān)的數(shù)目。示意性地，n+m比特?cái)?shù)字輸出字105中的η個(gè)比特可以被用來(lái)控制開(kāi)關(guān)陣列106的第一部分106a中的η個(gè)開(kāi)關(guān)，而n+m比特?cái)?shù)字輸出字105中的m個(gè)比特可以被用來(lái)控制開(kāi)關(guān)陣列106的第二部分106b中的m個(gè)開(kāi)關(guān),如圖5所示。
[0133]示意性地，在電路裝置500中，第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir的水平可以由開(kāi)關(guān)陣列106的第一部分106a來(lái)控制，而第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir的水平可以由開(kāi)關(guān)陣列106的第二部分106b來(lái)控制，并且因此可以控制延遲線301的信號(hào)傳播延遲，如上所述。
[0134]示意性地，TDC304檢測(cè)由延遲線301所提供的信號(hào)303并根據(jù)信號(hào)303的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105，而開(kāi)關(guān)陣列106根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由第一和第二公共電源節(jié)點(diǎn)302、302’對(duì)延遲線301的電力供應(yīng)，這些可以被認(rèn)為是反饋環(huán)路或反饋控制。
[0135]電路裝置500中的電路311可以駐留在與延遲線301相同的電壓域中。也就是說(shuō)，電路311或者電路311的元件或結(jié)構(gòu)可以被饋送以與延遲線301相同的電源電壓，即饋送以經(jīng)由第一公共電源節(jié)點(diǎn)302的虛擬上電源電壓VDDvir和經(jīng)由第二公共電源節(jié)點(diǎn)302’的虛擬下電源電壓VSSvir，如圖5所示。
[0136]在圖5所示的電路裝置500中，TDC304的第一電源輸入端304d被耦接到第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir，而TDC304的第二電源輸入端304e被耦接到第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir。因此，TDC304示意性地駐留在與延遲線301和電路311相同的電壓域中，以便開(kāi)關(guān)陣列106還可以控制經(jīng)由第一公共電源節(jié)點(diǎn)302和第二公共電源節(jié)點(diǎn)302’對(duì)TDC304的電力供應(yīng)。替換地，TDC304的第一電源輸入端304d可以被耦接到上電源電壓VDD和/或TDC304的第二電源輸入端304e可以在沒(méi)有開(kāi)關(guān)陣列106耦接在中間的情況下被耦接到下電源電壓VSS。
[0137]在圖3的電路裝置300中，假定開(kāi)關(guān)陣列106的所有開(kāi)關(guān)都被耦接在VDD與VDDvir之間。然而，根據(jù)本公開(kāi)內(nèi)容的另一方面，開(kāi)關(guān)陣列106中的一個(gè)或多個(gè)開(kāi)關(guān)被耦接在VDDvir與VSS之間也是可能的(參見(jiàn)例如圖11和圖18)。
[0138]類(lèi)似地，在圖4的電路裝置400中，假定開(kāi)關(guān)陣列106的所有開(kāi)關(guān)都被耦接在VSSvir與VSS之間。然而，根據(jù)本公開(kāi)內(nèi)容的另一方面，開(kāi)關(guān)陣列106中的一個(gè)或多個(gè)開(kāi)關(guān)被耦接在VDD與VSSvir之間也是可能的(參見(jiàn)例如圖20)。
[0139]類(lèi)似地，在圖5的電路裝置500中，假定開(kāi)關(guān)陣列106的第一部分106a的所有開(kāi)關(guān)都被耦接在VDD與VDDvir之間，并且開(kāi)關(guān)陣列106的第二部分106b的所有開(kāi)關(guān)都被耦接在VSSvir與VSS之間。然而，根據(jù)本公開(kāi)內(nèi)容的另一方面，開(kāi)關(guān)陣列106的第一部分106a中的一個(gè)或多個(gè)開(kāi)關(guān)被耦接在VDDvir與VSS之間和/或開(kāi)關(guān)陣列106的第二部分106b中的一個(gè)或多個(gè)開(kāi)關(guān)被耦接在VDD與VSSvir之間也是可能的(參見(jiàn)例如圖20)。
[0140]圖6示出了示意地示出根據(jù)本公開(kāi)內(nèi)容的一方面的、本文所述的各種電路裝置的功能原理的圖600。
[0141]如1120所示，CMOS電路的速度可能受到以下作用中的一個(gè)或多個(gè)的影響:電源電壓VDD的變化(上電源電壓VDD作為示例在圖6中被示出，然而VSS的變化也可具有類(lèi)似的作用)、工藝變化、溫度變化、電路老化。特別地，CMOS電路延遲可以非線性方式對(duì)前述參量中的一個(gè)或多個(gè)的變化作出響應(yīng)，例如對(duì)電源電壓VDD的變化作出響應(yīng)，如1130所示。
[0142]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，CMOS電路對(duì)前述參量中的一個(gè)或多個(gè)的靈敏度可以經(jīng)由時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 304被直接映射到時(shí)域，如箭頭1140所指示的那樣。為此目的，延遲線301，例如圖6所示的可編程延遲線(TOL)可以被提供，并且可取決于前述參量中的一個(gè)或多個(gè)的、PDL301的輸出信號(hào)的延遲可以由TDC304來(lái)測(cè)量并且被轉(zhuǎn)換成具有溫度計(jì)碼(在本例中為"110...")的數(shù)字輸出字105，如1150所示。TOL301的設(shè)置或編程(由箭頭1145指示)可以例如允許對(duì)特定核心速度要求的適應(yīng)和/或允許校準(zhǔn)。
[0143]如箭頭1160所指示的那樣，TDC輸出可以被直接映射到分布式開(kāi)關(guān)陣列106的輸入端，所述分布式開(kāi)關(guān)陣列106包括耦接在公共電源節(jié)點(diǎn)302與多個(gè)電源電壓VDD之間的多個(gè)(例如FET)開(kāi)關(guān)。三個(gè)開(kāi)關(guān)和對(duì)應(yīng)的三個(gè)電源電壓VDD作為示例被示出，然而開(kāi)關(guān)和電源電壓的數(shù)目可以不同于三個(gè)；一般而言，開(kāi)關(guān)和電源電壓的數(shù)目可以等于或大于一。TDC304的數(shù)字輸出字105的溫度計(jì)碼可以包含所有計(jì)時(shí)信息，包括對(duì)非常短(例如納秒)的時(shí)間尺度上的變化作用。
[0144]借助于開(kāi)關(guān)陣列106(示意性地通過(guò)控制斷開(kāi)和閉合的開(kāi)關(guān)的數(shù)目)，公共電源節(jié)點(diǎn)302處的電壓水平VDDvir可以被修正。示意性地，公共電源節(jié)點(diǎn)302處的電壓VDDvir可以表示虛擬或有效上電源電壓，其被用來(lái)為數(shù)字域1110(例如核心域)中的一個(gè)或多個(gè)電路并且還為H)L301和TDC304供電，如圖所示。
[0145]因此，用于時(shí)間延遲信息到電壓修正的轉(zhuǎn)換的快速反饋環(huán)路可以經(jīng)由開(kāi)關(guān)陣列106 (按斷開(kāi)開(kāi)關(guān)的數(shù)目編碼)來(lái)直接實(shí)現(xiàn)，如箭頭1170所指示的那樣。
[0146]示意性地，如圖6所示，可以根據(jù)預(yù)定義的性能/速度目標(biāo)提供允許電源電壓的快速調(diào)整的反饋解決方案。因?yàn)闇y(cè)量基于延遲，所以可能不再需要單個(gè)操作條件到電路性能的映射，所述單個(gè)操作條件諸如為電源電壓VDD、溫度T、電路老化等。因而，還可能不再需要查找表。
[0147]應(yīng)該注意的是，盡管上電源電壓的調(diào)整在圖6中作為示例被示出，但是借助于如所描述的類(lèi)似反饋解決方案來(lái)調(diào)整下電源電壓(參見(jiàn)例如圖4)或上電源電壓和下電源電壓兩者(參見(jiàn)例如圖5)也是可能的。
[0148]圖7A示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置700。
[0149]電路裝置700包括延遲線301、時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 304和要以恒定性能操作的核心電路611。延遲線301、TDC304和核心電路611全部駐留在相同的電壓域610中(在本文中也被稱為核心電壓域)，所述電壓域610由第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir和第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS來(lái)限定。換句話說(shuō)，在圖7A所示的示例中，延遲線301、TDC304和核心電路611全部都被饋送以相同的電源電壓，即經(jīng)由第一公共電源節(jié)點(diǎn)302的VDDvir和經(jīng)由第二公共電源節(jié)點(diǎn)302’的VSS。
[0150]延遲線301可以根據(jù)本文所述的一個(gè)或多個(gè)方面，例如按與上述一個(gè)或多個(gè)電路裝置的延遲線301類(lèi)似的方式來(lái)配置，并且可以提供信號(hào)303，其中信號(hào)303的延遲取決于經(jīng)由第一公共電源節(jié)點(diǎn)302的電力供應(yīng)。
[0151]TDC304可以根據(jù)本文所述的一個(gè)或多個(gè)方面，例如按與上述一個(gè)或多個(gè)電路裝置的TDC304類(lèi)似的方式來(lái)配置，并且可檢測(cè)由延遲線301所提供的信號(hào)303，以及根據(jù)信號(hào)303的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105 (η比特?cái)?shù)字輸出字)。
[0152]電路裝置700還包括電力管理單元(PMU)620，其提供第一電源307a，例如如圖所示的第一上電源電壓VDD、第二電源307b，例如如圖所示的下電源電壓VSS以及第三電源307c (在本文中也被稱為第三電力供應(yīng)源)，例如如圖所示的第二上電源電壓"VDDmain"。
[0153]如圖所示，PMU620的第三電源307c被耦接到第一公共電源節(jié)點(diǎn)302，并且向第一公共電源節(jié)點(diǎn)302提供第二上電源電壓"VDDmain"。
[0154]此外，PMU620的第二電源307b被耦接到第二公共電源節(jié)點(diǎn)302’，并且向第二公共電源節(jié)點(diǎn)302’提供下電源電壓VSS。
[0155]電路裝置700還包括開(kāi)關(guān)陣列106，其被耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a之間。換句話說(shuō)，PMU620的第一電源307a被耦接到開(kāi)關(guān)陣列106并向開(kāi)關(guān)陣列106提供第一上電源電壓VDD。
[0156]開(kāi)關(guān)陣列106可以根據(jù)本文所述的一個(gè)或多個(gè)方面，例如按與上述一個(gè)或多個(gè)電路裝置的開(kāi)關(guān)陣列106類(lèi)似的方式來(lái)配置，并且可以被配置成控制經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)駐留在核心電壓域610中的元件(例如延遲線301、TDC304和核心電路611)的電力供應(yīng)。為此目的，開(kāi)關(guān)陣列106可以包括并聯(lián)耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a (例如所示出的示例中的第一上電源電壓VDD)之間的η個(gè)開(kāi)關(guān)，并且由數(shù)字開(kāi)關(guān)陣列控制信號(hào)(η比特?cái)?shù)字輸出字)105來(lái)控制。
[0157]圖7Β示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置750。
[0158]電路裝置750在某種程度上類(lèi)似于圖7Α所示的電路裝置700，并且一致的附圖標(biāo)記像在圖7Α中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0159]電路裝置750與電路裝置700的不同之處在于，電路裝置750包括開(kāi)關(guān)陣列106，其中開(kāi)關(guān)陣列106的第一部分106a被耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a(例如所示出的示例中的第一上電源電壓VDD)之間，而開(kāi)關(guān)陣列106的第二部分106b被耦接在第一公共電源節(jié)點(diǎn)302與第三電源307c(例如所示出的示例中的第二上電源電壓VDDmain)之間，并且TDC304被配置成提供n+m比特?cái)?shù)字輸出字作為數(shù)字開(kāi)關(guān)陣列控制信號(hào)105以控制開(kāi)關(guān)陣列106的第一和第二部分106a、106b。
[0160]開(kāi)關(guān)陣列106的第一部分106a可以按與圖7A的電路裝置700的開(kāi)關(guān)陣列106類(lèi)似的方式來(lái)配置，并且可以被配置成控制經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)駐留在核心電壓域610中的元件的電力供應(yīng)。為此目的，開(kāi)關(guān)陣列106的第一部分106a可包括并聯(lián)耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a(例如所示出的示例中的第一上電源電壓VDD)之間的η個(gè)開(kāi)關(guān)，并且由數(shù)字開(kāi)關(guān)陣列控制信號(hào)(n+m比特?cái)?shù)字輸出字)105中的η個(gè)比特來(lái)控制，如圖所示。
[0161]開(kāi)關(guān)陣列106的第二部分106b可以按與開(kāi)關(guān)陣列106第一部分106a類(lèi)似的方式來(lái)配置，并且可以被配置成控制經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)駐留在核心電壓域610中的元件的電力供應(yīng)。為此目的，開(kāi)關(guān)陣列106的第二部分106b可包括并聯(lián)耦接在第一公共電源節(jié)點(diǎn)302與第三電源307c (例如所示出的示例中的第二上電源電壓VDDmain)之間的m個(gè)開(kāi)關(guān)，并且由數(shù)字開(kāi)關(guān)陣列控制信號(hào)(n+m比特?cái)?shù)字輸出字)105中的m個(gè)比特來(lái)控制，如圖所示。
[0162]在電路裝置700和750中，第三電源307c (即第二上電源電壓VDDmain)可以被用作主電源，而第一電源307a(例如第一上電源電壓VDD)可以被用作駐留在核心電壓域610中的元件(例如延遲線301、TDC304和核心電路611)的附加電源。示意性地，電路裝置700和750示出了用于電路裝置的示例，其中用于核心電壓域610的主電流可以從第三電源307c(主電源)提取，而同時(shí)例如在“緊急情況”下，例如如果在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir的水平中存在顯著下降，則可以根據(jù)需要從第一電源307a (附加電源)提取附加的電流。例如，第一上電源電壓VDD可以高于第二上電源電壓VDDmain。
[0163]圖8示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置(舉例來(lái)說(shuō)諸如本文所述的電路裝置中的一個(gè)或多個(gè))的方法800。
[0164]在820中，耦接到至少一個(gè)公共電源節(jié)點(diǎn)的延遲線提供信號(hào)，其中該信號(hào)的延遲取決于經(jīng)由該至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。延遲線和/或信號(hào)可以例如根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面來(lái)配置。
[0165]在840中，耦接到延遲線的檢測(cè)電路例如根據(jù)由該延遲線所提供的信號(hào)的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)。數(shù)字開(kāi)關(guān)陣列控制信號(hào)和/或檢測(cè)電路可以例如根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面來(lái)配置。
[0166]在860中，耦接在至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源(或電力供應(yīng)源)之間的開(kāi)關(guān)陣列例如根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。開(kāi)關(guān)陣列可以例如根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面來(lái)配置。
[0167]在下文中，將參考在圖3中作`為示例示出的電路裝置300來(lái)描述本公開(kāi)內(nèi)容的各個(gè)方面(類(lèi)似考慮可以適用于本文所述的其他電路裝置)。
[0168]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，信號(hào)303的延遲可以被測(cè)量并轉(zhuǎn)換成數(shù)字輸出字105。數(shù)字輸出字可以被用作包含η個(gè)開(kāi)關(guān)(n ^ I)的開(kāi)關(guān)陣列106的輸入字，所述η個(gè)開(kāi)關(guān)可以根據(jù)該輸入字，即根據(jù)所測(cè)量到的延遲而斷開(kāi)和閉合。因此，時(shí)間信息可以被轉(zhuǎn)換成電壓，例如所監(jiān)測(cè)的電路311 (例如應(yīng)該以恒定性能操作的電路，例如核心電路)的電源電壓。
[0169]由于對(duì)工藝和環(huán)境變化(PVT)的延遲敏感度隨著進(jìn)一步的技術(shù)縮減而提高，基于延遲的測(cè)量對(duì)于感測(cè)PVT可能是非常有吸引力的。
[0170]根據(jù)本公開(kāi)內(nèi)容的另一方面，可以使用延遲線301、時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)304以及η個(gè)開(kāi)關(guān)的陣列106(開(kāi)關(guān)陣列)來(lái)實(shí)現(xiàn)延遲測(cè)量和電力供應(yīng)控制。
[0171 ] 延遲線301、TDC304和要以恒定性能操作的電路311 (例如核心電路)可以位于相同的電壓域(核心電壓域)中。例如由電力管理單元(PMU)所提供的電源307a (例如VDD)被連接到開(kāi)關(guān)陣列106。將電源307a(例如VDD)連接到核心電壓域的斷開(kāi)和閉合的開(kāi)關(guān)的數(shù)目取決于TDC304的輸出，并且確定核心電壓域的有效電源電壓(VDDvir)。因而，可以實(shí)現(xiàn)從TDC304的輸出端到TDC304的電源的反饋環(huán)路。
[0172]每個(gè)時(shí)鐘周期，延遲線301的延遲可以被測(cè)量并且可以由TDC304的信號(hào)輸出端304c處的數(shù)字溫度計(jì)碼來(lái)表示。TDC304的輸出字105充當(dāng)開(kāi)關(guān)陣列106的輸入字。舉例來(lái)說(shuō)，如果延遲線301的傳播延遲例如由于電壓降事件而增加，則TDC304的溫度計(jì)碼將改變。在這種情況下，開(kāi)關(guān)陣列106的控制可以按這樣的方式實(shí)現(xiàn):即連接VDD與VDDvir的開(kāi)關(guān)的數(shù)目增加，導(dǎo)致電荷注入增加，并且因此使沿延遲線301的信號(hào)傳播加速。
[0173]如果傳播延遲減小，則將VDD連接到VDDvir的開(kāi)關(guān)的數(shù)目減少，導(dǎo)致所注入的電荷受限。因此，延遲再次增加。
[0174]因此，由于PVT變化而引起的性能改變可以通過(guò)調(diào)節(jié)電荷注入并且因此調(diào)節(jié)電路的有效電源電壓VDDvir而被抑制。
[0175]新的調(diào)節(jié)概念的方面包括例如:
[0176]a.根據(jù)新概念的調(diào)節(jié)器輸入基于延遲測(cè)量。
[0177]b.新概念是全數(shù)字的。因此，電路可以用非常小的占用面積(footprint)來(lái)實(shí)現(xiàn)，并且可以容易地縮放為未來(lái)的技術(shù)節(jié)點(diǎn)。電路可以被容易地嵌入所有異構(gòu)和同構(gòu)數(shù)字SoC (片上系統(tǒng))廣品中。
[0178]c.由于全數(shù)字實(shí)現(xiàn)的能力，所以可以容易地實(shí)現(xiàn)全數(shù)字測(cè)試概念，例如BIST(內(nèi)建自測(cè)試)。
[0179]d.總反饋環(huán)路可以用硬件實(shí)現(xiàn)。因此可以避免控制器的使用和/或?qū)浖_(kāi)發(fā)作出的附加努力。給予電路的唯一輸入可能是可編程延遲線(TOL)的設(shè)置。
[0180]在下文中描述了根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面在電路裝置中使用的延遲線(DL)、時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)以及開(kāi)關(guān)陣列(SA)的各個(gè)方面。
[0181]延遲線(DL):
[0182]延遲線可以充當(dāng)延遲傳感器的一部分。其延遲靈敏度可以與核心的靈敏度匹配以確保核心在動(dòng)態(tài)變化的情況下以恒定性能操作。為此目的，延遲線可以包括不同的電路結(jié)構(gòu)，諸如一個(gè)或多個(gè)關(guān)鍵路徑、關(guān)鍵路徑的副本、存儲(chǔ)路徑、存儲(chǔ)路徑的副本、i/o路徑、I/O路徑的副本等。
[0183]延遲線可以例如被實(shí)現(xiàn)為可編程延遲線(PDL)。在這種情況下，核心的目標(biāo)性能可以通過(guò)改變PDL的傳播延遲來(lái)調(diào)整。例如，對(duì)于以動(dòng)態(tài)電壓和頻率縮放(DVFS)操作的系統(tǒng)，延遲線可以被實(shí)現(xiàn)為T(mén)OL以針對(duì)任何使用情況確保正確的性能調(diào)節(jié)。
[0184]圖9A至9C示出了供在根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置中使用的可編程延時(shí)線的示例性實(shí)現(xiàn)。
[0185]根據(jù)圖9A所示的第一示例的可編程延遲線(PDL) 900包括串聯(lián)耦接在延遲線900的信號(hào)輸入端804與信號(hào)輸出端805之間的第一至第η可編程延遲兀件801_1、801_2、...、801_η(三個(gè)延遲元件801_1、801_2、801_3作為示例被示出(即η = 3)，然而數(shù)目η可以不同于于三；一般而言，η可以等于或大于一，即η≥I)。
[0186]每個(gè)延遲元件801_i (i = 1、2.....η)包括緩沖門(mén)802和可編程多路復(fù)用器803，
所述緩沖門(mén)802被耦接到延遲元件801」的信號(hào)輸入端801a，所述可編程多路復(fù)用器803具有第一信號(hào)輸入端803a、第二信號(hào)輸入端803b、編程輸入端803c和信號(hào)輸出端803d,所述第一信號(hào)輸入端803a被稱接到延遲兀件的801」的信號(hào)輸入端801a,所述第二信號(hào)輸入端803b被耦接到緩沖門(mén)802，所述信號(hào)輸出端803d被耦接到延遲元件801」的信號(hào)輸出端801b。根據(jù)延遲元件801_i的多路復(fù)用器803的編程狀態(tài)，在延遲元件801_i的信號(hào)輸入端801a處進(jìn)入延遲元件801」的信號(hào)將在有或沒(méi)有預(yù)定單位時(shí)間延遲的情況下在延遲元件801_i的信號(hào)輸出端801b處離開(kāi)延遲元件801_i。
[0187]每個(gè)延遲元件801_i (i = 1、2、...、n)的多路復(fù)用器803的狀態(tài)，以及由此延遲元件801」的狀態(tài)可以通過(guò)將延遲控制字提供給多路復(fù)用器803的編程輸入端803c而被編程。通過(guò)對(duì)roL900的單獨(dú)的延遲元件801_1、801_2、...、801_n的狀態(tài)進(jìn)行編程，PDL900的
總時(shí)間延遲可被設(shè)置?？倳r(shí)間延遲可以對(duì)應(yīng)于由單獨(dú)的延遲元件801_1、801_2.....801_n
所誘發(fā)的單位時(shí)間延遲的總和。
[0188]根據(jù)圖9B所示的第二示例的可編程延遲線920包括串聯(lián)耦接在延遲線920的信號(hào)輸入端804與信號(hào)輸出端805之間的第一至第η可編程延遲兀件801_1、801_2、...、801_η(三個(gè)延遲元件801_1、801_2、801_3作為示例被示出(即η = 3);然而延遲元件的數(shù)目η可以不同于三；一般而言，η可以等于或大于一，即η≥I)。
[0189]延遲線920與延遲線900的不同之處在于，延遲線920的第i延遲元件801_i (i
=1、2.....η)包括21-1個(gè)緩沖門(mén)802，所述緩沖門(mén)802被串聯(lián)耦接在延遲元件801」的信
號(hào)輸入端801a與延遲兀件801」的多路復(fù)用器803的第二信號(hào)輸入端803b之間。也就是說(shuō)，在所示出的示例中，第一延遲元件801_1包括2° = I個(gè)緩沖門(mén)802,第二延遲元件801_2包括21 = 2個(gè)緩沖門(mén)802，而第三延遲元件801_3包括22 = 4個(gè)緩沖門(mén)802。
[0190]像在延遲線900中 那樣，延遲線920的每個(gè)延遲元件801_i (i = 1、2.....η)的
多路復(fù)用器803的狀態(tài)，以及由此延遲元件801」的狀態(tài)可以通過(guò)將延遲控制字提供給多路復(fù)用器803的編程輸入端803c而被編程。通過(guò)對(duì)TOL920的單獨(dú)的延遲元件801_1、801_2、...、801_n的狀態(tài)進(jìn)行編程，PDL 920的總時(shí)間延遲可被設(shè)置。示意性地，PDL 920允許總時(shí)間延遲的二進(jìn)制編碼。
[0191]根據(jù)圖9C所示的第三示例的可編程延遲線940包括耦接到延遲線940的信號(hào)輸入端804與信號(hào)輸出端805之間的信號(hào)傳播路徑806的第一至第η可編程延遲元件801_1、801_2、...、801_η (六個(gè)延遲元件 801_1、801_2、801_3、801_4、801_5、801_6 作為示例被示出(即η = 6);然而延遲元件的數(shù)目η可以不同于六；一般而言，η可以大于或等于一，SPη > I)。
[0192]每個(gè)延遲元件801_i (i = 1、2、...、η)包括串聯(lián)耦接在信號(hào)傳播路徑806與電源(例如下電源電壓VSS)之間的開(kāi)關(guān)807 (例如如圖所示的晶體管)和電容元件808 (例如電容器)，其中第i延遲元件801_i的電容元件808具有電容2H*C(C是常數(shù))。也就是說(shuō)，在所示出的示例中，第一延遲元件801_1的電容元件808具有電容2°*C = C,第二延遲元件801_2的電容元件808具有電容24C = 2C，第三延遲元件801_3的電容元件808具有電容22*C = 4C，第四延遲元件801_4的電容元件808具有電容23*C = 8C，第五延遲元件801_5的電容元件808具有電容24*C = 16C，第六延遲元件801_6的電容元件808具有電容25*C=32C。
[0193]一個(gè)或多個(gè)緩沖門(mén)809可選地可以例如以有規(guī)律的間隔布置在信號(hào)傳播路徑806上，如圖所示。
[0194]延遲線940的每個(gè)延遲元件801_i (i = 1、2、...、η)的開(kāi)關(guān)807的狀態(tài)，以及由此延遲元件801」的狀態(tài)可通過(guò)將延遲控制字提供給開(kāi)關(guān)807的編程輸入端807a(例如晶體管開(kāi)關(guān)的柵極端子，如圖所示)而被編程。通過(guò)對(duì)TOL940的單獨(dú)的延遲元件801_1、801_2.....801_n的開(kāi)關(guān)807的開(kāi)關(guān)狀態(tài)(即斷開(kāi)或閉合)進(jìn)行編程，可以設(shè)置TOL940的
總時(shí)間延遲。示意性地，PDL940允許總時(shí)間延遲的二進(jìn)制編碼。
[0195]如本領(lǐng)域的普通技術(shù)人員將容易地理解的那樣，圖9A至9C所示的PDL實(shí)現(xiàn)僅被用作示例，并且可編程延遲線的許多其他實(shí)現(xiàn)可以被用在本文所述的電路裝置中。此外，應(yīng)當(dāng)理解的是，PDL不需要完全由可編程延遲元件構(gòu)成，而是還可以包括提供固定延遲的部分。換句話說(shuō)，PDL的總時(shí)間延遲可以由固定延遲部分和可編程延遲部分組成。例如，可以將PDL配置為使得TOL的總時(shí)間延遲的大約80%由固定延遲部分誘發(fā)，而僅TOL的總時(shí)間延遲的大約20%由可編程延遲部分引起，前述百分比當(dāng)然僅是示例性的值并且固定延遲與可編程延遲之間的其他比例也是可能的。
[0196]PDL的固定延遲部分可以例如包括或由一個(gè)或多個(gè)通用路徑結(jié)構(gòu)、可配置的所謂的金絲雀電路(canary circuit)(關(guān)鍵電路的副本)或關(guān)鍵路徑或關(guān)鍵路徑的部分構(gòu)成，所述通用路徑結(jié)構(gòu)舉例來(lái)說(shuō)諸如為一個(gè)或多個(gè)反相器鏈、緩沖器鏈、與非(NAND)/或非(NOR)鏈等。
[0197]圖10是示意了這樣的固定延遲部分的示例性實(shí)現(xiàn)的圖1000，其中1010示出了由串聯(lián)耦接的多個(gè)與(AND)邏輯門(mén)所實(shí)現(xiàn)的通用路徑的示例，1020示出了由串聯(lián)耦接的多個(gè)緩沖門(mén)所實(shí)現(xiàn)的通用路徑的另一示例，以及1030示出了由串聯(lián)耦接的多個(gè)不同邏輯門(mén)(即根據(jù)所示出的示例的與門(mén)、緩沖門(mén)、或非門(mén)、非(NOT)門(mén)、或(OR)門(mén)以及與非門(mén))所實(shí)現(xiàn)的關(guān)鍵路徑或關(guān)鍵路徑的副本的示例。同樣地，如本領(lǐng)域的普通技術(shù)人員將容易地理解的那樣，圖10所示的實(shí)現(xiàn)僅被用作示例，并且固定延遲部分的許多其他實(shí)現(xiàn)可以被用在PDL中。
[0198]時(shí)間至數(shù)字轉(zhuǎn)換器(TDC):
[0199]性能調(diào)節(jié)的準(zhǔn)確度可直接地與TDC的分辨率成比例。TDC的分辨率越高，性能調(diào)節(jié)可以越準(zhǔn)確。
[0200]兩個(gè)延遲測(cè)量之間的延遲可以具有與時(shí)鐘周期時(shí)間相同的時(shí)間尺度，以便快速的、周期到周期的延遲變化可以被補(bǔ)償。
[0201]開(kāi)關(guān)陣列(SA):
[0202]開(kāi)關(guān)陣列可包括可以按各種方式連接的一個(gè)或多個(gè)開(kāi)關(guān)，例如連接VDD與VDDvir的開(kāi)關(guān)、和/或連接VSS與VSSvir的開(kāi)關(guān)、和/或在VDD與VSSvir之間形成開(kāi)關(guān)捷徑(switched shortcut)的開(kāi)關(guān)、和/或在VDDvir與VSS之間形成開(kāi)關(guān)捷徑的開(kāi)關(guān),其中VDD與VDDvir之間的開(kāi)關(guān)和VDDvir與VSS之間的開(kāi)關(guān)的示例在圖11中被示出。
[0203]圖11示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1100。
[0204]電路裝置1100包括可編程延遲線(roL)301、時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)304和要保持在恒定性能下的核心電路(核心)611，PDL30U TDC304和核心電路611全部駐留在相同的電壓域610(核心電壓域)中，所述電壓域610由第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir和第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS來(lái)限定。換句話說(shuō)，電壓域610內(nèi)的所有電路都可以被連接到相同的電源電壓，即所示出的示例中的VDDvir和VSS。
[0205]時(shí)鐘信號(hào)CLK可以被供應(yīng)給電路裝置1100的時(shí)鐘信號(hào)輸入端308。時(shí)鐘信號(hào)輸入端308可以被耦接到H)L301的時(shí)鐘信號(hào)輸入端301a并且耦接到TDC304的時(shí)鐘信號(hào)輸入端304b，如圖所示。根據(jù)本公開(kāi)內(nèi)容的另一方面，寄存器可以被耦接在電路裝置1100的時(shí)鐘信號(hào)輸入端308與TOL301的時(shí)鐘信號(hào)輸入端301a之間。在這種情況下，時(shí)鐘信號(hào)CLK可以被耦接到該寄存器的第一信號(hào)輸入端，數(shù)據(jù)信號(hào)可以被耦接到該寄存器的第二信號(hào)輸入端，并且該寄存器的信號(hào)輸出端可以被耦接到TOL301的時(shí)鐘信號(hào)輸入端301a (未示出，參見(jiàn)例如圖13)。
[0206]時(shí)鐘信號(hào)CLK(或由耦接在電路裝置1100的時(shí)鐘信號(hào)輸入端308與TOL301的時(shí)鐘信號(hào)輸入端301a之間的寄存器所供應(yīng)的輸出信號(hào))可以通過(guò)TOL301傳播，并且可以在信號(hào)輸出端301b (“DL輸出”)處以特定時(shí)間延遲作為圖11所示的信號(hào)303離開(kāi)TOL301。
[0207]PDL301的額定信號(hào)傳播延遲可以經(jīng)由在電路裝置1100的信號(hào)輸入端309處提供的信號(hào)“PDL設(shè)置”(在本文中也被稱為PDL設(shè)置輸入端)來(lái)設(shè)置。TOL301的信號(hào)輸入端301e可以被耦接到電路裝置1100的PDL設(shè)置輸入端309以接收信號(hào)“PDL設(shè)置”，如圖所示。由信號(hào)“PDL設(shè)置”所設(shè)置的額定信號(hào)傳播延遲可以例如對(duì)應(yīng)于核心電路611的某個(gè)信號(hào)傳播路徑上的信號(hào)延遲。換句話說(shuō)，TOL301可以被編程或者設(shè)置以類(lèi)似于核心電路611中的信號(hào)傳播路徑，使得TOL301的信號(hào)延遲行為類(lèi)似于核心電路611的信號(hào)傳播路徑的信號(hào)延遲行為。特別地，舉例來(lái)說(shuō)諸如溫度變化或核心電壓域610的電源電壓變化的PVT變化對(duì)H)L301的信號(hào)延遲可以具有與對(duì)核心電路611的信號(hào)傳播路徑的信號(hào)延遲的影響相同或近似相同的影響。
[0208]電路裝置1100還包括開(kāi)關(guān)陣列106。開(kāi)關(guān)陣列106的第一部分106a包括耦接在第一公共電源節(jié)點(diǎn)302與提供η個(gè)上電源電壓VDD的第一電源307a之間的η個(gè)開(kāi)關(guān)1050_1、1050_2、...、1050_η(η為等于或大于一的整數(shù)，即η≥I)，其中開(kāi)關(guān)1050_1、1050_2、...、1050_η中的每一個(gè)都被耦接在第一公共電源節(jié)點(diǎn)302與η個(gè)上電源電壓VDD中的相應(yīng)一個(gè)之間。上電源電壓VDD可以全都具有相同的值或者為相同的電壓(如圖所示)，或者它們可以是不同的。開(kāi)關(guān)陣列106的第一部分106a中的η個(gè)開(kāi)關(guān)1050_1、1050_2、...、1050_η被配置為PMOS晶體管，如圖所示。然而，替換地，開(kāi)關(guān)1050_1、1050_2、...、1050_η中的一個(gè)或多個(gè)可以被不同地配置，例如配置為NMOS晶體管、開(kāi)關(guān)電流源或開(kāi)關(guān)電流鏡，替換地對(duì)開(kāi)關(guān)使用另一適當(dāng)?shù)膶?shí)現(xiàn)。
[0209]開(kāi)關(guān)陣列106的第二部分106b包括耦接在第一公共電源節(jié)點(diǎn)302與第二公共電源節(jié)點(diǎn)302，之間的m個(gè)開(kāi)關(guān)1051_1、1051_2、...、1051_m(m為等于或大于一的整數(shù)，即m≥I)。示意性地，開(kāi)關(guān)陣列106的第二部分106b中的m個(gè)開(kāi)關(guān)1051_1、1051_2、...、1051_m被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS之間。開(kāi)關(guān)陣列106的第二部分106b中的m個(gè)開(kāi)關(guān)1051_1、1051_2、...、1051_m被配置為NMOS晶體管，如圖所示。然而，替換地，開(kāi)關(guān)1051_1、1051_2、...、1051_m中的一個(gè)或多個(gè)可以被不同地配置，例如配置為PMOS晶體管、開(kāi)關(guān)電流源或開(kāi)關(guān)電流鏡，替換地對(duì)開(kāi)關(guān)使用另一適當(dāng)?shù)膶?shí)現(xiàn)。
[0210]TDC304提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105 (即這個(gè)示例中的n+m比特?cái)?shù)字輸出字)，其中數(shù)字開(kāi)關(guān)陣列控制信號(hào)105中的η個(gè)比特被用來(lái)控制開(kāi)關(guān)陣列106的第一部分106a中的η個(gè)開(kāi)關(guān)1050_1、1050_2、...、1050_η，而數(shù)字開(kāi)關(guān)陣列控制信號(hào)105中的m個(gè)比特被用來(lái)控制開(kāi)關(guān)陣列106的第二部分106b中的m個(gè)開(kāi)關(guān)1051_1、1051_2、...、1051_m。數(shù)字開(kāi)關(guān)陣列控制信號(hào)(n+m比特?cái)?shù)字輸出字)105取決于信號(hào)303的所測(cè)量到的時(shí)間延遲，所述信號(hào)303在TOL301的信號(hào)輸出端301b ( “DL輸出”)處提供并且經(jīng)由TDC304的信號(hào)輸入端304a ( “DL輸入”)被TDC304檢測(cè)到。[0211]圖12示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1200。
[0212]電路裝置1200在某種程度上類(lèi)似于圖3所示的電路裝置300，并且一致的附圖標(biāo)記像在圖3中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0213]電路裝置1200與電路裝置300的不同之處在于，邏輯電路115(在本文中也被稱為邏輯塊或者簡(jiǎn)稱為邏輯)被耦接在TDC304的信號(hào)輸出端304c與開(kāi)關(guān)陣列106之間。例如，邏輯電路115可以包括耦接到TDC的信號(hào)輸出端304c的信號(hào)輸入端115a，以及耦接到開(kāi)關(guān)陣列106的至少一個(gè)控制信號(hào)輸入端116的信號(hào)輸出端115b,如圖所不。邏輯電路115可以從TDC304接收數(shù)字開(kāi)關(guān)陣列控制信號(hào)105(即根據(jù)所示出的示例的η比特?cái)?shù)字輸出字)，并可以被配置成對(duì)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105應(yīng)用某個(gè)操作并基于該操作向開(kāi)關(guān)陣列106提供控制信號(hào)1205?？刂菩盘?hào)1205可以是包含m個(gè)比特的數(shù)字輸出字，如圖所示?？刂菩盘?hào)1205的比特的數(shù)目m可以與由TDC304所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特的數(shù)目η相同。替換地，m不同于η,例如小于η或大于η。
[0214]邏輯電路115可以例如實(shí)現(xiàn)以下功能中的至少一個(gè):緩沖功能、遲滯功能、過(guò)濾功能、使能-禁用功能，逐位重映射功能、編碼功能、解碼功能、壓縮功能、解壓縮功能。替換地或另外地，邏輯電路115可以實(shí)現(xiàn)其他功能。
[0215]例如，邏輯電路115可以被配置成實(shí)現(xiàn)線性映射，例如將數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的η個(gè)比特映射到控制信號(hào)1205的m個(gè)比特。
[0216]作為另一示例，邏輯電路115可被配置為數(shù)字濾波器(例如但不一定被耦接到時(shí)鐘信號(hào)CLK)。該濾波器可以例如被調(diào)諧以獲得改進(jìn)的反饋控制穩(wěn)定性。例如，濾波器可以被配置成過(guò)濾數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的高頻部分。
[0217]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，電路裝置的全數(shù)字反饋環(huán)路可以包括延遲線(例如PDL)、時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)以及一個(gè)或多個(gè)開(kāi)關(guān)的陣列(開(kāi)關(guān)陣列)。反饋可以通過(guò)調(diào)整虛擬電源電壓(例如虛擬上電源電壓VDDvir)來(lái)實(shí)現(xiàn)，其中通過(guò)根據(jù)延遲線的電源電壓相關(guān)的傳播延遲的基于時(shí)間至數(shù)字的測(cè)量來(lái)改變連接虛擬電源電壓(例如VDDvir)與例如由系統(tǒng)PMU所提供的至少一個(gè)電源電壓(例如上電源電壓VDD)的開(kāi)關(guān)的數(shù)目而調(diào)整虛擬電源電壓。因此，可以實(shí)現(xiàn)純數(shù)字電路，其可以在非常短的(例如納秒)時(shí)間尺度內(nèi)將延遲變化轉(zhuǎn)換成電壓。因此，可以實(shí)現(xiàn)以恒定性能的電路操作。
[0218]圖13示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1300。
[0219]電路裝置1300包括可編程延遲線(roL)301、耦接到TOL301的時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 304以及要保持在恒定性能下的核心電路(核心)611。PDL301、TDC304和核心電路611(并且可能是圖13未示出的其他元件、電路或電路結(jié)構(gòu))駐留在公共電壓域610中，所述公共電壓域610由公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir和下電源電壓VSS來(lái)限定。示意性地，電壓域610內(nèi)的所有電路或電路元件(包括PDL301、TDC304和核心電路611)都可以被連接到VDDvir和VSS。
[0220]電路裝置1300還包括耦接在公共電源節(jié)點(diǎn)302與第一電源307a之間的開(kāi)關(guān)陣列106。
[0221]第一電源307a可以提供多個(gè)第一上電源電壓VDD，如圖所示。下電源電壓VSS可以由第二電源電壓307b來(lái)提供，如圖所示。第一電源307a和/或第二電源307b例如可以由電力管理單元(PMU)(未示出，參見(jiàn)例如圖7A)來(lái)提供。
[0222]PDL301的信號(hào)輸入端301a可以被耦接到寄存器1320的信號(hào)輸出端1320c。時(shí)鐘信號(hào)CLK可以被f禹接到寄存器1320的第一輸入端1320a(在本文中也被稱為時(shí)鐘信號(hào)輸入端1320a)，而數(shù)據(jù)信號(hào)"D"可以被耦接到寄存器1320的第二輸入端1320b (在本文中也被稱為數(shù)據(jù)信號(hào)輸入端1320b)，如圖所示。
[0223]可編程延遲線(PDL) 301的延遲由時(shí)間數(shù)字至轉(zhuǎn)換器(TDC) 304來(lái)測(cè)量。
[0224]TDC304包括串聯(lián)耦接的多個(gè)級(jí)1340_1、1340_2、...、1340_n，其中所述級(jí)1340_1、
1340_2.....1340_n中的每一個(gè)都包括采樣寄存器1341和緩沖門(mén)1342。七個(gè)級(jí)1340_1、
1340_2.....1340_7(即11 = 7)作為示例被示出。然而，級(jí)的數(shù)目η可以不同于七。一般
而言，η可以等于或大于一，即η≥I。每一級(jí)1340_k(k = 1、2、...、n)的采樣寄存器1341的第一信號(hào)輸入端1341a(也被稱為時(shí)鐘信號(hào)輸入端)可以被耦接到時(shí)鐘信號(hào)CLK，如圖所示。每一級(jí)1340_k(k = 1、2、...、n)的采樣寄存器1341的第二信號(hào)輸入端1341b (也被稱為時(shí)鐘信號(hào)輸入端)和緩沖門(mén)1342的信號(hào)輸入端1342a可以被耦接到前一級(jí)1340_k_l的緩沖門(mén)1342的信號(hào)輸出端1342b，或者在第一級(jí)1340_1情況下，被耦接到TOL301的信號(hào)輸出端301b,如圖所示。
[0225]TDC304的級(jí)1340_1、1340_2.....1340_n的采樣寄存器1341被耦接(例如直接耦
接)到開(kāi)關(guān)陣列106，所述開(kāi)關(guān)陣列106包括多個(gè)開(kāi)關(guān)1350_1、1350_2、...、1350_n。特別地，每一級(jí)1340_k(k = 1、2、...、n)的采樣寄存器1341的信號(hào)輸出端1341c可以被連接到所述多個(gè)開(kāi)關(guān)1350_1、1350_2、...、1350_n中的相應(yīng)開(kāi)關(guān)1350_k(k = 1、2、...、n)的控制端子。例如，TDC304的第一級(jí)1340_1的寄存器1341的輸出端1341c可以被耦接到開(kāi)關(guān)陣列106的第一開(kāi)關(guān)1350_1的控制端子，TDC304的第二級(jí)1340_2的寄存器1341的輸出端1341c可以被耦接到開(kāi)關(guān)陣列106的第二開(kāi)關(guān)1350_2的控制端子等，...，以及TDC304的第η級(jí)1340_η的寄存器1341的輸出端1341c可以被耦接到開(kāi)關(guān)陣列106的第η開(kāi)關(guān)1350_η的控制端子，...，等，如圖所示。
[0226]開(kāi)關(guān)1350_1、1350_2、...、1350_η可以例如被實(shí)現(xiàn)為晶體管，例如實(shí)現(xiàn)為PMOS晶體管(參見(jiàn)例如圖4)。然而，替換地，開(kāi)關(guān)1350_1、1350_2、...、1350_η中的一個(gè)或多個(gè)可以被不同地實(shí)現(xiàn)。
[0227]在時(shí)鐘信號(hào)CLK的每一個(gè)時(shí)鐘周期中，TDC304可以提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105(數(shù)字輸出字)，其具有溫度計(jì)碼(數(shù)個(gè)數(shù)字"I"，后面是數(shù)個(gè)數(shù)字"O")。數(shù)字輸出字105中的I的數(shù)目和O的數(shù)目取決于TOL301的信號(hào)延遲并且可以隨時(shí)鐘周期改變。開(kāi)關(guān)陣列106中的斷開(kāi)和閉合開(kāi)關(guān)的數(shù)目對(duì)應(yīng)于數(shù)字輸出字105中的I和O的數(shù)目。例如，在圖13所示的示例中，TDC304將序列"1110000..."(即輸出字105的第一至第三比特是"I"，而剩余的比特是"O")作為數(shù)字輸出字105提供給開(kāi)關(guān)陣列106，并且相應(yīng)地，開(kāi)關(guān)陣列106的第一至第三開(kāi)關(guān)1350_1、1350_2、1350_3可以斷開(kāi)，而開(kāi)關(guān)陣列106的剩余的開(kāi)關(guān)1350_4.....1350_η可以根據(jù)數(shù)字輸出字105而被閉合。
[0228]如果TOL301的延遲增加，則TDC304的采樣寄存器1341中的O的數(shù)目增加，從而導(dǎo)致將VDD與VDDvir連接在一起的開(kāi)關(guān)的數(shù)目上升。示意性地，圖13中的數(shù)字輸出字"1110000..."中的"1"到"O"轉(zhuǎn)變(transition)將向左移位(shift)，并且開(kāi)關(guān)陣列106中的閉合開(kāi)關(guān)的數(shù)目將相應(yīng)地增加。因此，從VDD向VDDvir注入的電荷的量可以增加，從而允許更高的電流從VDD流向VDDvir。因此，VDDvir可以稍微增加，導(dǎo)致H)L301的傳播延遲減小。因此，該電路可以抑制PVT誘發(fā)的延遲變化。
[0229]如果TOL301的延遲減小，則TDC304的采樣寄存器1341中的O的數(shù)目減少，從而導(dǎo)致將VDD與VDDvir連接在一起的開(kāi)關(guān)的數(shù)目變小。示意性地，圖13中的數(shù)字輸出字"1110000…"中的"1"到"O"轉(zhuǎn)變將向右移位，并且開(kāi)關(guān)陣列106中的斷開(kāi)開(kāi)關(guān)的數(shù)目將相應(yīng)地增加。因此，從VDD向VDDvir注入的電荷的量可以減少，降低了從VDD流向VDDvir的電流。因此，VDDvir可以稍微降低，導(dǎo)致H)L301的傳播延遲增加。
[0230]為了設(shè)置核心電路611的目標(biāo)性能，PDL301可以被調(diào)整成移位TDC304內(nèi)的"1 "到" O"轉(zhuǎn)變。換句話說(shuō)，PDL301可以被編程以設(shè)置TOL301的輸出信號(hào)的額定延遲，并且對(duì)應(yīng)地，設(shè)置TDC304的額定數(shù)字輸出字以及斷開(kāi)和閉合開(kāi)關(guān)106的額定數(shù)目，這又對(duì)應(yīng)于從VDD向VDDvir注入的電荷的額定量，以及由此對(duì)應(yīng)于對(duì)駐留在電壓域610中的核心電路611的額定電力供應(yīng)。
[0231]在示例性實(shí)現(xiàn)中，開(kāi)關(guān)陣列106可以包括至少一個(gè)附加開(kāi)關(guān)1355，其被耦接在公共電源節(jié)點(diǎn)302與第三電源307c之間。第三電源307c可以提供第二上電源電壓VDDmain，如圖所示。該至少一個(gè)附加開(kāi)關(guān)1355可以例如被配置成設(shè)置或者控制到公共電源節(jié)點(diǎn)302的偏移電力供應(yīng)(offset power supply)。為此目的,控制信號(hào)"0ffset_EN"可以被施加到至少一個(gè)附加開(kāi)關(guān)1355的控制端子，如圖所示。
[0232]第二上電源電壓VDDmain可以與第一上電源電壓VDD電壓相同，或者可以是不同的電壓。例如，第一上電源電壓VDD可以等于或大于第二上電源電壓VDDmain。
[0233]示意性地，圖13示出了將切換的并聯(lián)開(kāi)關(guān)(switched parallel switches)用于通過(guò)開(kāi)關(guān)電荷注入的性能調(diào)節(jié)的一個(gè)示例。在下文中，將描述使用開(kāi)關(guān)電荷注入的原理來(lái)實(shí)現(xiàn)基于延遲測(cè)量的性能調(diào)整的另外的示例。
[0234]圖14示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1400。
[0235]電路裝置1400在某種程度上類(lèi)似于圖13所示的電路裝置1300，并且一致的附圖標(biāo)記像在圖13中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0236]在電路裝置1400中，開(kāi)關(guān)陣列106包括耦接在公共電源節(jié)點(diǎn)302與第一電源307a之間的多個(gè)PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n。換句話說(shuō)，在電路裝置1400中，多個(gè)PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n可以用于經(jīng)由公共電源節(jié)點(diǎn)302的開(kāi)關(guān)電荷注入。七個(gè)PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n (即n = 7)作為示例被示出在圖14中。然而，開(kāi)關(guān)的數(shù)目η也可以不同于七。一般而言，n可以大于或等于一，即n≥1。
[0237]由TDC304的寄存器1341所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105 (數(shù)字輸出字)可
以被耦接到PMOS開(kāi)關(guān)1450_1、1450_2.....1450_n的柵極端子，如圖所示。例如，數(shù)字開(kāi)關(guān)
陣列控制信號(hào)105的每個(gè)比特可以被用來(lái)控制PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_η中的相應(yīng)一個(gè)開(kāi)關(guān)，如圖所示。
[0238]每個(gè)PMOS開(kāi)關(guān)1450_k(k = 1、2、3、...、n)可以具有預(yù)定的長(zhǎng)度Lk和寬度Wk，如
圖所示。PMOS開(kāi)關(guān)1450_1、1450_2.....1450_n的長(zhǎng)度Lk和/或?qū)挾萕k對(duì)于所有開(kāi)關(guān)來(lái) 說(shuō)可以是相同的。
[0239]替換地，PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n中的至少一個(gè)可以具有不同的長(zhǎng)度和/或?qū)挾?。例如，PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n或者PMOS開(kāi)關(guān)1450_1、
1450_2.....1450_n的長(zhǎng)度和/或?qū)挾瓤梢员慌渲脼槭沟糜蓴嚅_(kāi)開(kāi)關(guān)所注入的電荷的量從
開(kāi)關(guān)到開(kāi)關(guān)單調(diào)或嚴(yán)格單調(diào)地減小。例如，如果由每個(gè)開(kāi)關(guān)1450_k(k= 1、2、3.....η)所
注入的電荷的量被表示為Ik，則下面的情況可適用=I1≤I2≤I3≤...≤Ilri≤In(單調(diào)減小)，或 I1 > I2 > I3 >...> Ilri > In(嚴(yán)格單調(diào)減小)，或 I1 ≤ I2 ≤...^ Ij = IJ+1=...= In_! = In(2≤ j ≤η),或 I1 > I2 >...> Ij = IJ+1 =...= Ilri = In(2 ≤ j ≤ η)。示意性地，與對(duì)應(yīng)于位置更遠(yuǎn)離H)L301的信號(hào)輸出端301b的TDC級(jí)的開(kāi)關(guān)相比，對(duì)應(yīng)于位置更靠近TOL301的信號(hào)輸出端301b的TDC級(jí)的開(kāi)關(guān)可以注入更多的電荷。這例如可以具有這樣的效果:即H)L301的信號(hào)延遲的增加(這導(dǎo)致TDC304的數(shù)字輸出字105中的"I"
到" O"轉(zhuǎn)變的左移，以及由此導(dǎo)致開(kāi)關(guān)陣列106中的“斷開(kāi)”到“閉合”轉(zhuǎn)變的左移)可以被更快地補(bǔ)償。
[0240]如圖14所示，用于偏移電力供應(yīng)控制的至少一個(gè)附加開(kāi)關(guān)1455也可以被實(shí)現(xiàn)為具有例如長(zhǎng)度Ltl和寬度Wtl的PMOS開(kāi)關(guān)。
[0241]在另一實(shí)現(xiàn)(未示出)中，電路裝置1400的PMOS開(kāi)關(guān)1450_1、1450_2、…、1450_η中的一個(gè)或多個(gè)(例如全部)可以由NMOS開(kāi)關(guān)替換。在這種情況下，由TDC304的對(duì)應(yīng)的(一個(gè)或多個(gè))寄存器1341所提供的數(shù)字輸出字105的(一個(gè)或多個(gè))比特可被反轉(zhuǎn)，例如通過(guò)在(一個(gè)或多個(gè))寄存器1341的輸出端與對(duì)應(yīng)的(一個(gè)或多個(gè))NMOS開(kāi)關(guān)的柵極端子之間耦接反相器元件。同樣地，在另一實(shí)現(xiàn)中，PMOS開(kāi)關(guān)1355可以由NMOS開(kāi)關(guān)替換。
[0242]示意性地，圖14示出了電路裝置的示例，其中到公共電源節(jié)點(diǎn)302的電荷注入可以借助于PMOS開(kāi)關(guān)來(lái)控制。在另一實(shí)現(xiàn)中，電荷注入可以借助于開(kāi)關(guān)電流鏡來(lái)控制，如圖15所示。
[0243]圖15示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1500。
[0244]電路裝置1500在某種程度上類(lèi)似于圖14所示的電路裝置1400，并且一致的附圖標(biāo)記像在圖14中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0245]電路裝置1500與電路裝置1400的不同之處在于，電路裝置1400的PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_η 在電路裝置 1500 中由開(kāi)關(guān)電流源 1550_1、1550_2、...、1550_
η替換。每個(gè)開(kāi)關(guān)電流源1550_k(k= 1、2.....η)可以包括PMOS開(kāi)關(guān)(類(lèi)似于圖14中的
PMOS開(kāi)關(guān)1450_k)與電流源的串聯(lián)連接，并且提供電流Ik，如圖所示。
[0246]示意性地，在電路裝置1500中，多個(gè)開(kāi)關(guān)電流源1550_1、1550_2、...、1550_n可以用于經(jīng)由公共電源節(jié)點(diǎn)302的開(kāi)關(guān)電荷注入。七個(gè)開(kāi)關(guān)電流源1550_1、1550_2、...、1550_η(即η = 7)作為示例被示出在圖15中。然而，開(kāi)關(guān)電流源的數(shù)目η可以不同于七。一般而言，η可以大于或等于一，即η > I。
[0247]類(lèi)似于圖14，由TDC304的寄存器1341所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105 (數(shù)字
輸出字)可以被耦接到開(kāi)關(guān)電流源1550_1、1550_2.....1550_η的PMOS開(kāi)關(guān)的柵極端子，
如圖所示。
[0248]對(duì)于所有開(kāi)關(guān)電流源1550_1、1550_2、...、1550_η來(lái)說(shuō)，由開(kāi)關(guān)電流源1550_1、1550_2、...、1550_η所提供的電流Ik可以是相同的(即I1 = I2 = I3 =…=In)。換句話說(shuō)，對(duì)于所有電流源來(lái)說(shuō)，由單獨(dú)的開(kāi)關(guān)電流源1550_1、1550_2、...、1550_η所注入的電荷的量可以是相同的。
[0249]替換地，開(kāi)關(guān)電流源1550_1、1550_2、...、1550_n中的至少一個(gè)可提供具有不同幅值的電流。例如，類(lèi)似地像在上文中與圖14的電路裝置1400中的PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n相結(jié)合地描述的那樣，圖15的電路裝置1500的開(kāi)關(guān)電流源1550_1、1550_2、...、1550_n可以被配置為使得由電流源1550_1、1550_2、...、1550_n所注入的電
荷的量(即電流Ik)從電流源到電流源單調(diào)或嚴(yán)格單調(diào)地減小。例如，下面的情況可適用:I1 ^ I2 ^ I3 ^ ≤ In-!≤ In (單調(diào)減小)，或 I1 > I2 > I3 >...> In_! > In(嚴(yán)格單調(diào)減小)，或 I1 ≤ I2 ≤...≤ Ij = IJ+1 =...= In-! = In(2 ≤ j ≤ η),或 I1 > I2 >...>Ij = IJ+1 =...= Ilri = In(2 < j < η)。
[0250]如圖15所示，用于偏移電力控制的電路裝置1400的附加PMOS開(kāi)關(guān)1455還可以由開(kāi)關(guān)電流源1555替換，所述開(kāi)關(guān)電流源1555被實(shí)現(xiàn)為PMOS開(kāi)關(guān)(其可以類(lèi)似于圖14中的PMOS開(kāi)關(guān)1455)與電流源的串聯(lián)連接，其中PMOS開(kāi)關(guān)被耦接到偏移控制信號(hào)"0ffset_EN"，開(kāi)關(guān)電流源1555提供電流I。。
[0251]在另一實(shí)現(xiàn)(未示出)中，電路裝置1500中的開(kāi)關(guān)電流源1550_1、1550_2、...、1550_n的PMOS開(kāi)關(guān)中的一個(gè)或多個(gè)(例如全部)可以由NMOS開(kāi)關(guān)替換。在這種情況下，由TDC304的對(duì)應(yīng)的(一個(gè)或多個(gè))寄存器1341所提供的數(shù)字輸出字105的(一個(gè)或多個(gè))比特可被反轉(zhuǎn)，例如通過(guò)在(一個(gè)或多個(gè))寄存器1341的輸出端與(一個(gè)或多個(gè))對(duì)應(yīng)的NMOS開(kāi)關(guān)的柵極端子之間耦接反相器元件。同樣地，在另一實(shí)現(xiàn)中，開(kāi)關(guān)電流源1555的PMOS開(kāi)關(guān)可由NMOS開(kāi)關(guān)替換。
[0252]示意性地，圖15示出了電路裝置的示例，其中到公共電源節(jié)點(diǎn)302的電荷注入可以借助于開(kāi)關(guān)電流源來(lái)控制。在另一實(shí)現(xiàn)中，電荷注入可以借助于開(kāi)關(guān)電流鏡來(lái)控制，如圖16示出。
[0253]圖16示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1600。
[0254]電路裝置1600在某種程度上類(lèi)似于圖14所示的電路裝置1400，并且一致的附圖標(biāo)記像在圖14中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0255]電路裝置1600與電路裝置1400的不同之處在于，電路裝置1400的PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n 在電路裝置 1600 中由開(kāi)關(guān)電流鏡 1650_1、1650_2、...、1650_
η替換。每個(gè)開(kāi)關(guān)電流鏡1650_k(k = 1、2.....η)可以包括PMOS開(kāi)關(guān)(類(lèi)似于圖14中的
PMOS開(kāi)關(guān)1450_k)與具有長(zhǎng)度Lk和寬度Wk的第一 PMOS電流鏡晶體管的串聯(lián)連接，如圖所示。公共的第二 PMOS電流鏡晶體管1660可以被耦接在第一上電源電壓VDD與偏置電壓Veias之間，并且第二 PMOS電流鏡晶體管1660的柵極端子可以被耦接到偏置電壓VBias并進(jìn)
一步耦接到所有開(kāi)關(guān)電流鏡1650_1、1650_2.....1650_n的第一 PMOS電流鏡晶體管的柵極
端子，如圖所示。
[0256]示意性地，在電路裝置1600中，多個(gè)開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_n可以用于經(jīng)由公共電源節(jié)點(diǎn)302的開(kāi)關(guān)電荷注入。七個(gè)開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_η(即η = 7)作為示例被示出在圖16中。然而，開(kāi)關(guān)電流鏡的數(shù)目η可以不同于七。一般而言，η可以大于或等于一，即η > I。
[0257]類(lèi)似于圖14和15，由TDC304的寄存器1341所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105(數(shù)字輸出字)可以被耦接到開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_n的PMOS開(kāi)關(guān)的柵極端子，如圖所示。
[0258]由單獨(dú)的開(kāi)關(guān)電流鏡1650_k所提供的電流Ik可以由相應(yīng)的第一電流鏡晶體管的長(zhǎng)度Lk和/或?qū)挾萕k來(lái)確定。
[0259]對(duì)于所有開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_n來(lái)說(shuō)，由開(kāi)關(guān)電流鏡1650_1、
1650_2.....1650_11所提供的電流可以是相同的。換句話說(shuō)，對(duì)于所有電流鏡來(lái)說(shuō)，由單獨(dú)
的開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_n所注入的電荷的量可以是相同的。
[0260]替換地，開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_n中的至少一個(gè)可以提供具有不同幅值的電流。例如，類(lèi)似地像在上文中與圖14的電路裝置1400中的PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_11相結(jié)合地描述的那樣，圖16的電路裝置1600中的開(kāi)關(guān)電流鏡1650_1、1650_2、...、1650_n的第一電流鏡晶體管的長(zhǎng)度Lk和/或?qū)挾萕k可以被配置為使得由電
流鏡1650_1、1650_2.....1650_n所注入的電荷的量(即電流Ik)從電流鏡到電流鏡單調(diào)或
嚴(yán)格單調(diào)地減小。例如，下面的情況可適用=I1≥I2≥I3≥...≥Ilri≥In(單調(diào)減小)，或 I1 > I2 > I3 >...> In_! > In (嚴(yán)格單調(diào)減小)，或 I1 ≥ I2 ≥...≥ Ij = IJ+1 =...=Ilri = In(2 ≥ j ≥ η),或 I1 > I2 >...> Ij = IJ+1 =...= In_! = In(2 ≥ j≥ η)。
[0261]如圖16所示，用于偏移電力控制的電路裝置1400的PMOS開(kāi)關(guān)1455還可以由電流鏡1655替換，所述電流鏡1655被實(shí)現(xiàn)為PMOS開(kāi)關(guān)(其可以類(lèi)似于圖14的PMOS開(kāi)關(guān)1455)與具有例如長(zhǎng)度Ltl和寬度Wtl的第一電流鏡晶體管的串聯(lián)連接，其中PMOS開(kāi)關(guān)被耦接到偏移控制信號(hào)"0ffset_EN"，如圖所示。
[0262]在另一實(shí)現(xiàn)(未示出)中，電路裝置1600中的開(kāi)關(guān)PMOS電流鏡1650_1、
1650_2.....1650_11中的一個(gè)或多個(gè)(例如全部)可以由開(kāi)關(guān)NMOS電流鏡替換。在這種情
況下，由TDC304的對(duì)應(yīng)的(一個(gè)或多個(gè))寄存器1341所提供的數(shù)字輸出字105的(一個(gè)或多個(gè))比特可以被反轉(zhuǎn)，例如通過(guò)在(一個(gè)或多個(gè))寄存器1341的輸出端與對(duì)應(yīng)的(一個(gè)或多個(gè))NMOS開(kāi)關(guān)的柵極端子之間耦接反相器元件。同樣的，在另一實(shí)現(xiàn)中，PMOS電流鏡1655可以由NMOS電流鏡替換。
[0263]示意性地，圖16示出了電路裝置的示例，其中到公共電源節(jié)點(diǎn)302的電荷注入可以借助于開(kāi)關(guān)電流鏡來(lái)控制。
[0264]圖17示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1700。
[0265]電路裝置1700在某種程度上類(lèi)似于圖14所示的電路裝置1400，并且一致的附圖標(biāo)記像在圖14中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0266]電路裝置1700與電路裝置1400的不同之處在于，電路裝置1700中的開(kāi)關(guān)陣列106具有第一部分106a和第二部分106b，所述第一部分106a包括耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a之間的η個(gè)PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_η(在所示出的示例中η = 7，然而η可以不同于七；一般而言，η可以大于或等于一，即η≥I)，并且所述第二部分106b包括耦接在第二公共電源節(jié)點(diǎn)302’與第二電源307b之間的mfNMOS開(kāi)關(guān)1750_1、1750_2、...、1750_m(在所示出的示例中m = 7，然而m可以不同于七；一般而言，m可以大于或等于一，即m≥I ;盡管相同數(shù)目的PMOS和NMOS開(kāi)關(guān)作為示例被示出(即η =m)，但是一般而言，NMOS開(kāi)關(guān)的數(shù)目不必等于PMOS開(kāi)關(guān)的數(shù)目)。第二公共電源節(jié)點(diǎn)302’處的電壓水平可以被表示為VSSvir并可以對(duì)應(yīng)于虛擬或有效下電源電壓，如在本文上面所描述的那樣。示意性地，駐留在核心電壓域610中的元件或電路可以被耦接在(第一)公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir之間。換句話說(shuō)，電壓域610內(nèi)的所有電路都可以被連接到VDDvir和VSSvir，如圖所示。
[0267]開(kāi)關(guān)陣列106的第一部分106a可以按與圖14所示的電路裝置1400中的開(kāi)關(guān)陣列106相同或相似的方式來(lái)配置。
[0268]第二電源307b可以提供多個(gè)下電源電壓VSS，并且每個(gè)NMOS開(kāi)關(guān)1750_k (k = 1、
2.....m)可以被耦接在第二公共電源節(jié)點(diǎn)302’與所述多個(gè)下電源電壓VSS中的相應(yīng)一個(gè)
之間，如圖所示。
[0269]開(kāi)關(guān)陣列106的第一部分106a的PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_n和開(kāi)關(guān)陣列106的第二部分106b的NMOS開(kāi)關(guān)1750_1、1750_2、...、1750_m兩者都可以通過(guò)由TDC304所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制，如圖所示。特別地，TDC304的第k級(jí)1340_k(k= 1、2、3、...)的采樣寄存器1341的輸出端可以被耦接到第k個(gè)PMOS開(kāi)關(guān)1450_k的控制端子(柵極端子)，并且(經(jīng)由相應(yīng)的反相器元件1756)耦接到第k個(gè)NMOS開(kāi)關(guān)1750_k的控制端子(柵極端子)，如圖所示。因此，開(kāi)關(guān)陣列106的第一部分106a中的第k個(gè)PMOS開(kāi)關(guān)1450_k和開(kāi)關(guān)陣列106的第二部分106b中的第k個(gè)NMOS開(kāi)關(guān)1750_k可以同時(shí)被斷開(kāi)或者閉合。
[0270]在示例性實(shí)現(xiàn)中，開(kāi)關(guān)陣列106或開(kāi)關(guān)陣列106的第二部分106b可以進(jìn)一步包括至少一個(gè)附加開(kāi)關(guān)1755 (例如具有例如長(zhǎng)度Ltl和寬度Wtl的NMOS開(kāi)關(guān)，如圖所示)，其被耦接在第二公共電源節(jié)點(diǎn)302’與第四電源307d之間。第四電源307d可以提供第二下電源電壓VSSmain，如圖所示。至少一個(gè)附加開(kāi)關(guān)1755可以例如被配置成設(shè)置或者控制到第二公共電源節(jié)點(diǎn)302’的偏移電力供應(yīng)。為此目的，偏移控制信號(hào)"0ffset_EN"可以被施加到至少一個(gè)附加開(kāi)關(guān)1755的控制端子(例如柵極端子)，如圖所示。
[0271]第二下電源電壓VSSmain可以與(第一)下電源電壓VSS電壓相同，或者可以是不同的電壓。例如，(第一)下電源電壓VSS可以等于或小于第二下電源電壓VSSmain。
[0272]示意性地，圖17示出了電路裝置的示例，其中PMOS和NMOS開(kāi)關(guān)可以用于通過(guò)VDDvir和VSSvir電位經(jīng)由開(kāi)關(guān)設(shè)置的調(diào)整來(lái)控制經(jīng)由第一和第二公共電源節(jié)點(diǎn)302、302’的電力供應(yīng)。因此，可以實(shí)現(xiàn)例如核心電路611的性能調(diào)節(jié)。
[0273]應(yīng)該注意的是，根據(jù)替換的實(shí)現(xiàn)，圖17所示的PMOS開(kāi)關(guān)中的一個(gè)或多個(gè)可以由NMOS開(kāi)關(guān)替換，和/或圖17所示的NMOS開(kāi)關(guān)中的一個(gè)或多個(gè)可以由PMOS開(kāi)關(guān)替換。此外，使用例如開(kāi)關(guān)電流源或開(kāi)關(guān)電流鏡而不是MOS開(kāi)關(guān)可以是可能的，例如按在上文中與圖15和16相結(jié)合地描述的類(lèi)似的方式。
[0274]圖18示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1800。
[0275]電路裝置1800在某種程度上類(lèi)似于圖14所示的電路裝置1400，并且一致的附圖標(biāo)記像在圖14中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0276]電路裝置1800與電路裝置1400的不同之處在于，電路裝置1800中的開(kāi)關(guān)陣列106包括多個(gè)開(kāi)關(guān)，例如η個(gè)開(kāi)關(guān)，其中開(kāi)關(guān)陣列106中的第一至第k個(gè)開(kāi)關(guān)1850_1.....1850_k(對(duì)應(yīng)于TDC304的第一至第k級(jí)1340_1、1340_2、...、1340_k)被耦接在公共電源節(jié)點(diǎn)302與提供上電源電壓VDD的第一電源307a之間，而開(kāi)關(guān)陣列106中的第(k+Ι)至第 η 個(gè)開(kāi)關(guān) 1850_k+l、...、1850_n(對(duì)應(yīng)于 TDC304 的第(k+Ι)至第 η 級(jí) 1340_k+l、1340_k+2、...、1340_n)被耦接在公共電源節(jié)點(diǎn)302與提供下電源電壓VSS的第二電源307b之間。換句話說(shuō)，η個(gè)開(kāi)關(guān)中的前k個(gè)開(kāi)關(guān)可以被耦接在VDD與VDDvir之間，而剩余的n_k個(gè)開(kāi)關(guān)可以被耦接在VDDvir與VSS之間。
[0277]開(kāi)關(guān)陣列106中的第一至第k個(gè)開(kāi)關(guān)例如可以被配置為PMOS開(kāi)關(guān)，而第(k+1)至第η個(gè)開(kāi)關(guān)可以例如被配置為NMOS開(kāi)關(guān)。在圖18所示的示例中，開(kāi)關(guān)陣列106中的第一至第三個(gè)開(kāi)關(guān)1850_1、1850_2、1850_3(對(duì)應(yīng)于TDC304的第一至第三級(jí)1340_1、1340_2、1340_3)被耦接在公共電源節(jié)點(diǎn)302之間并且被配置為PMOS開(kāi)關(guān)，開(kāi)關(guān)陣列106中的第四至第七個(gè)開(kāi)關(guān)1850_4、1850_5、1850_6、1850_7(對(duì)應(yīng)于TDC304的第四至第七級(jí)1340_4、1340_5、1340_6、1340_7)被耦接在公共電源節(jié)點(diǎn)302與第二電源307b之間并且被配置為NMOS開(kāi)關(guān)，如圖所示，即在該示例中η = 7并且k = 3。如將容易地理解的那樣，η和k可以是不同的。例如，η可以是大于一的整數(shù)(即η≥2)，而k可以是小于η的正整數(shù)(即I ≤k < η)。
[0278]耦接在公共電源節(jié)點(diǎn)302與第一電源307a之間(即在VDDvir與VDD之間)的開(kāi)關(guān)的數(shù)目k可以對(duì)應(yīng)于數(shù)字輸出字305中的"I"的數(shù)目，其在額定操作條件下，例如當(dāng)公共電源節(jié)點(diǎn)302處的電壓水平VDDvir具有額定值"VDDvir，nom"時(shí)，對(duì)應(yīng)于H)L301的信號(hào)延遲。對(duì)應(yīng)地，耦接在公共電源節(jié)點(diǎn)302與第二電源307b之間(即在VDDvir與VSS之間)的開(kāi)關(guān)的數(shù)目n-k可以對(duì)應(yīng)于數(shù)字輸出字305中的"O"的數(shù)目，其在額定操作條件下對(duì)應(yīng)于H)L301的信號(hào)延遲。例如，在圖18所示的示例中，在額定操作條件下(例如當(dāng)VDDvir具有額定值"VDDvir，nom"時(shí))，與H)L301的信號(hào)延遲相對(duì)應(yīng)的數(shù)字輸出字105可以是"1110000"，并且對(duì)應(yīng)地，第一至第三個(gè)開(kāi)關(guān)1850_1、1850_2、1850_3可以被耦接在VDDvir與VDD之間，同時(shí)第四至第七個(gè)開(kāi)關(guān)1850_4、1850_5、1850_6、1850_7可以被耦接在VDDvir 與 VSS 之間。
[0279]示意性地，在電路裝置1800中，通過(guò)電荷注入(使用PMOS開(kāi)關(guān)1850_1、1850_2、1850_3)和分流調(diào)節(jié)(使用NMOS開(kāi)關(guān)1850_4、1850_5、1850_6、1850_7)可以實(shí)現(xiàn)對(duì)經(jīng)由公共電源節(jié)點(diǎn)302的電力供應(yīng)的控制，以及由此實(shí)現(xiàn)例如核心電路611的性能調(diào)節(jié)。
[0280]例如，如果PDL301的延遲增加，則數(shù)字輸出字105中的前導(dǎo)"I"將向左移動(dòng)。因此，附加電荷可以由將VDDvir連接到VDD的PMOS開(kāi)關(guān)1850_1、1850_2、1850_3中的一個(gè)或多個(gè)注入。這可以導(dǎo)致對(duì)核心電壓域610的電力供應(yīng)的增加，并且因此，PDL延遲可以再次減小。
[0281]例如，如果數(shù)字輸出字"1110000 "中的前導(dǎo)"I"向左移動(dòng)一個(gè)位置(即從"1110000 "—" 1100000 "轉(zhuǎn)變)，則PMOS開(kāi)關(guān)1850_3將閉合并且將VDD連接到VDDvir，從而導(dǎo)致附加的電荷注入。如果數(shù)字輸出字"1110000"中的前導(dǎo)"I"向左移動(dòng)兩個(gè)位置(即從"1110000" —" 1000000"轉(zhuǎn)變)，則PMOS開(kāi)關(guān)1850_3和1850_2將閉合并且將VDD連接到VDDvir，從而導(dǎo)致更多的附加電荷注入等。
[0282]另一方面，如果TOL301的延遲減小，例如在電壓過(guò)沖的情況下，則數(shù)字輸出字105中的前導(dǎo)"I"將向右移動(dòng)。因此，電荷可以通過(guò)將VDDvir連接到VSS的NMOS開(kāi)關(guān)1850_4、1850_5、1850_6、1850_7中的一個(gè)或多個(gè)從VDDvir流出(dump)。這可以導(dǎo)致對(duì)核心電壓域610的電力供應(yīng)的降低，并且因此，PDL延遲可以再次增加。
[0283]例如，如果數(shù)字輸出字"1110000 "中的前導(dǎo)"I"向右移動(dòng)一個(gè)位置(即從"1110000" —" 1111000"轉(zhuǎn)變)，則NMOS開(kāi)關(guān)1850_4將閉合并且將VDDvir連接到VSS，從而導(dǎo)致電荷從VDDvir向VSS流出。如果數(shù)字輸出字"1110000"中的前導(dǎo)"I"向右移動(dòng)兩個(gè)位置(即從"1110000" —" 1111100"轉(zhuǎn)變)，則NMOS開(kāi)關(guān)1850_4和1850_5將閉合并且將VDDvir連接到VSS，從而導(dǎo)致更多的電荷從VDDvir向VSS流出等。
[0284]示意性地，電路裝置1800的開(kāi)關(guān)陣列106可以包括第一部分106a和第二部分106b，所述第一部分106a包含耦接在公共電源節(jié)點(diǎn)302與上電源電壓VDD之間的第一至第k個(gè)開(kāi)關(guān)，所述第二部分106b包含耦接在公共電源節(jié)點(diǎn)302與下電源電壓VSS之間的第(k+1)至第η個(gè)開(kāi)關(guān)。第一至第k個(gè)開(kāi)關(guān)可以被用來(lái)增加到公共電源節(jié)點(diǎn)302的電荷注入，而第(k+1)至第η個(gè)開(kāi)關(guān)可以用來(lái)使電荷從公共電源節(jié)點(diǎn)302流出。
[0285]第一至第k個(gè)開(kāi)關(guān)可以例如被配置為PMOS開(kāi)關(guān)而第(k+1)至第η個(gè)開(kāi)關(guān)可以例如被配置為NMOS開(kāi)關(guān)。然而，如將容易地理解的那樣，PMOS開(kāi)關(guān)中的一個(gè)或多個(gè)可以被配置為NMOS開(kāi)關(guān)，和/或NMOS開(kāi)關(guān)中的一個(gè)或多個(gè)可以被配置為PMOS開(kāi)關(guān)。在這種情況下，反相器可以例如被耦接在相應(yīng)開(kāi)關(guān)的控制端子與TDC304的對(duì)應(yīng)的采樣寄存器1341之間。此外，使用開(kāi)關(guān)電流源或開(kāi)關(guān)電流鏡也可以是可能的，如在本文上面所描述的那樣。
[0286]圖19示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置1900。
[0287]電路裝置1900在某種程度上類(lèi)似于圖17所示的電路裝置1700，并且一致的附圖標(biāo)記像在圖17中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0288]電路裝置1900與電路裝置1700的不同之處在于，開(kāi)關(guān)陣列106的第一部分106a 的 η 個(gè) PMOS 開(kāi)關(guān) 1450_1、1450_2、...、1450_η 中的第一至第 k 個(gè) PMOS 開(kāi)關(guān) 1450_1、
1450_2.....1450_k (在所示出的示例中k = 5并且η = 7 ;然而，一般而言η可以是大于一
的整數(shù)，而k可以是大于或等于一且小于η的整數(shù)，即η > 1且1≤ k < η)被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第一上電源電壓VDD (由第一電源307a提供)之間，而開(kāi)關(guān)陣列106的第一部分106a的η個(gè)PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_η中的第(k+Ι)至第11個(gè)？1?)5開(kāi)關(guān)1450_1^1、1450_1^2、...、1450_11被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第一下電源電壓VSS (由第二電源307b提供)之間。
[0289]電路裝置1900與電路裝置1700的不同之處還在于，開(kāi)關(guān)陣列106的第二部分106b 的 m 個(gè) NMOS 開(kāi)關(guān) 1750_1、1750_2、...、1750_m 中的第一至第 i 個(gè) NMOS 開(kāi)關(guān) 1750_1、
1750_2.....1750_i (在所示出的示例中i = 5并且m = 7 ;然而，一般而言m可以是大于一
的整數(shù)，而i可以是大于或等于一且小于m的整數(shù)，即m> I且I < i <m;此外，m可以等于或不同于n，并且i可以等于或不同于k)被耦接在第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir與第一下電源電壓VSS(由第二電源307b提供)之間，而第(i+Ι)至第m個(gè)NMOS開(kāi)關(guān)1750_i+l、1750_i+2、...、1750_m被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第一下電源電壓VSS(由第二電源307b提供)之間。
[0290]示意性地，圖19示出了電路裝置的示例，其中PMOS和NMOS開(kāi)關(guān)可以用于通過(guò)電荷注入和分流調(diào)節(jié)的能力的性能調(diào)節(jié)。
[0291]圖20顯示了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2000。
[0292]電路裝置2000在某種程度上類(lèi)似于圖19所示的電路裝置1900，并且一致的附圖標(biāo)記像在圖19中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0293]電路裝置2000與電路裝置1900的不同之處在于，開(kāi)關(guān)陣列106的第二部分106b中的第(i+Ι)至第m個(gè)NMOS開(kāi)關(guān)1750_i+l、1750_i+2、...、1750_m(即所示出的示例中的第六個(gè)NMOS開(kāi)關(guān)1750_6和第七個(gè)NMOS開(kāi)關(guān)1750_7)被耦接在第二公共電源節(jié)點(diǎn)302’處的虛擬下電源電壓VSSvir與第一上電源電壓VDD (由第一電源307a提供)之間。
[0294]示意性地，圖20的電路裝置2000表示電路裝置的另一示例，其中PMOS和NMOS開(kāi)關(guān)可以用于通過(guò)電荷注入和分流調(diào)節(jié)的能力的性能調(diào)節(jié)。
[0295]在電路裝置2000中，開(kāi)關(guān)陣列106的第一部分106a的PMOS開(kāi)關(guān)1450_1、1450_2、...、1450_5中的每一個(gè)都可以將VDD連接到VDDvir (由圖20中的區(qū)域"A"指示)。因此，從VDD向第一共用電源節(jié)點(diǎn)302的電荷注入可以被控制，并且VDDvir可以
根據(jù)PMOS開(kāi)關(guān)1450_1、1450_2.....1450_5中有多少斷開(kāi)或閉合而被提高或降低。由于
PDL301的信號(hào)延遲可取決于電壓差M = VDDvir-VSSvir(即AV的增加可能減小信號(hào)延遲，而Λ V的減小可能增加信號(hào)延遲)，所以VDDvir的提高可以減小PDL301的信號(hào)延遲，而VDDvir的降低可以增加PDL301的信號(hào)延遲。
[0296]此外，開(kāi)關(guān)陣列106 的第二部分 106b 的 NMOS 開(kāi)關(guān) 1750_1、1750_2、...、1750_5中的每一個(gè)都可以將VSS連接到VSSvir (由圖20中區(qū)域"B"指示)。因此，從第二公共電源節(jié)點(diǎn)302’到VSS的電荷流出可以被控制，并且VSSvir可以根據(jù)NMOS開(kāi)關(guān)1750_1、
1750_2.....1750_5中有多少斷開(kāi)或閉合而被降低或提高。由于H)L301的信號(hào)延遲可取
決于AV = VDDvir-VSSvir，所以VSSvir的降低可以減小PDL301的信號(hào)延遲，而VSSvir的提高可以增加H)L301的信號(hào)延遲。
[0297]此外，開(kāi)關(guān)陣列106的第一部分106a的PMOS開(kāi)關(guān)1450_6和1450_7中的每一個(gè)都可以將VDDvir連接到VSS(由圖20中的區(qū)域"C"指示)。因此，從第一公共電源節(jié)點(diǎn)302到VSS的電荷流出可以被控制，并且VDDvir可以根據(jù)PMOS開(kāi)關(guān)1450_6、1450_7中有多少斷開(kāi)或閉合而被降低或提高。由于roL301的信號(hào)延遲可取決于M = VDDvir-VSSvir,所以VDDvir的降低可以增加H)L301的信號(hào)延遲，而VDDvir的提高可以增加H)L301的信號(hào)延遲。
[0298]此外，開(kāi)關(guān)陣列106的第二部分106b的NMOS開(kāi)關(guān)1750_6、1750_7中的每一個(gè)都可以將VDD連接到VSSvir (由圖20中的區(qū)域"D"指示)。因此，從VDD向第二公共電源節(jié)點(diǎn)302’的電荷注入可以被控制，并且VSSvir可以根據(jù)NMOS開(kāi)關(guān)1750_6、1750_7中有多少斷開(kāi)或閉合而被提高或降低。由于H)L301的信號(hào)延遲可以取決于M = VDDvir-VSSvir,所以VSSvir的提高可以增加H)L301的信號(hào)延遲，而VSSvir的降低可以減小H)L301的信號(hào)延遲。
[0299]如將容易地理解的那樣，單獨(dú)區(qū)域"A"、" B"、" C"和"D"中的開(kāi)關(guān)的數(shù)目可以不同于圖20所示的那些。此外，PMOS開(kāi)關(guān)可以由NMOS開(kāi)關(guān)替換并且反之亦然，如在本文上面所描述的那樣。此外，使用除MOS開(kāi)關(guān)外的其他類(lèi)型的開(kāi)關(guān)可以是可能的，例如開(kāi)關(guān)電流源或開(kāi)關(guān)電流鏡或其他開(kāi)關(guān)。此外，只存在區(qū)域"A"、" B"、" C"和"D"中的三個(gè)可以是可能的。此外，只存在區(qū)域“A”、" B"、" C"和"D"中的兩個(gè)區(qū)域可以是可能的，例如區(qū)域"A"和"C"、或區(qū)域"A"和"D"、或區(qū)域"B"和"C"、或區(qū)域"B"和"D"。
[0300]圖21示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2100。電路裝置2100可以允許時(shí)間交織的性能測(cè)量和調(diào)節(jié)，如將在下面所描述的那樣。
[0301]電路裝置2100在某種程度上類(lèi)似于圖14所示的電路裝置1400，并且一致的附圖標(biāo)記像在圖14中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0302]電路裝置2100與電路裝置1400的不同之處在于，電路裝置2100包括附加的延遲線，在這個(gè)示例中是附加的可編程延遲線(PDL) 2101，以及耦接到附加H)L2101的、附加的時(shí)間至數(shù)字轉(zhuǎn)換器(TDC)2104。附加H)L2101和附加TDC2104可以駐留在公共電壓域610中，所述公共電壓域610由公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir和由第二電源307b所提供的下電源電壓VSS來(lái)限定。換句話說(shuō)，附加H)L2101和附加TDC2104可被連接到 VDDvir 和 VSS。
[0303]附加H)L2101可以與TOL301類(lèi)似或一致地來(lái)配置。特別地，附加H)L2101可以被配置為使得附加roL2101的(額定)信號(hào)延遲與TOL301的(額定)信號(hào)延遲一致。例如，附加roL2101中的信號(hào)傳播路徑可以被配置為使得它的(額定)信號(hào)延遲與roL301中的信號(hào)傳播路徑的(額定)信號(hào)延遲一致。例如，附加roL2101的信號(hào)傳播路徑可以與roL301的信號(hào)傳播路徑一致(例如，附加roL2101和TOL301可以具有相同的延遲元件)。然而，附加TOL2101的信號(hào)傳播路徑還可以不同于TOL301的信號(hào)傳播路徑，而兩個(gè)PDL的(額定)延遲時(shí)間是相同的。
[0304]附加H)L2101的信號(hào)輸入端301a可以被耦接到附加寄存器2120的信號(hào)輸出端1320c。數(shù)據(jù)信號(hào)"D"可以被耦接到附加寄存器2120的第二信號(hào)輸入端1320b (在本文中也被稱為數(shù)據(jù)信號(hào)輸入端)，如圖所示。耦接到附加寄存器2120的數(shù)據(jù)信號(hào)輸入端1320b的數(shù)據(jù)信號(hào)"D"可以例如與耦接到寄存器1320的數(shù)據(jù)信號(hào)輸入端1320b的數(shù)據(jù)信號(hào)"D"相同。此外，時(shí)鐘信號(hào)CLK可以經(jīng)由反相器元件2156耦接到附加寄存器2120的第一信號(hào)輸入端1320a(在本文中也被稱為時(shí)鐘信號(hào)輸入端)，如圖所示。因此，時(shí)鐘信號(hào)CLK可以180°的相移被提供給附加寄存器2120。
[0305]附加的可編程延遲線(roL)2101的延遲可以由附加的時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 2104來(lái)測(cè)量，并且可以被轉(zhuǎn)換成附加的數(shù)字開(kāi)關(guān)陣列控制信號(hào)2105，其可以被用來(lái)控制開(kāi)關(guān)陣列106的多個(gè)附加開(kāi)關(guān)2150_1、2150_2.....2150_m，如將在下面所描述的那樣。
[0306]附加TDC2104包括串聯(lián)耦接的多個(gè)級(jí)1340_1、1340_2、...、1340_m，其中所述級(jí)
1340_1、1340_2.....1340_m中的每一個(gè)都包括采樣寄存器1341和緩沖門(mén)1342，類(lèi)似于
TDC304。七個(gè)級(jí)1340_1、1340_2、...、1340_7(即m= 7)作為示例被示出。然而，級(jí)的數(shù)目m可以不同于七。一般而言，m可以等于或大于一，即m3 I。此外，附加TDC2104中的級(jí)的數(shù)目可以等于或者可以不同于TDC304中的級(jí)的數(shù)目，即m = n或m關(guān)η。每一級(jí)1340_k (k=1、2、...、m)的米樣寄存器1341的第一信號(hào)輸入端1341a(也被稱為時(shí)鐘信號(hào)輸入端)可以被耦接到時(shí)鐘信號(hào)CLK，如圖所示。每一級(jí)1340_k(k = 1、2.....m)的采樣寄存器1341
的第二信號(hào)輸入端1341b (也被稱為數(shù)據(jù)信號(hào)輸入端)和緩沖門(mén)1342的信號(hào)輸入端1342a可以被耦接到前一級(jí)1340_k-l的緩沖門(mén)1342的輸出端1342b，或者在第一級(jí)1340_1的情況下，耦接到附加H)L2101的信號(hào)輸出端301b，如圖所示。
[0307]附加TDC2104的級(jí)1340_1、1340_2.....1340_m的采樣寄存器1341被耦接(例
如直接耦接)到開(kāi)關(guān)陣列106，所述開(kāi)關(guān)陣列106包括多個(gè)附加開(kāi)關(guān)2150_1、2150_2.....2150_m。特別地，附加TDC2104的每一級(jí)1340_k的采樣寄存器1341的信號(hào)輸出端1341c
可以被連接到所述多個(gè)附加開(kāi)關(guān)2150_1、2150_2.....2150_m中的相應(yīng)附加開(kāi)關(guān)2150_k的
控制端子。例如，附加TDC2104的第一級(jí)1340_1的寄存器1341的輸出端1341c可以被耦接到開(kāi)關(guān)陣列106中的第一個(gè)附加開(kāi)關(guān)2150_1的控制端子，附加TDC2104的第二級(jí)1340_2的寄存器1341的輸出端1341c可以被耦接到開(kāi)關(guān)陣列106中的第二個(gè)附加開(kāi)關(guān)2150_2的控制端子，,附加TDC2104的第m級(jí)1340_m的寄存器1341的輸出端1341c可以被耦接到開(kāi)關(guān)陣列106中的第m個(gè)附加開(kāi)關(guān)2150_m的控制端子，...，等，如圖所示。
[0308]附加開(kāi)關(guān)2150_1、2150_2.....2150_m可以被實(shí)現(xiàn)為晶體管，例如實(shí)現(xiàn)為PMOS晶
體管(如圖所示)。替換地，附加開(kāi)關(guān)2150_1、2150_2.....2150_m中的一個(gè)或多個(gè)可以被
不同地實(shí)現(xiàn)。
[0309]附加TDC2104可以按與TDC304類(lèi)似的方式提供附加的數(shù)字開(kāi)關(guān)陣列控制信號(hào)(數(shù)字輸出字)2105，其具有溫度計(jì)碼(例如數(shù)個(gè)數(shù)字"I"，后面是數(shù)個(gè)數(shù)字"O")。開(kāi)
關(guān)陣列106中的附加開(kāi)關(guān)2150_1、2150_2.....2150_m的斷開(kāi)和閉合開(kāi)關(guān)的數(shù)目對(duì)應(yīng)于
附加的數(shù)字輸出字2105中的I和O的數(shù)目。例如，在圖21所示的示例中，附加TDC2104將序列"1111000..."(即附加輸出字2105的第一至第四比特是"I"，而剩余的比特是"O")作為附加的數(shù)字輸出字2105提供給開(kāi)關(guān)陣列106，并且相應(yīng)地，借助于附加的數(shù)字輸出字2105，開(kāi)關(guān)陣列106的第一至第四附加開(kāi)關(guān)2150_1、2150_2、2150_3、2150_4可以被斷開(kāi)，而開(kāi)關(guān)陣列106的剩余附加開(kāi)關(guān)2150_5.....2150_m可以被閉合。
[0310]如果附加H)L2101的延遲增加，則附加TDC2104的采樣寄存器1341中的O的數(shù)目增加，從而導(dǎo)致開(kāi)關(guān)陣列106中將VDD與VDDvir連接在一起的附加開(kāi)關(guān)的數(shù)目上升。示意性地，附加的數(shù)字輸出字2105中的"I"到"O"轉(zhuǎn)變將向左移位，并且開(kāi)關(guān)陣列106中的附加開(kāi)關(guān)2150_1、2150_2、...、2150_m的閉合開(kāi)關(guān)的數(shù)目將相應(yīng)地增加。因而，從VDD向VDDvir注入的電荷的量可以被增加，從而允許更高的電流從VDD流向VDDvir。因此,VDDvir可以稍微提聞。
[0311]如果附加H)L2101的延遲減小，則附加TDC2104的采樣寄存器1341中的O的數(shù)目減少，從而導(dǎo)致將VDD與VDDvir連接在一起的附加開(kāi)關(guān)2150_1、2150_2、...、2150_m的數(shù)目增加。示意性地，附加的數(shù)字輸出字2105中的"I"到"O"轉(zhuǎn)變將向右移位，并且開(kāi)關(guān)陣列106中的附加開(kāi)關(guān)2150_1、2150_2、...、2150_m的斷開(kāi)開(kāi)關(guān)的數(shù)目將相應(yīng)地增加。因而，從VDD向VDDvir注入的電荷的量可以被減少，從而減少?gòu)腣DD流向VDDvir的電流。因此，VDDvir可以稍微降低。
[0312]示意性地，圖21示出了電路裝置的示例，其允許借助于添加至少一個(gè)附加的測(cè)量電路(即延遲線和TDC的組合)進(jìn)行時(shí)間交織的性能測(cè)量和調(diào)節(jié)。在圖21的電路裝置2100中，僅添加了一個(gè)附加測(cè)量電路(延遲線+TDC)，然而也可以添加兩個(gè)或更多個(gè)附加測(cè)量電路。
[0313]附加延遲線2101和TDC2104的測(cè)量以稍微的時(shí)移Λ t開(kāi)始，其中O < At< Tclk (Tclk為時(shí)鐘周期)，例如Δ t = TCLK/n (η為測(cè)量電路的數(shù)目)，但是其他值也可以是可能的(連續(xù)測(cè)量之間的時(shí)移隨測(cè)量變化而改變也可以是可能的，例如第一測(cè)量與連續(xù)的第二測(cè)量之間的時(shí)移可以不同于第二測(cè)量與連續(xù)的第三測(cè)量之間的時(shí)移)。因此，對(duì)于一個(gè)附加測(cè)量電路(像在圖21的電路裝置2100中那樣)，電路性能可以每時(shí)鐘周期被調(diào)節(jié)兩次，對(duì)于兩個(gè)附加測(cè)量電路，電路性能可以每時(shí)鐘周期被調(diào)節(jié)三次，對(duì)于三個(gè)附加的測(cè)量電路，電路性能可以每時(shí)鐘周期被調(diào)節(jié)四次等。
[0314]單獨(dú)的測(cè)量電路的測(cè)量之間的時(shí)移At例如可以通過(guò)使用時(shí)鐘周期的特定相移來(lái)實(shí)現(xiàn)(例如在兩個(gè)測(cè)量電路的情況下為180°，如圖21所示，或者在P個(gè)測(cè)量電路的情況下為360° /ρ(ρ = 3、4、5、6...)，但是其他值也可以是可能的)。替換地，時(shí)移At可以例如通過(guò)使用一個(gè)或多個(gè)延遲元件來(lái)實(shí)現(xiàn)。
[0315]示意性地，可以提供多個(gè)測(cè)量電路(每個(gè)測(cè)量電路都包括TOL和TDC)，其中每個(gè)測(cè)量電路可以將測(cè)量電路的TOL的信號(hào)延遲轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字開(kāi)關(guān)陣列控制信號(hào)以控制開(kāi)關(guān)陣列的開(kāi)關(guān)的對(duì)應(yīng)子陣列，并且其中，單獨(dú)的測(cè)量電路的數(shù)字開(kāi)關(guān)陣列控制信號(hào)被時(shí)移時(shí)間間隔At(0< At < Tclk)以便開(kāi)關(guān)的子陣列被連續(xù)地控制。借助于使用如上所述的子時(shí)鐘周期時(shí)移延遲測(cè)量的時(shí)間交織的測(cè)量，性能調(diào)節(jié)的時(shí)間分辨率可以被提高。
[0316]圖22示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2200。電路裝置2200允許使用分層電路拓?fù)浣Y(jié)構(gòu)對(duì)全局和局部環(huán)境變化進(jìn)行獨(dú)立的補(bǔ)償，如將在下面所描述的那樣。
[0317]電路裝置2200在某種程度上類(lèi)似于圖14所示的電路裝置1400，并且一致的附圖標(biāo)記像在圖14中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0318]電路裝置2200與電路裝置1400的不同之處在于，電路裝置2200包括附加的延遲線，在這個(gè)示例中為附加的可編程延遲線(PDL) 2201，以及耦接到附加TOL2201的、附加的時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 2204。附加TOL2201和附加TDC2204可以駐留在公共電壓域2210中，所述公共電壓域2210由第三電源307c所提供的上電源電壓VDDmain和第二電源307b所提供的下電源電壓VSS來(lái)限定。換句話說(shuō)，附加H)L2201和附加TDC2204可以被連接到VDDmain和VSS。示意性地，電路裝置2200可以具有兩個(gè)公共電壓域，即由VDDvir和VSS所限定的(第一)公共電壓域610，PDL301、TDC304(在圖22中被標(biāo)記為"TDCl ")和核心電路610可以位于所述(第一)公共電壓域610中，以及由VDDmain和VSS所限定的(第二)公共電壓域2210，附加TOL2201和附加TDC2204(在圖22中被標(biāo)記為"TDC2")可以位于所述(第二)公共電壓域2210中。
[0319]附加TOL2201可以與TOL301類(lèi)似或一致地來(lái)配置。特別地，附加H)L2201可以被配置為使得附加roL2201的(額定)信號(hào)延遲與roL301的(額定)信號(hào)延遲相同或基本上相同。例如，附加TOL2201中的信號(hào)傳播路徑可以被配置為使得它的(額定)信號(hào)延遲與TOL301中的信號(hào)傳播路徑的(額定)信號(hào)延遲一致。例如，附加TOL2201的信號(hào)傳播路徑可以與H)L301的信號(hào)傳播路徑一致(例如，附加H)L2201和TOL301可以具有相同的延遲元件)。然而，附加H)L2201的信號(hào)傳播路徑還可以不同于H)L301的信號(hào)傳播路徑，而兩個(gè)I3DL的(額定)延遲時(shí)間是相同的或基本上相同的。此外，H)L301和2201具有不同的(額定)延遲時(shí)間也可以是可能的。
[0320]附加TOL2201的信號(hào)輸入端301a可以被耦接到附加寄存器2220的信號(hào)輸出端1320c。附加寄存器2220可以進(jìn)一步包括第一信號(hào)輸入端1320a(在本文中也被稱為時(shí)鐘信號(hào)輸入端)和第二信號(hào)輸入端1320b (在本文中也被稱為數(shù)據(jù)信號(hào)輸入端)。
[0321]在電路裝置2200中，第一時(shí)鐘信號(hào)CLKl可以被耦接到寄存器1320的時(shí)鐘信號(hào)輸入端1320a，并且第二時(shí)鐘信號(hào)CLK2可以被耦接到附加寄存器2220的時(shí)鐘信號(hào)輸入端1320a，以及第一數(shù)據(jù)信號(hào)Dl可以被耦接到寄存器1320的數(shù)據(jù)信號(hào)輸入端1320b，并且第二數(shù)據(jù)信號(hào)D2可以被耦接到附加寄存器2220的數(shù)據(jù)信號(hào)輸入端1320b，如圖所示。
[0322]第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2例如可以具有相同的頻率，或者可以是相同的信號(hào)。替換地，時(shí)鐘信號(hào)CLKl和CLK2可以是不同的信號(hào)。例如，CLKl和CLK2可以具有不同的頻率。
[0323]第一數(shù)據(jù)信號(hào)Dl和第二數(shù)據(jù)信號(hào)D2可以是相同的信號(hào)。替換地，數(shù)據(jù)信號(hào)Dl和D2可以是不同的。
[0324]附加的可編程延遲線(TOL) 2201的延遲可以由附加的時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 2204來(lái)測(cè)量，并且可以被轉(zhuǎn)換成附加的數(shù)字開(kāi)關(guān)陣列控制信號(hào)2205，其可以被用來(lái)控制開(kāi)關(guān)陣列106的多個(gè)附加開(kāi)關(guān)2250_1、2250_2.....2250_m，如將在下面所描述的那樣。
[0325]附加TDC2204包括串聯(lián)耦接的多個(gè)級(jí)1340_1、1340_2、...、1340_m，其中所述級(jí)
1340_1、1340_2.....1340_m中的每一個(gè)都包括采樣寄存器1341和緩沖門(mén)1342，類(lèi)似于
TDC304。七個(gè)級(jí)1340_1、1340_2、...、1340_7(即m= 7)作為示例被示出。然而，級(jí)的數(shù)目m可以不同于七。一般而言，m可以等于或大于一，即m3 I。此外，附加TDC2204中的級(jí)的數(shù)目可以等于或者可以不同于TDC304中的級(jí)的數(shù)目，即m = η或m古η。每一級(jí)的采樣寄存器1341的第一信號(hào)輸入端1341a(也被稱為時(shí)鐘信號(hào)輸入端)可以被稱接到第二時(shí)鐘信
號(hào)CLK2，如圖所示。每一級(jí)1340_k(k = 1、2.....m)的采樣寄存器1341的第二信號(hào)輸入
端1341b (也被稱為數(shù)據(jù)信號(hào)輸入端)和緩沖門(mén)1342的信號(hào)輸入端1342a可以被耦接到前一級(jí)1340_k-l的緩沖門(mén)1342的信號(hào)輸出端1342b，或者在第一級(jí)1340_1情況下，耦接到附加TOL2201的信號(hào)輸出端301b，如圖所示。
[0326]附加TDC2204的級(jí)1340_1、1340_2.....1340_m的采樣寄存器1341被耦接(例
如直接耦接)到開(kāi)關(guān)陣列106，所述開(kāi)關(guān)陣列106包括多個(gè)附加開(kāi)關(guān)2250_1、2250_2.....2250_m。特別地，附加TDC2204的每一級(jí)1340_k的采樣寄存器1341的信號(hào)輸出端1341c可
以被連接到多個(gè)附加開(kāi)關(guān)2250_1、2250_2.....2250_m中的相應(yīng)附加開(kāi)關(guān)2250_k的控制端
子。例如，附加TDC2204的第一級(jí)1340_1的寄存器1341的信號(hào)輸出端1341c可以被耦接到開(kāi)關(guān)陣列106的第一個(gè)附加開(kāi)關(guān)2250_1的控制端子，附加TDC2204的第二級(jí)1340_2的寄存器1341的信號(hào)輸出端1341c可以被耦接到開(kāi)關(guān)陣列106的第二個(gè)附加開(kāi)關(guān)2250_2的控制端子等，,以及附加TDC2204的第m級(jí)1340_m的寄存器1341的信號(hào)輸出端1341c可以被耦接到開(kāi)關(guān)陣列106的第m個(gè)附加開(kāi)關(guān)2250_m的控制端子，...，等，如圖所示。
[0327]附加開(kāi)關(guān)2250_1、2250_2、...、2250_m可以被實(shí)現(xiàn)為晶體管，例如實(shí)現(xiàn)為PMOS晶
體管(如圖所示)。替換地，附加開(kāi)關(guān)2250_1、2250_2.....2250_m中的一個(gè)或多個(gè)可以被
不同地實(shí)現(xiàn)。[0328]附加TDC2204可以按與TDC304類(lèi)似的方式提供附加的數(shù)字開(kāi)關(guān)陣列控制信號(hào)(數(shù)字輸出字)2205，其具有溫度計(jì)碼(例如數(shù)個(gè)數(shù)字"I"，后面是數(shù)個(gè)數(shù)字"O")。開(kāi)
關(guān)陣列106中的附加開(kāi)關(guān)2250_1、2250_2.....2250_m的斷開(kāi)和閉合開(kāi)關(guān)的數(shù)目對(duì)應(yīng)于
附加數(shù)字輸出字2205中的I和O的數(shù)目。例如，在圖22所示的示例中，附加TDC2204將序列"1111100..."作為附加數(shù)字輸出字2205(即附加輸出字2205的第一至第五比特是"I"，而剩余的比特是"O")提供給開(kāi)關(guān)陣列106，并且相應(yīng)地，借助于附加數(shù)字輸出字2205，開(kāi)關(guān)陣列106的第一至第五附加開(kāi)關(guān)2250_1、2250_2、2250_3、2250_4、2250_5可以被斷開(kāi)，而開(kāi)關(guān)陣列106的剩余附加開(kāi)關(guān)2250_6，...，2250_m可以被閉合。
[0329]如果附加TOL2201的延遲增加，則附加TDC2204的采樣寄存器1341中的O的數(shù)目增加，從而導(dǎo)致開(kāi)關(guān)陣列106中將VDD與VDDvir連接在一起的附加開(kāi)關(guān)的數(shù)目上升。示意性地，附加數(shù)字輸出字2205中的"I"到"O"轉(zhuǎn)變將向左移位，并且開(kāi)關(guān)陣列106中的附加開(kāi)關(guān)2250_1、2250_2、...、2250_m的閉合開(kāi)關(guān)的數(shù)目將相應(yīng)地增加。因此，從VDD向VDDvir注入的電荷的量可以被增加，從而允許更高的電流從VDD流向VDDvir。因此,VDDvir可以稍微提聞。
[0330]如果附加TOL2201的延遲減小，則附加TDC2204的采樣寄存器1341中的O的數(shù)目減少，從而導(dǎo)致將VDD與VDDvir連接在一起的附加開(kāi)關(guān)2250_1、2250_2、...、2250_m的數(shù)目減少。示意性地，附加數(shù)字輸出字2205中的"I"到"O"轉(zhuǎn)變將向右移位，并且開(kāi)關(guān)陣列106中的附加開(kāi)關(guān)2250_1、2250_2、...、2250_m的斷開(kāi)開(kāi)關(guān)的數(shù)目將相應(yīng)地增加。因而，從VDD向VDDvir注入的電荷的量可以被減少，從而減少?gòu)腣DD流向VDDvir的電流。因此，VDDvir可以稍微降低。
[0331]示意性地，圖22示出了電路裝置的示例，其中性能調(diào)節(jié)被分成對(duì)局部和全局誘發(fā)的延遲變化的獨(dú)立補(bǔ)償。
[0332]因?yàn)閯?dòng)態(tài)延遲變化可能是由全局環(huán)境變化(例如電壓調(diào)節(jié)器)或局部環(huán)境變化(例如由于局部電負(fù)載變化而導(dǎo)致的電壓降)引起的，因此分層拓?fù)浣Y(jié)構(gòu)能夠通過(guò)分開(kāi)的測(cè)量將對(duì)局部和全局變化源的補(bǔ)償分開(kāi)。為此目的，可實(shí)現(xiàn)至少兩個(gè)測(cè)量電路(在圖22中由“全局”和“局部”來(lái)指示)，每個(gè)都包括延遲線(例如TOL)和TDC。對(duì)全局變化進(jìn)行補(bǔ)償?shù)囊粋€(gè)(“全局”)被連接到VDDmian和VSS,另一個(gè)(“局部”)被連接到VDDvir和VSS0例如，受保護(hù)的電壓域(即由VDDvir和VSS所限定的電壓域610)內(nèi)的局部電壓降現(xiàn)在僅由被TDC304斷開(kāi)和閉合的開(kāi)關(guān)1450_k(k = 1、2、...、n)來(lái)補(bǔ)償，而連接到附加TDC2204的輸出端的開(kāi)關(guān)2250_k(k= 1、2.....m)僅在全局延遲變化的情況下被斷開(kāi)和閉合。
[0333]因?yàn)槿趾途植孔兓臅r(shí)間尺度可能不同(例如全局變化可能具有比局部變化低的頻率)，所以關(guān)于調(diào)節(jié)和測(cè)量分辨率的需求可能也不同，例如測(cè)量電路可以在不同的時(shí)鐘頻率下操作(即時(shí)鐘信號(hào)CLKl和CLK2可以具有不同的頻率，如上所述)。
[0334]圖23示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2300。電路裝置2300在某種程度上類(lèi)似于圖22所示的電路裝置2200，并且一致的附圖標(biāo)記像在圖22中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0335]示意性地，圖23示出了分層調(diào)節(jié)概念實(shí)現(xiàn)的示例性示意。
[0336]塊2340(標(biāo)記為“全局”)包含測(cè)量電路(包括TOL2201和TDC2204)，所述測(cè)量電路被連接到VDDmain和VSS并監(jiān)測(cè)通過(guò)改變操作溫度所引起的全局動(dòng)態(tài)延遲變化以及從PMU620分配的全局電力供應(yīng)的變化。
[0337]塊2350和2360 (每個(gè)都標(biāo)記為“局部”)包含測(cè)量電路(分別包括PDL301和TDC304(塊2350)以及TOL2301和TDC2304(塊2360))，所述測(cè)量電路監(jiān)測(cè)相應(yīng)子電路611和2311的局部電力供應(yīng)，例如多核和眾核設(shè)計(jì)上的微處理器核。任何局部出現(xiàn)的延遲變化都可以由局部測(cè)量電路來(lái)感測(cè)。
[0338]局部以及全局測(cè)量電路被連接到開(kāi)關(guān)陣列106、2306，并提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)(數(shù)字輸出字)105、2205和2305以實(shí)現(xiàn)延遲變化的補(bǔ)償，調(diào)整由塊2350和2360的設(shè)備所看到的有效電源電壓VDDvir。
[0339]測(cè)量電路的時(shí)鐘頻率(即圖23所示的時(shí)鐘信號(hào)CLK1、CLK2、CLK3的頻率)可以是相同的或者可以是不同的。
[0340]圖24示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2400。
[0341]示意性地，圖24示出了本文所述的調(diào)節(jié)概念到標(biāo)準(zhǔn)單元CMOS邏輯塊的可能實(shí)現(xiàn)的布局視圖。除公共電力開(kāi)關(guān)概念(由分布式PFET電力開(kāi)關(guān)1455實(shí)現(xiàn))之外，電路裝置2400還包括局部分布的開(kāi)關(guān)陣列106，其可由不同的測(cè)量電路(傳感器元件)2444或者如圖24所示的那樣由相同的測(cè)量電路(傳感器元件)2444來(lái)控制。(一個(gè)或多個(gè))測(cè)量電路2444可包括PDL和耦接到PDL的TDC，并且可基于PDL的信號(hào)傳播延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。用于至少一個(gè)附加電源307a (這里為VDD)的附加電力軌(rail) 2460可以被提供，并且可以被連接到用于主電源307c (VDDmain)的標(biāo)準(zhǔn)電力軌2461。
[0342]在測(cè)量電路2444的PDL中的傳播延遲增加情況下，開(kāi)關(guān)陣列106的斷開(kāi)開(kāi)關(guān)的數(shù)目上升，這導(dǎo)致從VDD向VDDmain的電荷注入。在整個(gè)芯片上，開(kāi)關(guān)陣列106可以被分布在功能標(biāo)準(zhǔn)單元2411之間。功能標(biāo)準(zhǔn)單元2411可以駐留在與測(cè)量電路2444相同的電壓域中并且可以示意性地表示要保持在恒定性能下的電路。測(cè)量電路2444被連接到VDDmain (經(jīng)由PFET電力開(kāi)關(guān)1455)并且連接到VDD (經(jīng)由開(kāi)關(guān)陣列106的開(kāi)關(guān))。因此，來(lái)自VDD的任何電荷注入可以立即被測(cè)量電路2444的PDL和TDC看到，即在至少一個(gè)時(shí)鐘周期內(nèi)可能存在從電荷注入到延遲測(cè)量的瞬時(shí)反饋，從而實(shí)現(xiàn)電路速度根據(jù)先前測(cè)量的延遲改變的快速調(diào)整。
[0343]圖25示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2500。
[0344]電路裝置2500在某種程度上類(lèi)似于圖3所示的電路裝置300，并且一致的附圖標(biāo)記像在圖3中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0345]電路裝置2500包括傳感器電路2544。傳感器電路2544可以包括振蕩器2501和耦接到振蕩器2501的檢測(cè)電路2504。
[0346]振蕩器2501可以例如被配置為環(huán)形振蕩器。
[0347]檢測(cè)電路2504可以例如包括或者被配置為頻率確定電路。
[0348]傳感器電路2544可以進(jìn)一步包括信號(hào)輸入端2544a，其可以被耦接到電路裝置2500的時(shí)鐘信號(hào)輸入端308。
[0349]傳感器電路2544可以進(jìn)一步包括信號(hào)輸出端2544b。數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以在傳感器電路2544的信號(hào)輸出端2544b處提供,如圖所不。
[0350]傳感器電路2544可以進(jìn)一步包括可以被耦接到第一公共電源節(jié)點(diǎn)302的第一電源輸入端2544c。因此，電力可以經(jīng)由第一公共電源節(jié)點(diǎn)302而被供應(yīng)給傳感器電路2544，例如供應(yīng)給振蕩器2501 (例如環(huán)形振蕩器)，以及供應(yīng)給檢測(cè)電路2504(例如頻率確定電路)。如圖25所示，第一公共電源節(jié)點(diǎn)302處的電壓水平被表示為VDDvir。第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir可以示意性地表示虛擬上電源電壓(在本文中也被稱為有效上電源電壓)。
[0351]傳感器電路2544可以進(jìn)一步包括可以經(jīng)由第二公共電源節(jié)點(diǎn)302’耦接到第二電源307b的第二電源輸入端2544d。第二電源307b可以是提供例如如圖25所示的下電源電壓VSS的下電源。示意性地，傳感器電路2544可以被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS之間。
[0352]振蕩器2501被配置成提供信號(hào)(由圖25中的箭頭2503指示)。信號(hào)2503可以在振蕩器2501的信號(hào)輸出端處提供。
[0353]由振蕩器2501所提供的信號(hào)2503可以是振蕩信號(hào)。信號(hào)2503的振蕩頻率可以取決于經(jīng)由第一公共電源節(jié)點(diǎn)302的電力供應(yīng)。例如，信號(hào)2503的振蕩頻率可以取決于電壓差VDDvir-VSS。換句話說(shuō)，該振蕩頻率可以受經(jīng)由第一公共電源節(jié)點(diǎn)302對(duì)振蕩器2501的電力供應(yīng)影響或控制。例如，根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，提高第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或者增加經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可導(dǎo)致信號(hào)2503的振蕩頻率的增加，而降低電壓水平VDDvir(或者減少經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可導(dǎo)致信號(hào)2503的振蕩頻率的減小。
[0354]因此，在振蕩器2501的信號(hào)2503的振蕩頻率偏離預(yù)定值或額定值的情況下，例如由于工藝和環(huán)境變化(PVT)，第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir(或經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可以被控制，使得振蕩器2501的振蕩頻率返回到預(yù)定值。例如，如果信號(hào)2503的振蕩頻率增加到預(yù)定值以上，則第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir(或經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可以被降低以再次減小振蕩頻率。另一方面，如果振蕩器2501的信號(hào)2503的振蕩頻率減小到預(yù)定值以下，則第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或經(jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)可以被提高以再次增加振蕩頻率。
[0355]對(duì)第一公共電源節(jié)點(diǎn)302處的電壓水平VDDvir (或?qū)?jīng)由第一公共電源節(jié)點(diǎn)302的電荷注入)的控制可以借助于耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a之間的開(kāi)關(guān)陣列106來(lái)實(shí)現(xiàn)。第一電源307a可以是上電源。第一電源307a可以提供例如至少一個(gè)上電源電壓VDD，如圖所示。雖然在圖25中未示出，但是第一電源307a可以提供多個(gè)上電源電壓VDD，例如η個(gè)上電源電壓VDD，其中所述η個(gè)上電源電壓VDD中的每一個(gè)都可以被耦接到開(kāi)關(guān)陣列106的η個(gè)開(kāi)關(guān)中的相應(yīng)一個(gè)，類(lèi)似于在本文上面與其他電路裝置相結(jié)合地描述的那樣。
[0356]電路裝置2500還包括耦接到振蕩器2501的檢測(cè)電路2504。檢測(cè)電路2504可以例如被配置為頻率確定電路。檢測(cè)電路2504可以被耦接到振蕩器2501的信號(hào)輸出端。
[0357]檢測(cè)電路2504可以被配置成檢測(cè)由振蕩器2501所提供的信號(hào)2503，并根據(jù)信號(hào)2503的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。
[0358]示意性地，檢測(cè)電路2504可以被配置成測(cè)量由振蕩器2501所提供的振蕩信號(hào)2503的振蕩頻率，并且配置成將所測(cè)量到的頻率轉(zhuǎn)換成數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。[0359]數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以被配置成包含P個(gè)比特的數(shù)字輸出字(P為正整數(shù)，即P》I)。
[0360]電路裝置2500還包括耦接在第一公共電源節(jié)點(diǎn)302與第一電源307a之間的開(kāi)關(guān)陣列106。
[0361]開(kāi)關(guān)陣列106被配置成根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105來(lái)控制經(jīng)由第一公共電源節(jié)點(diǎn)302的電力供應(yīng)。為此目的，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105(p比特?cái)?shù)字輸出字)可以被耦接到開(kāi)關(guān)陣列106的至少一個(gè)控制信號(hào)輸入端116，如圖所示。
[0362]由檢測(cè)電路2504所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的p個(gè)比特可以是二進(jìn)制碼表示，其對(duì)應(yīng)于由振蕩器2501所提供的信號(hào)2503的振蕩頻率。換句話說(shuō)，P個(gè)比特中的第i個(gè)比特(I < i Sp)控制開(kāi)關(guān)陣列106中的2H個(gè)開(kāi)關(guān)可以是可能的，其中由P個(gè)比特中的兩個(gè)不同比特所控制的開(kāi)關(guān)也是不同的。也就是說(shuō)，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的P個(gè)比特的第一比特可以控制開(kāi)關(guān)陣列106的2° = I個(gè)開(kāi)關(guān)，P個(gè)比特中的第二比特可以控制不同于由第一比特所控制的開(kāi)關(guān)的21 = 2個(gè)開(kāi)關(guān)，P個(gè)比特中的第三比特可以控制不同于由第一和第二比特所控制的開(kāi)關(guān)的22 = 4個(gè)開(kāi)關(guān)，P個(gè)比特中的第四比特可以控制不同于由第一至第三比特所控制的開(kāi)關(guān)的23 = 8個(gè)開(kāi)關(guān)等，...，而P個(gè)比特中的第P比特可以控制不同于由第一至第(P-1)比特所控制的開(kāi)關(guān)的2"個(gè)開(kāi)關(guān)。為此目的，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的單獨(dú)比特在每種情況下可以被耦接到開(kāi)關(guān)陣列106的相應(yīng)數(shù)目的開(kāi)關(guān)。
[0363]應(yīng)當(dāng)注意，術(shù)語(yǔ)“對(duì)應(yīng)于振蕩頻率的二進(jìn)制碼表示”不應(yīng)該被理解為“振蕩器頻率的二進(jìn)制編碼”。換句話說(shuō)，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的比特序列一般而言將不表示振蕩器頻率的實(shí)際值的二進(jìn)制編碼，而是將表示基于該振蕩器頻率的值的數(shù)字值。
[0364]替換地，將具有二進(jìn)制碼表示的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105轉(zhuǎn)換成具有溫度計(jì)碼表示的控制信號(hào)(使用例如二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換電路，如圖26所示)并且將具有溫度計(jì)碼表示的控制信號(hào)提供給開(kāi)關(guān)陣列106可以是可能的。在這種情況下，具有溫度計(jì)碼表示的控制信號(hào)的單獨(dú)比特可以按與在本文上面與各種電路裝置相結(jié)合地描述的類(lèi)似的方式耦接到開(kāi)關(guān)陣列106的開(kāi)關(guān)。
[0365]電路裝置2500可以進(jìn)一步包括要以恒定性能操作的電路311 (例如核心電路)。電路311的第一電源輸入端311a可以被耦接到第一公共電源節(jié)點(diǎn)302，而電路311的第二電源輸入端311b可以經(jīng)由第二公共電源節(jié)點(diǎn)302’耦接到下電源電壓VSS。示意性地，電路311可以被耦接在第一公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir與第二公共電源節(jié)點(diǎn)302’處的下電源電壓VSS之間。
[0366]電路311可以駐留在與傳感器電路2544相同的電壓域中。也就是說(shuō)，電路311或者電路311的元件或結(jié)構(gòu)可以被饋送以與傳感器電路2544相同的電源電壓，即被饋送以經(jīng)由第一公共電源節(jié)點(diǎn)302的虛擬上電源電壓VDDvir和經(jīng)由第二公共電源節(jié)點(diǎn)302’的下電源電壓VSS，如圖25所示。
[0367]示意性地，電路裝置2500與圖3的電路裝置300的不同之處在于，電路裝置300的延遲線301和時(shí)間至數(shù)字轉(zhuǎn)換器(TDC) 304在電路裝置2500中已由傳感器電路2544替換，所述傳感器電路2544包括振蕩器2501 (例如環(huán)形振蕩器)和檢測(cè)電路2504 (例如頻率確定電路)。振蕩器2501的振蕩頻率可以在圖25的電路裝置2500中被測(cè)量，并且基于所測(cè)量到的振蕩頻率，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以被提供給開(kāi)關(guān)陣列106以控制經(jīng)由公共電源節(jié)點(diǎn)302的電力供應(yīng)，而不是測(cè)量延遲線的信號(hào)延遲，如在上文中與各種電路裝置相結(jié)合地描述的那樣。因此，可以實(shí)現(xiàn)反饋環(huán)路。
[0368]圖26示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2600。
[0369]電路裝置2600在某種程度上類(lèi)似于圖25所示的電路裝置2500，并且一致的附圖標(biāo)記像在圖25中那樣表示相同或相似的元件并且在此將不再詳細(xì)地描述。對(duì)上面的描述進(jìn)行了參考。
[0370]電路裝置2600與電路裝置2500的不同之處在于，電路裝置2600另外包括二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器(在本文中也被稱為B2T轉(zhuǎn)換器或者簡(jiǎn)稱為轉(zhuǎn)換器)2645，其被耦接在傳感器電路2544與開(kāi)關(guān)陣列106之間。轉(zhuǎn)換器2645可以包括信號(hào)輸入端2645a和信號(hào)輸出端2645b,所述信號(hào)輸入端2645a可以被f禹接到傳感器電路2544的信號(hào)輸出端2544b,而所述信號(hào)輸出端2645b可以被耦接到開(kāi)關(guān)陣列106的至少一個(gè)控制信號(hào)輸入端116。轉(zhuǎn)換器2645可以進(jìn)一步包括第一電源輸入端2645c和第二電源輸入端2645d,所述第一電源輸入端2645c可以被耦接至第一公共電源節(jié)點(diǎn)302，而所述第二電源輸入端2645d可以經(jīng)由第二公共電源節(jié)點(diǎn)302’耦接到第二電源307b。
[0371]傳感器電路2544可以按與電路裝置2500中的類(lèi)似的方式被配置，并且可以包括振蕩器2501 (例如環(huán)形振蕩器)和檢測(cè)電路2504 (例如頻率確定電路)，所述檢測(cè)電路2504被耦接到振蕩器2501并檢測(cè)由振蕩器2501所提供的信號(hào)2503。檢測(cè)電路2504可以根據(jù)由振蕩器2501所提供的信號(hào)2503的所測(cè)量到的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。
[0372]在電路裝置2600中，數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以是包含P個(gè)比特(p≥1)的數(shù)字輸出字，其中P個(gè)比特可以是與所測(cè)量到的頻率相對(duì)應(yīng)的二進(jìn)制碼表示。二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器2645可以檢測(cè)數(shù)字開(kāi)關(guān)陣列控制信號(hào)105 (P比特?cái)?shù)字輸出字)并將信號(hào)105轉(zhuǎn)換成包含η個(gè)比特(n≥ 1)的控制信號(hào)2605，其中所述η個(gè)比特可以是與數(shù)字開(kāi)關(guān)陣列控制信號(hào)105的二進(jìn)制碼表示相對(duì)應(yīng)的溫度計(jì)碼表示。具有溫度計(jì)碼的控制信號(hào)2605進(jìn)而可以被用來(lái)控制開(kāi)關(guān)陣列106的開(kāi)關(guān)。
[0373]因此，除了如在圖25的電路裝置2500中那樣替換了延遲線和TDC之外，電路裝置2600還包括二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器2645，以用于將ρ比特?cái)?shù)字輸出字105(由檢測(cè)電路2504提供并具有二進(jìn)制碼)轉(zhuǎn)換成η比特?cái)?shù)字控制信號(hào)2605以控制開(kāi)關(guān)陣列106的開(kāi)關(guān)。
[0374]如將容易地理解的那樣，可以在本文所述的各種其他電路裝置中，例如在圖4、5、6A、6B、10以及12至24所示的電路裝置中進(jìn)行如圖25所示的、延遲線和TDC由振蕩器(例如環(huán)形振蕩器)和檢測(cè)電路(例如頻率確定電路)的類(lèi)似替換以及如圖26所示的、二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器的可能提供。
[0375]可以通過(guò)上述替換獲得的電路裝置的另外的示例在圖27Α和圖27Β中被示出。
[0376]圖27Α示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2700。電路裝置2700基于圖7Β所示的電路裝置750，其中延遲線301和TDC304由基于環(huán)形振蕩器的傳感器2544替換，如在本文上面所描述的那樣。基于環(huán)形振蕩器的傳感器2544可以包括提供振蕩信號(hào)的環(huán)形振蕩器以及檢測(cè)電路(例如頻率確定電路)，所述檢測(cè)電路根據(jù)振蕩器的信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。數(shù)字開(kāi)關(guān)陣列控制信號(hào)105可以是ρ比特?cái)?shù)字輸出字并且可以具有二進(jìn)制碼。數(shù)字開(kāi)關(guān)陣列控制信號(hào)105被提供給開(kāi)關(guān)陣列106，其中例如P個(gè)比特中的q個(gè)比特(I≤ q < P)可以被用來(lái)控制開(kāi)關(guān)陣列106的第一部分106a中的開(kāi)關(guān)，而P個(gè)比特中的剩余的ρ-q個(gè)比特可以被用來(lái)控制開(kāi)關(guān)陣列106的第二部分106b中的開(kāi)關(guān)，如圖所示。
[0377]圖27B示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的電路裝置2750。
[0378]電路裝置2750基于圖27A的電路裝置2700，并另外包括耦接在基于環(huán)形振蕩器的傳感器2544與開(kāi)關(guān)陣列106之間的二進(jìn)制碼至溫度計(jì)碼(B2T)轉(zhuǎn)換器2645。轉(zhuǎn)換器2645可以被配置成將由基于環(huán)形振蕩器的傳感器2544的檢測(cè)電路所提供的ρ比特?cái)?shù)字開(kāi)關(guān)陣列控制信號(hào)105轉(zhuǎn)換成具有n+m個(gè)比特和溫度計(jì)碼的控制信號(hào)2605。具有溫度計(jì)碼的控制信號(hào)2605進(jìn)而被提供給開(kāi)關(guān)陣列106，其中例如n+m個(gè)比特中的η個(gè)比特可以被用來(lái)控制開(kāi)關(guān)陣列106的第一部分106a中的開(kāi)關(guān)，而n+m個(gè)比特中的剩余的m個(gè)比特可以被用來(lái)控制開(kāi)關(guān)陣列106的第二部分106b中的開(kāi)關(guān)，如圖所示。
[0379]圖28A和圖28B示出了根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的供在電路裝置中使用的基于環(huán)形振蕩器的傳感器的示例性實(shí)現(xiàn)。
[0380]圖28A是示意基于環(huán)形振蕩器頻率的測(cè)量的VDD傳感器的示例性實(shí)現(xiàn)的示意性視圖 2800。
[0381]VDD傳感器包括環(huán)形振蕩器2501。環(huán)形振蕩器2501可以包括信號(hào)輸入端2501a(" EN")。環(huán)形振蕩器2501可以借助于在信號(hào)輸入端2501a處提供的使能信號(hào)來(lái)使能。環(huán)形振蕩器2501可以進(jìn)一步包括信號(hào)輸出端2501b。環(huán)形振蕩器2501可以在信號(hào)輸出端2501b處提供振蕩信號(hào)2503。環(huán)形振蕩器2501可以進(jìn)一步包括第一電源輸入端2501c，其可以被耦接到公共電源節(jié)點(diǎn)302處的虛擬上電源電壓VDDvir。環(huán)形振蕩器2501可以進(jìn)一步包括第二電源輸入端250ld，其可以被耦接到由第二電源307b所提供的下電源電壓VSS。
[0382]VDD傳感器可以進(jìn)一步包括耦接到環(huán)形振蕩器2501的第一計(jì)數(shù)器2820 ( “計(jì)數(shù)振蕩器(CO)”)。第一計(jì)數(shù)器2820可以包括第一信號(hào)輸入端2820a(" EN")，其可以被耦接到VDD傳感器的第一信號(hào)輸入端2835a。第一計(jì)數(shù)器2820可以借助于在VDD傳感器的第一信號(hào)輸入端2835a處提供的使能信號(hào)來(lái)使能。第一計(jì)數(shù)器2820可以進(jìn)一步包括第二信號(hào)輸入端2820b(" RingoIn")，其可以被耦接到環(huán)形振蕩器2501的信號(hào)輸出端2501b。第一計(jì)數(shù)器2820可以使用第二信號(hào)輸入端2820b來(lái)檢測(cè)環(huán)形振蕩器2501的振蕩信號(hào)2503。第一計(jì)數(shù)器2820可以進(jìn)一步包括第三信號(hào)輸入端2820c (" Reset")，其可以被耦接到VDD傳感器的第三信號(hào)輸入端2835c。第一計(jì)數(shù)器2820可以進(jìn)一步包括可以被耦接到開(kāi)關(guān)陣列106的信號(hào)輸出端2820d(未示出，參見(jiàn)例如圖25)，所述開(kāi)關(guān)陣列105可以被耦接在公共電源節(jié)點(diǎn)302與提供上電源電壓VDD的第一電源302a之間，如本文在上文中所描述的那樣。第一計(jì)數(shù)器2820可以在信號(hào)輸出端2820d處提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)105以控制開(kāi)關(guān)陣列106中的(一個(gè)或多個(gè)多個(gè))開(kāi)關(guān)。
[0383]VDD傳感器可以進(jìn)一步包括第二計(jì)數(shù)器2830 (“計(jì)數(shù)器時(shí)間基準(zhǔn)(CTR)，，)。第二計(jì)數(shù)器2830可包括第一信號(hào)輸入端2830a (" EN")，其可以被耦接到VDD傳感器的第一信號(hào)輸入端2835a。第二計(jì)數(shù)器2830可以進(jìn)一步包括第二信號(hào)輸入端2830b (" TimeRef")，其可以被耦接到VDD傳感器的第二信號(hào)輸入端2835b。第二計(jì)數(shù)器2830可以進(jìn)一步包括第三信號(hào)輸入端2830c(" Reset")，其可以被耦接到VDD傳感器的第三信號(hào)輸入端2835c。第二計(jì)數(shù)器2830可以進(jìn)一步包括信號(hào)輸出端2830d(" Overflow")。溢出信號(hào)可以由第二計(jì)數(shù)器2830在信號(hào)輸出端2830d處提供。
[0384]VDD傳感器可以進(jìn)一步包括異或(XOR)邏輯門(mén)2840，其可以被耦接在第二計(jì)數(shù)器2830與環(huán)形振蕩器2501之間。異或邏輯門(mén)2840可包括第一信號(hào)輸入端2840a，其可以被被耦合到VDD傳感器的第一信號(hào)輸入端2835a。異或邏輯門(mén)2840可以進(jìn)一步包括第二信號(hào)輸入端2840b，其可以被耦接到第二計(jì)數(shù)器2830的信號(hào)輸出端2830d(" Overflow")。
[0385]環(huán)形振蕩器2501、第一計(jì)數(shù)器2820 (“計(jì)數(shù)振蕩器(CO) ”)和第二計(jì)數(shù)器2830 (“計(jì)數(shù)器時(shí)間基準(zhǔn)(CTR) ”)可以借助于具有數(shù)字值"I"的使能信號(hào)(EN = " I")而啟動(dòng)(使能)，所述使能信號(hào)在VDD傳感器的第一信號(hào)輸入端2835a處提供。
[0386]一旦第二計(jì)數(shù)器2830( “計(jì)數(shù)器時(shí)間基準(zhǔn)(CTR) ”)被啟動(dòng)，它就可以計(jì)數(shù)時(shí)間基準(zhǔn)"TimeRef"的周期的固定數(shù)目。一旦第二計(jì)數(shù)器2830溢出，則具有數(shù)字值"I"的溢出信號(hào)(Overflow = " I")可以在第二計(jì)數(shù)器2830的信號(hào)輸出端2830d處提供，以及由此具有數(shù)字值"O"的輸出信號(hào)可以在異或邏輯門(mén)2840的信號(hào)輸出端2840c處提供，以便環(huán)振蕩器2501可以被停止(禁用)。
[0387]第一計(jì)數(shù)器2820( “計(jì)數(shù)振蕩器(CO) ”)可以技術(shù)環(huán)形振蕩器2501在這個(gè)固定時(shí)間基準(zhǔn)期間的振蕩。因?yàn)榄h(huán)形振蕩器2501以電源電壓VDDvir操作，所述電源電壓VDDvir可以例如由于電源網(wǎng)(powersupply grid)中的電力供應(yīng)變化而變化，所以每次測(cè)量之后的計(jì)數(shù)可以根據(jù)電源網(wǎng)中的電力變化而變化。換句話說(shuō)，環(huán)形振蕩器在固定時(shí)間基準(zhǔn)期間的振蕩數(shù)目可以取決于到環(huán)形振蕩器2501的電力供應(yīng)。例如，環(huán)形振蕩器在固定時(shí)間基準(zhǔn)期間的振蕩數(shù)目(即振蕩器頻率)可以隨著VDDvir的提高而增加，并且可以隨著VDDvir的降低而減小。
[0388]通過(guò)在VDD傳感器的第三信號(hào)輸入端2835c處提供復(fù)位信號(hào),第一計(jì)數(shù)器2820和第二計(jì)數(shù)器2830可以被復(fù)位以用于下一次測(cè)量。
[0389]圖28B是示意基于環(huán)形振蕩器頻率的測(cè)量的VDD傳感器的另一示例性實(shí)現(xiàn)的示意性視圖2850。
[0390]圖28B的VDD傳感器類(lèi)似于圖28A的VDD傳感器，并且另外包括耦接在第一計(jì)數(shù)器2820與開(kāi)關(guān)陣列106之間的二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器2645。轉(zhuǎn)換器2645可以包括信號(hào)輸入端2645a，其可以被耦接到第一計(jì)數(shù)器2820的信號(hào)輸出端2820d，以接收由第一計(jì)數(shù)器2820所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105。轉(zhuǎn)換器2645可以進(jìn)一步包括可以被耦接到開(kāi)關(guān)陣列106的信號(hào)輸出端2645b。轉(zhuǎn)換器2645可以將可以具有二進(jìn)制碼的、第一計(jì)數(shù)器2820的數(shù)字開(kāi)關(guān)陣列控制信號(hào)105轉(zhuǎn)換成具有溫度計(jì)碼的控制信號(hào)2605，并且在信號(hào)輸出端2645b處提供控制信號(hào)2605以控制開(kāi)關(guān)陣列106的開(kāi)關(guān)。
[0391]圖29示出了根據(jù)本公開(kāi)內(nèi)容的另一方面的用于操作電路裝置的方法2900。
[0392]在2902中，耦接到至少一個(gè)公共電源節(jié)點(diǎn)的振蕩器提供信號(hào)，其中所述信號(hào)的振蕩頻率取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。振蕩器可以例如根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面而被配置為例如環(huán)形振蕩器。
[0393]在2904中，耦接到振蕩器的檢測(cè)電路根據(jù)由振蕩器所提供的信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)。檢測(cè)電路可以例如根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面而被配置為例如頻率確定電路。
[0394]在2906中，耦接在至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源(或電力供應(yīng)源)之間的開(kāi)關(guān)陣列例如根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。該開(kāi)關(guān)陣列例如可以根據(jù)本公開(kāi)內(nèi)容的一個(gè)或多個(gè)方面來(lái)配置。
[0395]在下文中，本文所述的電路裝置和方法的各個(gè)方面和潛在效果被論述。
[0396]根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可以允許使舉例來(lái)說(shuō)諸如核心電路的功能電路的性能保持恒定或基本上恒定。這樣的功能電路的性能可以取決于PVT變化，即例如溫度、電源電壓、工藝、老化等的變化。前述參量或參數(shù)中的一個(gè)或多個(gè)的變化可以導(dǎo)致電路性能偏離電路的額定性能。
[0397]為了補(bǔ)償這樣的PVT變化并維持功能電路的額定性能，根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可以包括電子部件(例如延遲線(例如可編程延遲線)或振蕩器(例如環(huán)形振蕩器))，其提供信號(hào)(例如延時(shí)線的輸出信號(hào)或振蕩器的輸出信號(hào))，其中當(dāng)PVT變化發(fā)生時(shí)信號(hào)的時(shí)間行為改變(例如當(dāng)PVT變化發(fā)生時(shí)，延遲線的輸出信號(hào)的信號(hào)延遲改變，或者振蕩器的輸出信號(hào)的振蕩頻率改變)。
[0398]電子部件和功能電路可以駐留在公共電壓域(例如核心電壓域)中，并且到這個(gè)電壓域的電力供應(yīng)可以用反饋環(huán)路基于電子部件所提供的信號(hào)來(lái)控制。該反饋回路可以包括可以被耦接到電子部件并基于該電子部件的信號(hào)的時(shí)間行為(例如TDC提供與延遲線的信號(hào)延遲相對(duì)應(yīng)的數(shù)字輸出字；或者頻率確定電路提供與振蕩器的振蕩頻率相對(duì)應(yīng)的數(shù)字輸出字)向開(kāi)關(guān)陣列提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)的檢測(cè)電路。
[0399]開(kāi)關(guān)陣列可以包括耦接在電子部件和功能電路位于其中的電壓域(例如核心電壓域)與至少一個(gè)電源(例如上電源電壓VDD和/或下電源電壓VSS)之間的至少一個(gè)開(kāi)關(guān)。數(shù)字開(kāi)關(guān)陣列控制信號(hào)可確定開(kāi)關(guān)陣列的(一個(gè)或多個(gè))開(kāi)關(guān)的開(kāi)關(guān)狀態(tài)(即斷開(kāi)或閉合)，換句話說(shuō)就是斷開(kāi)和閉合的開(kāi)關(guān)的數(shù)目，以便可以控制到公共電壓域的電力供應(yīng)。
[0400]根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可以對(duì)環(huán)境變化全局地以及局部地作出反應(yīng)。因此，可以提供分布式的感測(cè)和反應(yīng)系統(tǒng)。
[0401]根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可以具有非常迅速地對(duì)如可能例如由系統(tǒng)的中斷處理所引起的負(fù)載電流的不可預(yù)見(jiàn)的增加作出反應(yīng)的能力。
[0402]根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可降低速度裕度和/或補(bǔ)償延遲變化。
[0403]根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可以提供對(duì)延遲變化的幾乎“瞬時(shí)”的反應(yīng)。
[0404]根據(jù)本公開(kāi)內(nèi)容的各個(gè)方面的電路裝置可以包括:電子部件，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并被配置成提供信號(hào)，其中所述信號(hào)的時(shí)間變化取決于經(jīng)過(guò)所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到電子部件的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)由電子部件所提供的信號(hào)并根據(jù)該信號(hào)的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；以及開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0405]根據(jù)本公開(kāi)內(nèi)容的一個(gè)方面，所述至少一個(gè)電源可以包括或者可以是上電源(提供例如上電源電壓)和/或下電源(提供例如下電源電壓)。
[0406]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述檢測(cè)電路可以被耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)。
[0407]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的至少一個(gè)開(kāi)關(guān)或多個(gè)開(kāi)關(guān)。
[0408]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)開(kāi)關(guān)或所述多個(gè)開(kāi)關(guān)可以包括或者可以是晶體管，例如場(chǎng)效應(yīng)晶體管，例如MOS晶體管，例如PMOS晶體管和/或NMOS晶體管。
[0409]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)開(kāi)關(guān)或所述多個(gè)開(kāi)關(guān)可以包括或者可以是開(kāi)關(guān)電流源。
[0410]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)開(kāi)關(guān)或所述多個(gè)開(kāi)關(guān)可以包括或者可以是開(kāi)關(guān)電流鏡，例如開(kāi)關(guān)MOS電流鏡，例如開(kāi)關(guān)PMOS電流鏡或開(kāi)關(guān)NMOS電流鏡。
[0411]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)可以包括數(shù)字字。所述數(shù)字字可以包括至少一個(gè)比特或多個(gè)比特，其對(duì)應(yīng)于所述開(kāi)關(guān)陣列的所述至少一個(gè)開(kāi)關(guān)或所述多個(gè)開(kāi)關(guān)。
[0412]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電子部件可以被耦接到第一公共電源節(jié)點(diǎn)和第二公共電源節(jié)點(diǎn)，其中所述開(kāi)關(guān)陣列包括耦接在第一公共電源節(jié)點(diǎn)與第一電源之間的第一部分，所述第一部分例如包括至少一個(gè)第一開(kāi)關(guān)或多個(gè)第一開(kāi)關(guān)，并且其中所述開(kāi)關(guān)陣列包括耦接在第二公共電源節(jié)點(diǎn)與第二電源之間的第二部分，所述第二部分例如包括至少一個(gè)第二開(kāi)關(guān)或多個(gè)第二開(kāi)關(guān)。
[0413]根據(jù)本公開(kāi)內(nèi)容的另一方面，第一電源可以是上電源(提供例如上電源電壓)，而第二電源可以是下電源(提供例如下電源電壓)。
[0414]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以進(jìn)一步包括耦接到至少一個(gè)公共電源節(jié)點(diǎn)的功能電路，例如核心電路，其中所述電子部件可以被配置為使得由該電子部件所提供的信號(hào)的額定時(shí)間變化等于或基本上等于由功能電路的至少一個(gè)電路結(jié)構(gòu)所提供的信號(hào)的額定時(shí)間變化。
[0415]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電子部件可以包括或者可以是延遲線，其中由所述電子部件所提供的信號(hào)是通過(guò)延遲線傳播并且在延遲線的信號(hào)輸出端處提供的信號(hào)，并且其中通過(guò)延遲線傳播的信號(hào)的傳播延遲取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0416]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述延遲線可以包括至少一個(gè)延遲元件或多個(gè)延遲元件。
[0417]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述延遲線可以包括以下電路結(jié)構(gòu)中的至少一個(gè):關(guān)鍵路徑或關(guān)鍵路徑的副本；存儲(chǔ)路徑或存儲(chǔ)路徑的副本；輸入/輸出(i/o)路徑或I/O路徑的副本。
[0418]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述延遲線可以被配置為可編程延遲線。例如，所述延遲線可以被編程使得延遲線的額定信號(hào)延遲等于或基本上等于功能電路的至少一個(gè)電路結(jié)構(gòu)的額定信號(hào)延遲。
[0419]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述延遲線可以包括用于設(shè)置延遲線的額定信號(hào)傳播延遲的信號(hào)傳播延遲設(shè)置輸入端。
[0420]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述檢測(cè)電路可以包括或者可以是耦接到延遲線的時(shí)間至數(shù)字轉(zhuǎn)換器，所述時(shí)間至數(shù)字轉(zhuǎn)換器被配置成檢測(cè)在延遲線的輸出端處提供的信號(hào)并根據(jù)信號(hào)通過(guò)該延遲線的傳播延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)。
[0421]根據(jù)本公開(kāi)內(nèi)容的另一方面，由時(shí)間至數(shù)字轉(zhuǎn)換器所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)可以表示溫度計(jì)碼。
[0422]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的多個(gè)開(kāi)關(guān)；并且時(shí)間至數(shù)字轉(zhuǎn)換器可以包括串聯(lián)連接的多個(gè)級(jí)(也被稱為采樣級(jí))，其被連接到延遲線的信號(hào)輸出端，其中每一級(jí)的信號(hào)輸出端可以在每種情況下被耦接到所述多個(gè)開(kāi)關(guān)中的相應(yīng)一個(gè)開(kāi)關(guān)的控制端子。
[0423]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的第一至第η個(gè)開(kāi)關(guān)，η為等于或大于一的整數(shù)，例如大于一，其中時(shí)間至數(shù)字轉(zhuǎn)換器可以包括串聯(lián)連接的第一至第η級(jí)，其被連接到延遲線的信號(hào)輸出端，并且其中每一級(jí)的信號(hào)輸出端可以在每種情況下被耦接到第一至第η個(gè)開(kāi)關(guān)中的相應(yīng)一個(gè)開(kāi)關(guān)的控制端子。
[0424]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述時(shí)間至數(shù)字轉(zhuǎn)換器的每一級(jí)都可以包括采樣寄存器，所述采樣寄存器包括數(shù)據(jù)信號(hào)輸入端、時(shí)鐘信號(hào)輸入端以及連接到該級(jí)的輸出端的輸出端。
[0425]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以包括寄存器，該寄存器包括數(shù)據(jù)信號(hào)輸入端、時(shí)鐘信號(hào)輸入端和輸出端，其中寄存器的輸出端可以被連接到延遲線的輸入端；并且其中寄存器的時(shí)鐘信號(hào)輸入端和采樣寄存器的時(shí)鐘信號(hào)輸入端可以被耦接到時(shí)鐘信號(hào)。
[0426]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的多個(gè)開(kāi)關(guān)；其中所述多個(gè)開(kāi)關(guān)中的第一開(kāi)關(guān)可以被配置成將經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)改變第一量，其中所述多個(gè)開(kāi)關(guān)中的第二開(kāi)關(guān)可被配置成將經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)改變第二量，并且其中第二量可以不同于第一量。
[0427]根據(jù)本公開(kāi)內(nèi)容的另一方面，第一開(kāi)關(guān)可以包括或者可以是第一晶體管，例如MOS晶體管，例如PMOS晶體管或NMOS晶體管，其中第二開(kāi)關(guān)可以包括或者可以是第二晶體管，例如MOS晶體管，例如PMOS晶體管或NMOS晶體管，其中第一和第二晶體管可以具有不同的長(zhǎng)度或?qū)挾龋蛘哌@兩者都不同。
[0428]根據(jù)本公開(kāi)內(nèi)容的另一方面，第一開(kāi)關(guān)可以包括或者可以是與提供第一電流的第一電流源串聯(lián)連接的第一晶體管(例如MOS晶體管，例如PMOS晶體管或NMOS晶體管)；并且第二開(kāi)關(guān)可以包括或者可以是與提供第二電流的第二電流源串聯(lián)連接的第二晶體管(例如MOS晶體管，例如PMOS晶體管或NMOS晶體管)；其中第一和第二電流可以具有不同的幅值。
[0429]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的第一至第η個(gè)開(kāi)關(guān)，η為等于或大于二的整數(shù)；其中時(shí)間至數(shù)字轉(zhuǎn)換器可以包括串聯(lián)連接的第一至第η級(jí)，其被連接到延遲線的信號(hào)輸出端，其中每一級(jí)的信號(hào)輸出端可以在每種情況下被耦接到第一至第η個(gè)開(kāi)關(guān)中的相應(yīng)一個(gè)開(kāi)關(guān)的控制端子；并且其中所述第一至第η個(gè)開(kāi)關(guān)中的至少第i個(gè)開(kāi)關(guān)和第j個(gè)開(kāi)關(guān)(j > i)可以被配置為使得與第i個(gè)開(kāi)關(guān)相比，第j個(gè)開(kāi)關(guān)將到所述公共電源節(jié)點(diǎn)的電力供應(yīng)改變更大的量。
[0430]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)公共電源節(jié)點(diǎn)可以包括第一公共電源節(jié)點(diǎn)，其中所述開(kāi)關(guān)陣列可以包括第一至第η個(gè)開(kāi)關(guān)，η為等于或大于二的整數(shù)；所述時(shí)間至數(shù)字轉(zhuǎn)換器可以包括串聯(lián)連接的第一至第η級(jí)，其被連接到延遲線的信號(hào)輸出端，其中每一級(jí)的信號(hào)輸出端可以在每種情況下被耦接到第一至第η個(gè)開(kāi)關(guān)中的相應(yīng)一個(gè)開(kāi)關(guān)的控制端子；其中所述第一至第η個(gè)開(kāi)關(guān)中的第一至第k個(gè)開(kāi)關(guān)(k<n)可以被耦接在第一公共電源節(jié)點(diǎn)與第一電源之間；并且其中所述第一至第η個(gè)開(kāi)關(guān)中的第(k+Ι)至第η個(gè)開(kāi)關(guān)可以被耦接在第一公共電源節(jié)點(diǎn)與第二電源之間。
[0431]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述第一電源可以是上電源(提供例如上電源電壓)，而所述第二電源可以是下電源(提供例如下電源電壓)。
[0432]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以包括邏輯電路，其被耦接在檢測(cè)電路(例如時(shí)間至數(shù)字轉(zhuǎn)換器)與開(kāi)關(guān)陣列之間。
[0433]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述邏輯電路可以被配置成提供以下功能中的至少一個(gè):緩沖功能；遲滯功能；過(guò)濾功能；使能/禁用功能；逐位重映射功能；編碼功能；解碼功能；壓縮功能；解壓縮功能。
[0434]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電子部件可以包括或者可以是振蕩器，例如環(huán)形振蕩器；其中由電子部件所提供的信號(hào)可以是在振蕩器的輸出端處提供的信號(hào)；并且其中所述信號(hào)的振蕩頻率可以取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0435]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述檢測(cè)電路可以包括或者可以是耦接到所述振蕩器(例如環(huán)形振蕩器)的頻率確定電路，該頻率確定電路被配置成檢測(cè)在振蕩器的輸出端處提供的信號(hào)并根據(jù)該信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)。
[0436]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述頻率確定電路可以包括耦接到所述振蕩器(例如環(huán)形振蕩器)的輸出端的計(jì)數(shù)器，并被配置成計(jì)算所述振蕩器在預(yù)定基準(zhǔn)時(shí)間間隔期間的振蕩數(shù)目。
[0437]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述檢測(cè)電路可以包括使能電路，其被耦接到所述振蕩器(例如環(huán)形振蕩器)并被配置成在預(yù)定基準(zhǔn)時(shí)間間隔內(nèi)使能所述振蕩器。
[0438]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以進(jìn)一步包括二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器，其被耦接在檢測(cè)電路(例如頻率確定電路，例如計(jì)數(shù)器的信號(hào)輸出端)與開(kāi)關(guān)陣列之間。
[0439]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以包括:至少一個(gè)附加電子部件，其被耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)并被配置成提供至少一個(gè)附加信號(hào)，其中所述至少一個(gè)附加信號(hào)的時(shí)間變化取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)，并且其中所述至少一個(gè)附加信號(hào)被相對(duì)于電子部件的信號(hào)時(shí)移；至少一個(gè)附加檢測(cè)電路，其被耦接到所述至少一個(gè)附加電子部件，所述至少一個(gè)附加檢測(cè)電路被配置成檢測(cè)由所述至少一個(gè)附加電子部件所提供的所述至少一個(gè)附加信號(hào)并根據(jù)所述至少一個(gè)附加信號(hào)的時(shí)間變化來(lái)提供至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)；其中所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的至少一個(gè)第一開(kāi)關(guān)和至少一個(gè)附加開(kāi)關(guān)；其中所述開(kāi)關(guān)陣列可以被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)和所述至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；其中所述至少一個(gè)第一開(kāi)關(guān)可以通過(guò)由檢測(cè)電路所提供的數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制，并且所述至少一個(gè)附加開(kāi)關(guān)可以通過(guò)由所述至少一個(gè)附加檢測(cè)電路所提供的所述至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制。
[0440]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加電子部件可以包括至少一個(gè)附加延遲線；其中由所述至少一個(gè)附加電子部件所提供的至少一個(gè)附加信號(hào)可以是通過(guò)所述至少一個(gè)附加延遲線傳播并且在所述至少一個(gè)附加延遲線的輸出端處提供的信號(hào)；其中通過(guò)所述至少一個(gè)附加延遲線傳播的信號(hào)的傳播延遲可以取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0441]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加延遲線可以包括至少一個(gè)延遲元件或多個(gè)延遲元件。
[0442]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加延遲線可以包括以下電路結(jié)構(gòu)中的至少一個(gè):關(guān)鍵路徑或關(guān)鍵路徑的副本；存儲(chǔ)路徑或存儲(chǔ)路徑的副本；1/0路徑或I/O路徑的副本。
[0443]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加延遲線可以被配置為可編程延遲線，其包括用于設(shè)置所述至少一個(gè)附加延遲線的額定信號(hào)傳播延遲的信號(hào)傳播延遲設(shè)置輸入端。
[0444]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加檢測(cè)電路可以包括耦接到所述至少一個(gè)附加延遲線的至少一個(gè)附加的時(shí)間至數(shù)字轉(zhuǎn)換器，所述至少一個(gè)附加的時(shí)間至數(shù)字轉(zhuǎn)換器被配置成檢測(cè)在所述至少一個(gè)附加延遲線的輸出端處提供的信號(hào)并根據(jù)所述信號(hào)通過(guò)所述至少一個(gè)附加延遲線的傳播延遲來(lái)提供所述至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)。
[0445]根據(jù)本公開(kāi)內(nèi)容的另一方面，由所述至少一個(gè)附加的時(shí)間至數(shù)字轉(zhuǎn)換器所提供的至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)可以表示溫度計(jì)碼。
[0446]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以進(jìn)一步包括至少一個(gè)附加邏輯電路，其被耦接在所述至少一個(gè)附加的時(shí)間至數(shù)字轉(zhuǎn)換器與所述開(kāi)關(guān)陣列之間。
[0447]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加邏輯電路可以被配置成提供以下功能中的至少一個(gè):緩沖功能；遲滯功能；過(guò)濾功能；使能/禁用功能；逐位重映射功能；編碼功能；解碼功能；壓縮功能；解壓縮功能。
[0448]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加電子部件可以包括或者可以是至少一個(gè)附加振蕩器(例如環(huán)形振蕩器)；其中由所述至少一個(gè)附加電子部件所提供的信號(hào)可以是在所述至少一個(gè)附加振蕩器的輸出端處提供的信號(hào)；其中所述信號(hào)的振蕩頻率可以取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0449]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加檢測(cè)電路可以包括或者可以是耦接到所述至少一個(gè)附加振蕩器的至少一個(gè)附加的頻率確定電路，所述至少一個(gè)附加的頻率確定電路被配置成檢測(cè)在所述至少一個(gè)附加振蕩器的輸出端處提供的信號(hào)并根據(jù)所述信號(hào)的振蕩頻率來(lái)提供所述至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)。
[0450]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加的頻率確定電路可以包括至少一個(gè)附加計(jì)數(shù)器，其被耦接到所述至少一個(gè)附加振蕩器的輸出端并且被配置成計(jì)算所述至少一個(gè)附加環(huán)形振蕩器在預(yù)定基準(zhǔn)時(shí)間間隔期間的振蕩數(shù)目。[0451]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加檢測(cè)電路可以包括至少一個(gè)附加使能電路，其被耦接到所述至少一個(gè)附加振蕩器并被配置成在預(yù)定基準(zhǔn)時(shí)間間隔內(nèi)使能所述至少一個(gè)附加振蕩器。
[0452]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述至少一個(gè)附加檢測(cè)電路可以包括至少一個(gè)附加的二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器，其被耦接在所述至少一個(gè)附加計(jì)數(shù)器的輸出端與所述開(kāi)關(guān)陣列之間。
[0453]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以包括耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)的至少一個(gè)功能電路，例如為至少一個(gè)核心電路。
[0454]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以進(jìn)一步包括至少一個(gè)偏移控制開(kāi)關(guān)，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與主電源之間并且被配置成控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的偏移電力供應(yīng)。
[0455]根據(jù)本公開(kāi)內(nèi)容的另一方面，所述電路裝置可以進(jìn)一步包括:附加電子部件，其被耦接到主電源并且被配置成提供附加信號(hào)，其中所述附加信號(hào)的時(shí)間變化可以取決于通過(guò)所述主電源的電力供應(yīng)；耦接到所述附加電子部件的附加檢測(cè)電路，所述附加檢測(cè)電路被配置成檢測(cè)由所述附加電子部件所提供的附加信號(hào)并根據(jù)所述附加信號(hào)的時(shí)間變化來(lái)提供附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)；其中所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的至少一個(gè)第一開(kāi)關(guān)，以及耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述主電源之間的至少一個(gè)附加開(kāi)關(guān)；其中所述開(kāi)關(guān)陣列可以被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)和所述附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)，其中所述至少一個(gè)第一開(kāi)關(guān)可以由所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制而所述至少一個(gè)附加開(kāi)關(guān)可以由所述附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制。
[0456]根據(jù)本公開(kāi)內(nèi)容的另一方面，電路裝置可以包括:電子部件，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并被配置成提供信號(hào)；耦接到電子部件的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)所述信號(hào)的取決于電源的信號(hào)傳播延遲并根據(jù)所檢測(cè)到的信號(hào)傳播延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0457]根據(jù)本公開(kāi)內(nèi)容的另一方面，電路裝置可以包括:延遲線，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并被配置成提供信號(hào)，其中所述信號(hào)的延遲取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到延遲線的時(shí)間至數(shù)字轉(zhuǎn)換器，所述時(shí)間至數(shù)字轉(zhuǎn)換器被配置成檢測(cè)由延遲線提供的信號(hào)并根據(jù)所述信號(hào)的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0458]所述延遲線可以被配置為可編程延遲線。
[0459]所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的至少一個(gè)開(kāi)關(guān)，所述至少一個(gè)開(kāi)關(guān)由數(shù)字控制信號(hào)控制。
[0460]所述電路裝置可以進(jìn)一步包括耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)的功能電路，其中所述延遲線的額定信號(hào)延遲可以等于或基本上等于所述功能電路中的至少一個(gè)電路結(jié)構(gòu)的額定信號(hào)延遲。[0461]根據(jù)本公開(kāi)內(nèi)容的另一方面，電路裝置可以包括:振蕩器，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并被配置成提供信號(hào)，其中所述信號(hào)的振蕩頻率取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；耦接到所述振蕩器的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)由所述振蕩器所提供的信號(hào)并根據(jù)所述信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0462]所述開(kāi)關(guān)陣列可以包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電源之間的至少一個(gè)開(kāi)關(guān)，所述至少一個(gè)開(kāi)關(guān)由所述數(shù)字控制信號(hào)來(lái)控制。
[0463]根據(jù)本公開(kāi)內(nèi)容的另一方面，用于操作電路裝置的方法可以包括:由耦接到至少一個(gè)公共電源節(jié)點(diǎn)的電子部件來(lái)提供信號(hào)，其中所述信號(hào)的時(shí)間變化取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；根據(jù)由所述電子部件所提供的所述信號(hào)的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)，借助于耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間的開(kāi)關(guān)陣列來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0464]根據(jù)本公開(kāi)內(nèi)容的另一方面，用于操作電路裝置的方法可以包括:由耦接到至少一個(gè)公共電源節(jié)點(diǎn)的延遲線來(lái)提供信號(hào)，其中所述信號(hào)的延遲取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；根據(jù)由所述延遲線所提供的所述信號(hào)的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)，借助于耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間的開(kāi)關(guān)陣列來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0465]根據(jù)本公開(kāi)內(nèi)容的另一方面，用于操作電路裝置的方法可以包括:由耦接到至少一個(gè)公共電源節(jié)點(diǎn)的振蕩器來(lái)提供信號(hào)，其中所述信號(hào)的振蕩頻率取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)；根據(jù)由所述振蕩器所提供的所述信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)；根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)，借助于耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電源之間的開(kāi)關(guān)陣列來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
[0466]雖然已經(jīng)參照本公開(kāi)內(nèi)容的特定方面具體地示出和描述了本實(shí)用新型，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解的是，可以在其中作出形式和細(xì)節(jié)上的各種改變而不背離由所附權(quán)利要求所限定的本實(shí)用新型的精神和范圍。本實(shí)用新型的范圍因此由所附權(quán)利要求來(lái)指示，并且落入權(quán)利要求的等同內(nèi)容的意義和范圍之內(nèi)的所有修改因此都旨在被包括。
【權(quán)利要求】
1.一種電路裝置，其包括: 電子部件，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供具有時(shí)間變化的第一信號(hào)，所述時(shí)間變化基于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)； 耦接到所述電子部件的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)所述第一信號(hào)并且基于所述第一信號(hào)的時(shí)間變化來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)； 開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成基于所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
2.根據(jù)權(quán)利要求1所述的電路裝置， 其中所述開(kāi)關(guān)陣列包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電力供應(yīng)源之間的至少一個(gè)開(kāi)關(guān)， 其中所述至少一個(gè)開(kāi)關(guān)包括以下各項(xiàng)中的至少一個(gè): 晶體管； 開(kāi)關(guān)電流源； 開(kāi)關(guān)電流鏡。
3.根據(jù)權(quán)利要求 1所述的電路裝置，其還包括: 耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)的功能電路，其具有用于提供第二信號(hào)的至少一個(gè)電路結(jié)構(gòu)，其中所述第一信號(hào)的額定時(shí)間變化基本上等于所述第二信號(hào)的額定時(shí)間變化。
4.根據(jù)權(quán)利要求1所述的電路裝置， 其中所述開(kāi)關(guān)陣列包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電力供應(yīng)源之間的多個(gè)開(kāi)關(guān)；并且 其中所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)包括數(shù)字字，所述數(shù)字字包括與所述多個(gè)開(kāi)關(guān)相對(duì)應(yīng)的多個(gè)比特。
5.根據(jù)權(quán)利要求1所述的電路裝置， 其中所述電子部件被耦接到第一公共電源節(jié)點(diǎn)和第二公共電源節(jié)點(diǎn)； 其中所述開(kāi)關(guān)陣列包括耦接在所述第一公共電源節(jié)點(diǎn)與第一電力供應(yīng)源之間的第一部分；并且 其中所述開(kāi)關(guān)陣列包括耦接在所述第二公共電源節(jié)點(diǎn)與第二電力供應(yīng)源之間的第二部分。
6.根據(jù)權(quán)利要求1所述的電路裝置， 其中所述電子部件包括延遲線； 其中所述第一信號(hào)是通過(guò)所述延遲線傳播并且在所述延遲線的信號(hào)輸出端處提供的信號(hào); 其中通過(guò)所述延遲線傳播的所述信號(hào)的傳播延遲基于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
7.根據(jù)權(quán)利要求6所述的電路裝置， 其中所述延遲線包括以下電路結(jié)構(gòu)中的至少一個(gè): 關(guān)鍵路徑或關(guān)鍵路徑的副本； 存儲(chǔ)路徑或存儲(chǔ)路徑的副本；輸入輸出路徑或輸入輸出路徑的副本。
8.根據(jù)權(quán)利要求6所述的電路裝置， 其中所述延遲線被配置為可編程延遲線。
9.根據(jù)權(quán)利要求6所述的電路裝置， 其中所述檢測(cè)電路包括耦接到所述延遲線的時(shí)間至數(shù)字轉(zhuǎn)換器，所述時(shí)間至數(shù)字轉(zhuǎn)換器被配置成檢測(cè)在所述延遲線的信號(hào)輸出端處提供的信號(hào)，并且配置成基于所述信號(hào)的傳播延遲來(lái)提供所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)。
10.根據(jù)權(quán)利要求9所述的電路裝置， 其中所述開(kāi)關(guān)陣列包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電力供應(yīng)源之間的多個(gè)開(kāi)關(guān)； 其中所述時(shí)間至數(shù)字轉(zhuǎn)換器包括連接到所述延遲線的信號(hào)輸出端的、串聯(lián)連接的多個(gè)級(jí)，其中每一級(jí)的信號(hào)輸出端在每種情況下被耦接到所述多個(gè)開(kāi)關(guān)中的相應(yīng)一個(gè)開(kāi)關(guān)的控制端子。
11.根據(jù)權(quán)利要求1所述的電路裝置， 其中所述開(kāi)關(guān)陣列包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電力供應(yīng)源之間的多個(gè)開(kāi)關(guān)； 其中所述多個(gè)開(kāi)關(guān)中的第一開(kāi)關(guān)被配置成將經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)改變第一量； 其中所述多個(gè)開(kāi)關(guān)中的第二開(kāi)關(guān)被配置成將經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)改變第二量； 其中所述第二量不同于所述第一量。
12.根據(jù)權(quán)利要求1所述的電路裝置， 其還包括耦接在所述檢測(cè)電路與所述開(kāi)關(guān)陣列之間的邏輯電路。
13.根據(jù)權(quán)利要求12所述的電路裝置， 其中所述邏輯電路被配置成提供以下功能中的至少一個(gè): 緩沖功能； 遲滯功能； 過(guò)濾功能； 使能/禁用功能； 逐位重映射功能； 編碼功能； 解碼功能； 壓縮功能； 解壓縮功能。
14.根據(jù)權(quán)利要求1所述的電路裝置， 其中所述電子部件包括振蕩器； 其中所述第一信號(hào)是在所述振蕩器的信號(hào)輸出端處提供的信號(hào)； 其中所述信號(hào)的振蕩頻率基于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
15.根據(jù)權(quán)利要求14所述的電路裝置，其中所述振蕩器是環(huán)形振蕩器。
16.根據(jù)權(quán)利要求14所述的電路裝置， 其中所述檢測(cè)電路包括耦接到所述振蕩器的頻率確定電路，所述頻率確定電路被配置成檢測(cè)在所述振蕩器的信號(hào)輸出端處提供的所述第一信號(hào)，并且配置成基于所述信號(hào)的振蕩頻率來(lái)提供所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)。
17.根據(jù)權(quán)利要求16所述的電路裝置，其還包括: 耦接在所述檢測(cè)電路與所述開(kāi)關(guān)陣列之間的二進(jìn)制碼至溫度計(jì)碼轉(zhuǎn)換器。
18.根據(jù)權(quán)利要求1所述的電路裝置，其還包括: 至少一個(gè)附加電子部件，其被耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供至少一個(gè)附加信號(hào)，其中所述至少一個(gè)附加信號(hào)的時(shí)間變化取決于到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)，并且其中所述至少一個(gè)附加信號(hào)相對(duì)于所述第一信號(hào)被時(shí)移； 至少一個(gè)附加檢測(cè)電路，其被耦接到所述至少一個(gè)附加電子部件，所述至少一個(gè)附加檢測(cè)電路被配置成檢測(cè)所述至少一個(gè)附加信號(hào)并且配置成基于所述至少一個(gè)附加信號(hào)的時(shí)間變化來(lái)提供至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)； 其中所述開(kāi)關(guān)陣列包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電力供應(yīng)源之間的至少一個(gè)第一開(kāi)關(guān)和至少一個(gè)附加開(kāi)關(guān)； 其中所述開(kāi)關(guān)陣列被配置成基于所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)和所述至少一個(gè)附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制到所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)； 其中所述至少一個(gè)第一開(kāi)關(guān)由所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制，而所述至少一個(gè)附加開(kāi)關(guān)由所述至少一個(gè)附加 數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制。
19.根據(jù)權(quán)利要求1所述的電路裝置，其還包括: 附加電子部件，其被耦接到主電力供應(yīng)源并且被配置成提供附加信號(hào)，其中所述附加信號(hào)的時(shí)間變化基于通過(guò)所述主電力供應(yīng)源的電力供應(yīng)； 耦接到所述附加電子部件的附加檢測(cè)電路，所述附加檢測(cè)電路被配置成檢測(cè)由所述附加電子部件所提供的所述附加信號(hào)，并且配置成基于所述附加信號(hào)的時(shí)間變化來(lái)提供附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)； 其中所述開(kāi)關(guān)陣列包括耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述至少一個(gè)電力供應(yīng)源之間的至少一個(gè)第一開(kāi)關(guān)，以及耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與所述主電力供應(yīng)源之間的至少一個(gè)附加開(kāi)關(guān)； 其中所述開(kāi)關(guān)陣列被配置成基于所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)和所述附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)， 其中所述至少一個(gè)第一開(kāi)關(guān)由所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制，而所述至少一個(gè)附加開(kāi)關(guān)由所述附加數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制。
20.—種電路裝置，其包括: 延遲線，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供信號(hào)，其中所述信號(hào)的延遲取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)； 耦接到所述延遲線的時(shí)間至數(shù)字轉(zhuǎn)換器，所述時(shí)間至數(shù)字轉(zhuǎn)換器被配置成檢測(cè)由所述延遲線所提供的信號(hào)并且配置成根據(jù)所述信號(hào)的延遲來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)； 開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成根據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
21.根據(jù)權(quán)利要求20所述的電路裝置， 其中所述延遲線被配置為可編程延遲線。
22.根據(jù)權(quán)利要求20所述的電路裝置，其還包括: 功能電路，其被耦接到所述至少一個(gè)公共電源節(jié)點(diǎn)； 其中所述延遲線被配置為使得所述延遲線的額定信號(hào)延遲基本上等于所述功能電路中的至少一個(gè)電路結(jié)構(gòu)的額定信號(hào)延遲。
23.—種電路裝置，其包括: 振蕩器，其被耦接到至少一個(gè)公共電源節(jié)點(diǎn)并且被配置成提供信號(hào)，其中所述信號(hào)的振蕩頻率取決于經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)； 耦接到所述振蕩器的檢測(cè)電路，所述檢測(cè)電路被配置成檢測(cè)由所述振蕩器所提供的信號(hào)，并且配置成根據(jù)所述信號(hào)的振蕩頻率來(lái)提供數(shù)字開(kāi)關(guān)陣列控制信號(hào)； 開(kāi)關(guān)陣列，其被耦接在所述至少一個(gè)公共電源節(jié)點(diǎn)與至少一個(gè)電力供應(yīng)源之間，所述開(kāi)關(guān)陣列被配置成根 據(jù)所述數(shù)字開(kāi)關(guān)陣列控制信號(hào)來(lái)控制經(jīng)由所述至少一個(gè)公共電源節(jié)點(diǎn)的電力供應(yīng)。
24.根據(jù)權(quán)利要求23所述的電路裝置， 其中所述振蕩器是環(huán)形振蕩器。
【文檔編號(hào)】G05F1/56GK203588103SQ201320400021
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2013年5月3日 優(yōu)先權(quán)日:2012年5月3日
【發(fā)明者】T·鮑曼, C·帕哈, P·馬爾拉 申請(qǐng)人:英特爾移動(dòng)通信有限責(zé)任公司