基于fpga的超高速工業(yè)控制器的制造方法
【專利摘要】一種基于FPGA的超高速工業(yè)控制器，包括有主控制單元，F(xiàn)PGA獨(dú)立電源供電單元，JTAG調(diào)試接口電路，EPCS16程序配置電路，時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元，調(diào)理板電源供電單元，16路模擬量輸入A/D轉(zhuǎn)換單元，8路模擬量輸出D/A轉(zhuǎn)換單元，開關(guān)量輸入信號(hào)隔離與調(diào)理單元，開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元，RS232/半/全雙工RS485/RS422總線通信單元，16路工業(yè)現(xiàn)場(chǎng)開關(guān)量輸入，上位機(jī)或接入工業(yè)網(wǎng)絡(luò)。本實(shí)用新型僅使用一片F(xiàn)PGA作為主控芯片，完成工業(yè)控制系統(tǒng)的模擬量、開關(guān)量的采集與控制，最突出的特點(diǎn)是速度快、超高速，同時(shí)具有成本低、通用性好、穩(wěn)定性高、可靠性好、現(xiàn)場(chǎng)可編程與擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)。
【專利說(shuō)明】基于FPGA的超高速工業(yè)控制器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種工業(yè)控制器。特別是涉及一種適用于多路模擬量采集與控制場(chǎng)合的基于FPGA的超高速工業(yè)控制器。
【背景技術(shù)】
[0002]近年來(lái)，隨著計(jì)算機(jī)技術(shù)和電子技術(shù)的不斷進(jìn)步和完善，通用數(shù)字控制器作為工業(yè)自動(dòng)化控制類產(chǎn)品，已經(jīng)被越來(lái)越多的產(chǎn)業(yè)領(lǐng)域接受，并已達(dá)到一個(gè)令人矚目的市場(chǎng)規(guī)模。在航空航天、大型裝備制造、電子信息等高新領(lǐng)域中，對(duì)控制器的快速性、穩(wěn)定性、抗干擾性、精度、速度等指標(biāo)提出了更高的要求，對(duì)超高速工業(yè)控制器的需求越來(lái)越強(qiáng)烈。國(guó)內(nèi)工業(yè)控制器近年在追趕國(guó)際先進(jìn)水平方面取得了一定進(jìn)展，但總體水平仍落后于國(guó)外技術(shù)先進(jìn)的國(guó)家，發(fā)展還不成熟，主要體現(xiàn)在:①控制器難以運(yùn)用于超高速應(yīng)用場(chǎng)合，抗干擾性和穩(wěn)定性較差。由于控制器軟硬件體系結(jié)構(gòu)設(shè)計(jì)不合理，導(dǎo)致控制周期大于超高速應(yīng)用的要求，抗干擾性和穩(wěn)定性不好，最終的控制效果較差。②核心控制器沒有獨(dú)立知識(shí)產(chǎn)權(quán)。現(xiàn)有的控制系統(tǒng)普遍采用國(guó)外PLC控制器及相關(guān)軟件組成，所配控制器只有個(gè)別國(guó)外廠家提供，控制功能專用，不適合我國(guó)的應(yīng)用要求。
[0003]現(xiàn)如今國(guó)內(nèi)工業(yè)控制器市場(chǎng)仍是國(guó)外產(chǎn)品占據(jù)大部分份額，而高水平的控制器市場(chǎng)幾乎被幾家國(guó)外公司壟斷，也就是說(shuō)我國(guó)現(xiàn)在缺乏一種自主知識(shí)產(chǎn)權(quán)的超高速、低成本、高可靠性的工業(yè)控制器。
[0004]因此，開發(fā)一款具備自主知識(shí)產(chǎn)權(quán)，能夠通用于各種控制系統(tǒng)的超高速、低成本、高可靠性的超高速工業(yè)控制器具有重要的意義。
[0005]工業(yè)控制系統(tǒng)現(xiàn)場(chǎng)包含各類設(shè)備:控制室或現(xiàn)場(chǎng)的上位計(jì)算機(jī)；測(cè)量現(xiàn)場(chǎng)各種生產(chǎn)變量的模擬式傳感器，如流量傳感器、壓力傳感器、位移傳感器、溫度傳感器等；改變管路流體流量的調(diào)節(jié)閥，如溢流閥、比例雙向閥等；反映生產(chǎn)狀態(tài)與人機(jī)交互的開關(guān)式設(shè)備，如警報(bào)開關(guān)、啟動(dòng)/停止按鈕等；用于通斷各種生產(chǎn)回路的電磁閥等。
[0006]超高速工業(yè)控制器在工業(yè)控制系統(tǒng)中的應(yīng)用情況，為了與上述工業(yè)控制系統(tǒng)現(xiàn)場(chǎng)包含的各類設(shè)備交互，超高速工業(yè)控制器具有如下接口:RS232和RS422(半/全雙工RS485)總線——用于與上位機(jī)通信，16路4?20mA/0?IOV模擬量輸入信號(hào)Al——用于采集各種模擬式傳感器信號(hào)，8路-1OV?+IOV模擬量輸出信號(hào)AO——用于控制調(diào)節(jié)閥開度，16路開關(guān)量輸入信號(hào)DI—一用于讀取現(xiàn)場(chǎng)的各種開關(guān)量輸入狀態(tài)，8路開關(guān)量輸出信號(hào)DO——用于直接驅(qū)動(dòng)生產(chǎn)中的各種電磁閥。
[0007]FPGA (現(xiàn)場(chǎng)可編程門陣列)的主要作用是:FPGA通過(guò)A/D轉(zhuǎn)換器將最多16路傳感器采集的模擬量輸入信號(hào)Al轉(zhuǎn)換為FPGA能識(shí)別的二進(jìn)制信息，然后FPGA根據(jù)這些信息與控制算法計(jì)算出調(diào)節(jié)閥應(yīng)有的開度，然后經(jīng)過(guò)D/A轉(zhuǎn)換器和驅(qū)動(dòng)放大電路，輸出最多8路-1OV?+IOV模擬量給調(diào)節(jié)閥，從而達(dá)到控制目的:同時(shí)FPGA可通過(guò)RS232和RS422(半/全雙工RS485)總線向上位機(jī)發(fā)送所有16路A1、8路AO的數(shù)值和16路D1、8路DO的狀態(tài)，上位機(jī)可向FPGA發(fā)送各種控制信息。
【發(fā)明內(nèi)容】

[0008]本實(shí)用新型所要解決的技術(shù)問(wèn)題是，提供一種能夠通用于各種控制系統(tǒng)的超高速、低成本、高可靠性的可與上位機(jī)共同組成控制系統(tǒng)及能夠直接與傳感器和執(zhí)行機(jī)構(gòu)信號(hào)匹配的基于FPGA的超高速工業(yè)控制器。
[0009]本實(shí)用新型所采用的技術(shù)方案是:一種基于FPGA的超高速工業(yè)控制器，包括有主控制單元，所述主控制單元的:模擬量信號(hào)輸入端通過(guò)2組SPI接口連接16路模擬量輸入A/D轉(zhuǎn)換單元，模擬量信號(hào)輸出端通過(guò)SPI接口連接8路模擬量輸出D/A轉(zhuǎn)換單元，開關(guān)量信號(hào)輸入端連接開關(guān)量輸入信號(hào)隔離與調(diào)理單元，開關(guān)量信號(hào)輸出端連接開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元，所述的16路模擬量輸入A/D轉(zhuǎn)換單元和8路模擬量輸出D/A轉(zhuǎn)換單元的電源輸入端分別連接調(diào)理板電源供電單元，所述的開關(guān)量輸入信號(hào)隔離與調(diào)理單元的輸入端連接16路工業(yè)現(xiàn)場(chǎng)開關(guān)量輸入，所述主控制單元通過(guò)RS232/半/全雙工RS485/RS422總線通信單元連接上位機(jī)或接入工業(yè)網(wǎng)絡(luò)，所述主控制單元的電源輸入端連接FPGA獨(dú)立電源供電單元，所述主控制單元還分別連接JTAG調(diào)試接口電路、EPCS16程序配置電路和時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元，其中，所述的主控制單元與所述的FPGA獨(dú)立電源供電單元、JTAG調(diào)試接口電路、EPCS16程序配置電路以及時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元共同構(gòu)成基于FPGA的超高速工業(yè)控制器的四層核心板，所述的調(diào)理板電源供電單元與16路模擬量輸入A/D轉(zhuǎn)換單元、8路模擬量輸出D/A轉(zhuǎn)換單元、開關(guān)量輸入信號(hào)隔離與調(diào)理單元、開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元以及RS232/半/全雙工RS485/RS422總線通信單元共同構(gòu)成基于FPGA的超高速工業(yè)控制器的兩層信號(hào)調(diào)理板。
[0010]所述的FPGA獨(dú)立電源供電單元包括有將24V直流電源轉(zhuǎn)換成5V直流電源的DC/DC轉(zhuǎn)換模塊U4，所述DC/DC轉(zhuǎn)換模塊U4輸出的5V直流電源分別連接開關(guān)型穩(wěn)壓電源U5、線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3，所述開關(guān)型穩(wěn)壓電源U5的I腳接5V電源以及分別通過(guò)電容C39和電容C41地，O腳、3腳和5腳接地，2腳連接電感L的一端，電感L的另一端與4腳共同分別通過(guò)電容Cl、電容C40和電容C42接地，還共同依次通過(guò)電阻R3和發(fā)光二極管Led接地，還共同構(gòu)成3.3V電源輸出端，所述的線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3的3腳分別連接DC/DC轉(zhuǎn)換模塊U4輸出的5V電源，該線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3的3腳還分別對(duì)應(yīng)通過(guò)電容C38和電容C45接地，I腳均接地，所述的線性穩(wěn)壓電源U2的2腳和4腳均分別通過(guò)電容C36和電容C37接地，通過(guò)電感L輸出2.5V電源，以及通過(guò)電感L和電容C35接地，所述的線性穩(wěn)壓電源U3的2腳和4腳輸出2.5V電源，以及均分別通過(guò)電容C43和電容C44接地。
[0011]所述的16路模擬量輸入A/D轉(zhuǎn)換單元包括有連接16路模擬量輸入信號(hào)的前8路信號(hào)的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路、與所述的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路的輸出端相連的第一片12位8通道A/D轉(zhuǎn)換器電路、連接16路模擬量輸入信號(hào)的后8路信號(hào)的模擬量輸入信號(hào)I/V變換電路和與所述的模擬量輸入信號(hào)I/V變換電路的輸出端相連的第二片12位8通道A/D轉(zhuǎn)換器電路，所述的第一片12位8通道A/D轉(zhuǎn)換器電路和第二片12位8通道A/D轉(zhuǎn)換器電路的輸出端均連接A/D接口數(shù)字隔離電路，所述的A/D接口數(shù)字隔離電路通過(guò)2組SPI接口連接至主控制單元的8個(gè)用戶I/O 口上。
[0012]所述的第一片12位8通道A/D轉(zhuǎn)換器電路和第二片12位8通道A/D轉(zhuǎn)換器電路分別是由型號(hào)為AD7928的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14構(gòu)成，所述的A/D接口數(shù)字隔離電路是由二個(gè)型號(hào)為ADuM1201CR的磁耦隔離芯片U9、U11，二個(gè)型號(hào)為ADuM1200CR的磁耦隔離芯片U10、U12構(gòu)成，所述的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的7腳連接
2.5V電壓基準(zhǔn)源U29，9?16腳分別對(duì)應(yīng)連接模擬量輸入類型選擇與電壓轉(zhuǎn)換電路和模擬量輸入信號(hào)I/V變換電路的輸出端，所述的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的1、2、3和18腳分別對(duì)應(yīng)連接構(gòu)成A/D接口數(shù)字隔離電路的磁耦隔離芯片U9、U10、U11和U12的
2、3、6和7腳，所述的磁耦隔離芯片U9、U10、Ull和U12的I腳接3.3V電源，8腳接5V電源，所述A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的5、6和19腳接5V電源；
[0013]所述的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路包括有由用于連接16路模擬量輸入信號(hào)的前8路信號(hào)的接口 PPl和兩個(gè)型號(hào)為TL084ID的4通道雙極性運(yùn)算放大器Fl構(gòu)成的兩組結(jié)構(gòu)完全相同的電路，在其中任一組電路中:所述的4通道雙極性運(yùn)算放大器Fl的
12、10、5和3腳分別對(duì)應(yīng)連接所述接口 PPl的1、2、4和5腳，所述接口 PPl的1、2、4和5腳還各依次通過(guò)一個(gè)開關(guān)和一個(gè)電阻接地，所述的4通道雙極性運(yùn)算放大器Fl的4腳接正12V電源，11腳接負(fù)12V電源，13腳和14腳構(gòu)成一路輸出A10，9腳和8腳構(gòu)成I路輸出AI1，6腳和7腳構(gòu)成一路輸出AI2，2腳和I腳構(gòu)成一路輸出Al3，所述4通道雙極性運(yùn)算放大器Fl的13腳和14腳、9腳和8腳、6腳和7腳以及2腳和I腳還各分別通過(guò)一個(gè)二極管和一個(gè)電容接地，12,10,5和3腳還各通過(guò)一個(gè)電阻接地；
[0014]所述的模擬量輸入信號(hào)I/V變換電路用于連接16路模擬量輸入信號(hào)的后8路信號(hào)的接口 PP2，以及8組結(jié)構(gòu)完全相同的I/V變換電路，其中，任一個(gè)I/V變換電路都是由一個(gè)電阻、一個(gè)二極管和一個(gè)電容相并聯(lián)構(gòu)成，并聯(lián)后的一端接接口 PP2的一個(gè)端腳以及連接第二片12位8通道A/D轉(zhuǎn)換器電路的輸入端，并聯(lián)后的另一端接地。
[0015]所述的8路模擬量輸出D/A轉(zhuǎn)換單元(8)包括有依次連接的D/A接口數(shù)字隔離電路(81 )、14位8通道D/A轉(zhuǎn)換器電路以及模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路，其中所述的D/A接口數(shù)字隔離電路的輸入端通過(guò)SPI接口連接主控制單元的模擬量信號(hào)輸出端，所述的模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路的輸出構(gòu)成8路模擬量輸出。
[0016]所述的D/A接口數(shù)字隔離電路是由型號(hào)為ADUM1400CRW的磁耦隔離芯片U15構(gòu)成，所述的14位8通道D/A轉(zhuǎn)換器電路是由型號(hào)為AD5648的D/A轉(zhuǎn)換芯片U16構(gòu)成，所述D/A轉(zhuǎn)換芯片U16的1、2、16和15腳對(duì)應(yīng)連接磁耦隔離芯片U15的11、12、13和14腳；
[0017]所述的模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路是由四個(gè)型號(hào)為L(zhǎng)M7332的具有雙極性、雙通道、強(qiáng)輸出驅(qū)動(dòng)能力的雙軌運(yùn)算放大器和一個(gè)分別連接四個(gè)雙軌運(yùn)算放大器的輸出端的模擬量輸出外接端子P17構(gòu)成的四路結(jié)構(gòu)完全相同的電路，其中任一雙軌運(yùn)算放大器F2的6腳和2腳各通過(guò)一個(gè)電阻連接2.5V電源，雙軌運(yùn)算放大器F2的6腳和2腳還各通過(guò)一個(gè)電阻對(duì)應(yīng)的與7腳和I腳共同構(gòu)成輸出端連接模擬量輸出外接端子P17，5腳和3腳各通過(guò)一個(gè)電阻連接14位8通道D/A轉(zhuǎn)換器電路的輸出，5腳和3腳還各通過(guò)一個(gè)電阻接地,4腳和8腳接12V電源，4腳和8腳還通過(guò)各一個(gè)電容接地。
[0018]所述的開關(guān)量輸入信號(hào)隔離與調(diào)理單元是由一個(gè)開關(guān)量輸入外接端子P18和16路結(jié)構(gòu)完全相同的與所述的開關(guān)量輸入外接端子P18相連接的隔離調(diào)理電路構(gòu)成，其中任一路隔離調(diào)理電路包括有一個(gè)型號(hào)為PC817的光電稱合器U6,所述光電稱合器U6的I腳通過(guò)一個(gè)電阻R58連接開關(guān)量輸入外接端子P18，該I腳還通過(guò)一個(gè)二極管D2接地，2腳通過(guò)一個(gè)發(fā)光二極管DS2接地，4腳接3.3V電源，3腳接主控制單元以及通過(guò)電阻R62接地。
[0019]所述的開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元包括有8路輸入端與主控制單元相連的開關(guān)量輸出信號(hào)隔離與調(diào)理電路，一個(gè)繼電器獨(dú)立電源供電單元，一個(gè)開關(guān)量輸出外接端子P19，以及分別對(duì)應(yīng)與8路開關(guān)量輸出信號(hào)隔離與調(diào)理電路和繼電器獨(dú)立電源供電單元的輸出端相連接的8路繼電器驅(qū)動(dòng)電路，所述8路繼電器驅(qū)動(dòng)電路的輸出連接開關(guān)量輸出外接端子P19。
[0020]所述的任意一路開關(guān)量輸出信號(hào)隔離與調(diào)理電路包括有一個(gè)光電耦合器U22，所述光電耦合器U22的I腳接3.3V電源，該I腳還通依次過(guò)一個(gè)發(fā)光二極管D18和一個(gè)電阻接主控制單元，2腳通過(guò)一個(gè)電阻R112接主控制單元，4腳接12V電源，3腳通過(guò)一個(gè)電阻R108接地，該3腳還通過(guò)一個(gè)電阻RllO對(duì)應(yīng)連接一路繼電器驅(qū)動(dòng)電路；所述的繼電器獨(dú)立電源供電單元包括有DC/DC模塊U17，所述DC/DC模塊U17的I腳和2腳連接24V電源端子，3腳輸出12V電源分別連接8路繼電器驅(qū)動(dòng)電路，3腳還分別通過(guò)一個(gè)電解電容和一個(gè)電容接地，4腳接地；所述的任意一路繼電器驅(qū)動(dòng)電路包括有繼電器K2，所述的繼電器K2的I腳通過(guò)三極管H2的集電極再對(duì)應(yīng)通過(guò)電阻RllO連接一路開關(guān)量輸出信號(hào)隔離與調(diào)理電路，該I腳還通過(guò)一個(gè)二極管接地，2腳接地，3腳和4腳連接開關(guān)量輸出外接端子P19，所述的三極管H2的發(fā)射極連接繼電器獨(dú)立電源供電單元的12V電源輸出。
[0021]所述的RS232/半/全雙工RS485/RS422總線通信單元包括有通信數(shù)字隔離電路、用于與上位機(jī)或接入工業(yè)網(wǎng)絡(luò)進(jìn)行通信的RS232接口電路和半/全雙工RS485接口電路，所述的RS232接口電路和半/全雙工RS485接口電路通過(guò)通信數(shù)字隔離電路連接主控制單
J Li ο
[0022]所述的通信數(shù)字隔離電路包括有兩個(gè)與所述的主控制單元相連的型號(hào)為ADuM1402ARff的磁耦隔離芯片U18和型號(hào)為ADuM1401BRW的磁耦隔離芯片U19，所述磁耦隔離芯片U18的3、4、5和6腳連接主控制單元(I )，11、12、13和14腳連接RS232接口電路，所述的磁耦隔離芯片U19的3 、4、5和6腳連接主控制單元，11、12、13和14腳連接半/全雙工RS485接口電路；所述的1?232接口電路(112)包括有型號(hào)為MAX3232ESE+的芯片U30和第一 RS232串口 Jl和第二 RS232串口 J2，其中，所述的芯片U30的9、12、11和10腳對(duì)應(yīng)連接磁耦隔離芯片U18的11、12、13和14腳，7腳和8腳連接第一 RS232串口 Jl，14腳和13腳連接第二 RS232串口 J2 ;所述的半/全雙工RS485接口電路包括有型號(hào)為MAX491ESD的芯片U20和兩個(gè)半/全雙工RS485外接端子JlO和外接端子JlI，所述的芯片U20的2、3、4和5腳對(duì)應(yīng)連接磁耦隔離芯片U19的11、14、13和12腳，11腳和12腳連接外接端子J10，9腳和10腳連接外接端子JlI。
[0023]本實(shí)用新型的基于FPGA的超聞速工業(yè)控制器，能夠通用于各種控制系統(tǒng)的超聞速、低成本、高可靠性的可與上位機(jī)共同組成控制系統(tǒng)及能夠直接與傳感器和執(zhí)行機(jī)構(gòu)信號(hào)匹配。
[0024]本實(shí)用新型的基于FPGA的超高速工業(yè)控制器中僅僅使用一片F(xiàn)PGA作為主控芯片，完成工業(yè)控制系統(tǒng)的模擬量、開關(guān)量的采集與控制，最突出的特點(diǎn)是速度快、超高速，同時(shí)具有成本低、通用性好、穩(wěn)定性高、可靠性好、現(xiàn)場(chǎng)可編程與擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)，一個(gè)控制周期Ts中每路Al采集7次的情況下，8個(gè)模擬量的PID閉環(huán)控制總周期可以低至289us(即
0.289ms)，如果一個(gè)控制周期Ts中每路Al采集少于7次，控制周期可以低至IOOus以下，完全可滿足超高速的控制要求?？刂破骺赏ㄟ^(guò)RS232-C總線接口，RS422總線接口(半/全雙工RS485總線接口)，用于連接上位計(jì)算機(jī)或工控機(jī)，并可以作為半雙工RS485總線上的一個(gè)控制節(jié)點(diǎn)連入工業(yè)控制網(wǎng)絡(luò)，與工控機(jī)、信號(hào)調(diào)理板、被控對(duì)象組成一套完整的控制系統(tǒng)，實(shí)現(xiàn)了控制系統(tǒng)的整體化，用戶可根據(jù)不同的控制要求擴(kuò)充各種不同性能的支持RS485接口的控制器使控制系統(tǒng)的功能更加完善。本實(shí)用新型中的控制器使用四層FPGA核心板+信號(hào)調(diào)理板的設(shè)計(jì)結(jié)構(gòu)，本實(shí)用新型中的信號(hào)調(diào)理板與FPGA相連，并可根據(jù)不同的需求調(diào)換不同的調(diào)理板以實(shí)現(xiàn)不同的性能(如改變A/D、D/A精度，增加接口數(shù)量等)。
【專利附圖】

【附圖說(shuō)明】
[0025]圖1是本實(shí)用新型的基于FPGA的超高速工業(yè)控制器的構(gòu)成框圖；
[0026]圖2是FPGA獨(dú)立電源(3.3V，2.5V，1.2V)供電單元2的電路原理圖；
[0027]圖3是FPGA核心主控制單元I的電源和地引腳與FPGA獨(dú)立電源(3.3V，2.5V，
1.2V)供電單元2連接的電路原理圖；
[0028]圖4是JTAG調(diào)試接口電路3的電路原理圖；
[0029]圖5是EPCS16程序配置電路4的電路原理圖；
[0030]圖6是時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元5的電路原理圖；
[0031]圖7是FPGA核心主控制單元I的外圍電路原理圖；
[0032]圖8是本實(shí)用新型的基于FPGA的超高速工業(yè)控制器的核心板與FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板的信號(hào)連接接插件的電路原理圖；
[0033]圖9是調(diào)理板電源(5V，±12V)供電單元6的電路原理圖；
[0034]圖10是16路模擬量輸入A/D轉(zhuǎn)換單元7中第一片12位8通道A/D轉(zhuǎn)換器電路73，第二片12位8通道A/D轉(zhuǎn)換器電路74，A/D接口數(shù)字隔離電路75的電路原理圖；
[0035]圖11是16路模擬量輸入A/D轉(zhuǎn)換單元7中模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71的一部分的電路原理圖；
[0036]圖12是16路模擬量輸入A/D轉(zhuǎn)換單元7中模擬量輸入信號(hào)I/V變換電路72的電路原理圖；
[0037]圖13是8路模擬量輸出D/A轉(zhuǎn)換單元中D/A接口數(shù)字隔離電路81的電路原理圖；
[0038]圖14是8路模擬量輸出D/A轉(zhuǎn)換單元中14位8通道D/A轉(zhuǎn)換器(AD5648)電路82的電路原理圖；
[0039]圖15是8路模擬量輸出D/A轉(zhuǎn)換單兀中模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83的一部分電路原理圖；
[0040]圖16是16路開關(guān)量輸入信號(hào)隔尚單兀9的一部分電路原理圖；
[0041]圖17是8路開關(guān)量輸出信號(hào)隔尚與驅(qū)動(dòng)單兀10 —部分的電路原理圖；
[0042]圖18是RS232/半/全雙工RS485/RS422總線通信單元11中通信數(shù)字隔離電路111中的ADuM1402ARW和RS232接口電路112的電路原理圖；
[0043]圖19是RS232/半/全雙工RS485/RS422總線通信單元11中通信數(shù)字隔離電路111中的ADuM1401BRW和半/全雙工RS485 (RS422)接口電路113的電路原理圖?！揪唧w實(shí)施方式】
[0044]下面結(jié)合實(shí)施例和附圖對(duì)本實(shí)用新型的基于FPGA的超高速工業(yè)控制器做出詳細(xì)說(shuō)明。
[0045]本實(shí)用新型的基于FPGA的超高速工業(yè)控制器，最突出的特點(diǎn)是速度快、超高速，此外成本低、可靠性高、使用和維護(hù)簡(jiǎn)單，并且可與上位機(jī)共同組成控制系統(tǒng)及能夠直接采集傳感器信號(hào)并與執(zhí)行機(jī)構(gòu)信號(hào)匹配。本實(shí)用新型中的控制器設(shè)計(jì)中僅僅使用一片F(xiàn)PGA作為主控芯片，選用Altera公司Cyclone III系列FPGA中的EP3C16E144I7，其內(nèi)部邏輯資源相當(dāng)豐富，頻率高、延遲小，用它完成工業(yè)控制系統(tǒng)的模擬量、開關(guān)量的采集與控制，最突出的特點(diǎn)是速度快、超高速，同時(shí)具有速度快、成本低、通用性好、穩(wěn)定性高、可靠性好、現(xiàn)場(chǎng)可編程與擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)，一個(gè)控制周期Ts中每路Al采集7次的情況下，8個(gè)模擬量的PID閉環(huán)控制總周期可以低至289us (即0.289ms),如果一個(gè)控制周期Ts中每路Al采集少于7次，控制周期可以低至IOOus以下，完全可滿足超高速的控制要求。本實(shí)用新型中的控制器具有DI和DO兩大類外部開關(guān)量接口，16路DI (24V數(shù)字量輸入)與8路DO(30VDC/250VAC、5A數(shù)字量輸出)可用于直接與工業(yè)控制系統(tǒng)常用設(shè)備及其驅(qū)動(dòng)模塊的開關(guān)量接口相連以完成工業(yè)現(xiàn)場(chǎng)開關(guān)量的采集與控制。本實(shí)用新型中的控制器具有A/D和D/A兩大類外部模擬量數(shù)據(jù)接口，16路A/D (其中8路同時(shí)支持4?20mA、0?IOV模擬量采集，另外8路僅支持4?20mA模擬量采集)用于與工業(yè)控制系統(tǒng)常用的流量、壓力和位移傳感器的模擬量信號(hào)連接以完成工業(yè)現(xiàn)場(chǎng)模擬量信號(hào)的采集，8路D/A (經(jīng)信號(hào)放大以-10?+IOV輸出，輸出電流不低于IOOmA)用于與工業(yè)控制系統(tǒng)常用設(shè)備的驅(qū)動(dòng)模塊(交直流電機(jī)、伺服閥、溢流閥、沖液閥、換向閥的驅(qū)動(dòng)器)連接以完成工業(yè)現(xiàn)場(chǎng)模擬控制量的雙極性輸出。本實(shí)用新型中的控制器具有RS232-C總線接口，RS422總線接口(半/全雙工RS485總線接口)，用于連接上位計(jì)算機(jī)或工控機(jī)，并可以作為半雙工RS485總線上的一個(gè)控制節(jié)點(diǎn)組成DCS (集散控制系統(tǒng))，與網(wǎng)絡(luò)內(nèi)的其他設(shè)備共同組成一套完整的控制系統(tǒng)，實(shí)現(xiàn)了控制系統(tǒng)的整體化。本實(shí)用新型中的控制器在與工業(yè)控制系中A1、A0、D1、D0、總線通信的所有接口均采用了隔離措施與抗干擾措施，通過(guò)光耦、磁耦的隔離，使FPGA與其他各種工業(yè)現(xiàn)場(chǎng)信號(hào)無(wú)任何電氣回路連接，從而大大增強(qiáng)了控制器的抗干擾性能，使得FPGA核心板幾乎不可能受到工業(yè)現(xiàn)場(chǎng)的干擾而損壞。本實(shí)用新型中的控制器是真正的工業(yè)級(jí)超高速控制器，在硬件上所有芯片的選型必須保證是工業(yè)級(jí)芯片且力求集成度高、處理速度快，如FPGA芯片 EP3C16E144I7、DA 芯片 AD5648、AD 芯片 AD7928、磁耦芯片 ADuM 系列、RS422/RS485 接口芯片MAX491ESD等，所有芯片的工作范圍寬于_40°C?+85°C，是名符其實(shí)的工業(yè)級(jí)超高速控制器。本實(shí)用新型中的控制器使用四層FPGA核心板+信號(hào)調(diào)理板的設(shè)計(jì)結(jié)構(gòu)，本實(shí)用新型中的信號(hào)調(diào)理板與FPGA相連，并可根據(jù)不同的需求調(diào)換不同的調(diào)理板以實(shí)現(xiàn)不同的性能(如改變A/D、D/A精度，增加接口數(shù)量等)。本實(shí)用新型中的控制器核心控制芯片選用Altera公司Cyclone III系列FPGA中的EP3C16E144I7，其內(nèi)部邏輯資源相當(dāng)豐富，頻率高、延遲小，為編寫狀態(tài)機(jī)等復(fù)雜的邏輯控制程序和復(fù)雜的控制算法程序奠定了硬件基礎(chǔ)，使超高速控制成為可能，同時(shí)利于今后控制器的軟件升級(jí)。
[0046]如圖1所示，本實(shí)用新型的基于FPGA的超高速工業(yè)控制器，包括有由型號(hào)為EP3C16E144I7的Altera Cyclone III系列FPGA構(gòu)成的主控制單元I，所述主控制單元I的:模擬量信號(hào)輸入端通過(guò)2組SPI接口連接16路模擬量輸入A/D轉(zhuǎn)換單元7，模擬量信號(hào)輸出端通過(guò)SPI接口連接8路模擬量輸出D/A轉(zhuǎn)換單元8，開關(guān)量信號(hào)輸入端連接開關(guān)量輸入信號(hào)隔離與調(diào)理單元9，開關(guān)量信號(hào)輸出端連接開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元10，所述的16路模擬量輸入A/D轉(zhuǎn)換單元7和8路模擬量輸出D/A轉(zhuǎn)換單元8的電源輸入端分別連接調(diào)理板電源(5V，±12V)供電單元6，所述的開關(guān)量輸入信號(hào)隔離與調(diào)理單元9的輸入端連接16路工業(yè)現(xiàn)場(chǎng)開關(guān)量輸入12，所述的8路模擬量輸出D/A轉(zhuǎn)換單元8的輸出為8路一 10?+ IOV模擬量輸出，所述的開關(guān)量輸出信號(hào)隔尚與驅(qū)動(dòng)單兀10的輸出為8路現(xiàn)場(chǎng)開關(guān)量輸出。所述主控制單元I通過(guò)RS232/半/全雙工RS485/RS422總線通信單元11連接上位機(jī)或接入工業(yè)網(wǎng)絡(luò)13，所述主控制單元I的電源輸入端連接FPGA獨(dú)立電源(3.3V,
2.5V，1.2V)供電單元2，所述主控制單元I還分別連接JTAG調(diào)試接口電路3、EPCS16程序配置電路4和時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元5，其中，所述的主控制單元I與所述的FPGA獨(dú)立電源供電單元2、JTAG調(diào)試接口電路3、EPCS16程序配置電路4以及時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元5共同構(gòu)成本實(shí)用新型的基于FPGA的超高速工業(yè)控制器的四層核心板，所述的調(diào)理板電源供電單元6與16路模擬量輸入A/D轉(zhuǎn)換單元7、8路模擬量輸出D/A轉(zhuǎn)換單兀8、開關(guān)量輸入信號(hào)隔尚與調(diào)理單兀9、開關(guān)量輸出信號(hào)隔尚與驅(qū)動(dòng)單兀10以及RS232/半/全雙工RS485/RS422總線通信單元11共同構(gòu)成本實(shí)用新型的基于FPGA的超高速工業(yè)控制器的兩層信號(hào)調(diào)理板。
[0047]如圖7所示，F(xiàn)PGA超高速工業(yè)控制器的FPGA核心主控制單元I選用的是Altera公司Cyclone III系列FPGA中的EP3C16E144I7，該款型號(hào)的FPGA具有比較豐富的內(nèi)部資源:15408個(gè)LE(邏輯單元)，85個(gè)用戶可使用IO 口，516096位的內(nèi)部存儲(chǔ)器資源，112個(gè)內(nèi)嵌9位X9位乘法器，4個(gè)PLL (鎖相環(huán))，20個(gè)全局時(shí)鐘。同時(shí)該款型號(hào)FPGA的速度等級(jí)是7，相比于速度等級(jí)是8的一般型號(hào)的FPGA，主頻可以跑得更高，延遲更短，實(shí)時(shí)性和快速性更強(qiáng)。因此，EP3C16E144I7非常適合作為本實(shí)用新型的基于FPGA的超高速工業(yè)控制器的核心主控芯片。
[0048]如圖8所示，圖7中FPGA核心主控制單元I的引腳通過(guò)圖8所示FPGA超高速工業(yè)控制器的核心板與FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板的信號(hào)連接接插件，與FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板上的圖1中的16路模擬量輸入A/D轉(zhuǎn)換單元7、8路模擬量輸出D/A轉(zhuǎn)換單兀8、16路開關(guān)量輸入信號(hào)隔尚與調(diào)理單兀9、8路開關(guān)量輸出信號(hào)隔尚與驅(qū)動(dòng)單元10，、RS232/半/全雙工RS485 (RS422)總線通信單元11中具有相同網(wǎng)絡(luò)標(biāo)號(hào)的信號(hào)線或引腳相連接。圖8中VCC5+到GND的5V獨(dú)立電源是FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板通過(guò)接插件給FPGA超高速工業(yè)控制器的核心板所提供的，而VCC3.3到GND的
3.3V獨(dú)立電源是FPGA超高速工業(yè)控制器的核心板經(jīng)開關(guān)型穩(wěn)壓電源芯片LM2596-3.3V轉(zhuǎn)為3.3V電壓后再向FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板提供的，VCC3.3除作為FPGA核心主控制單元I的IO 口電壓VCCIO給FPGA超高速工業(yè)控制器的核心板供電外，還給FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板上隔離電路中(包括圖1中的A/D接口數(shù)字隔離電路75，D/A接口數(shù)字隔尚電路81,16路開關(guān)量輸入信號(hào)隔尚單兀9,8路開關(guān)量輸出信號(hào)隔尚與調(diào)理電路單元101，數(shù)字隔離電路111)核心板一側(cè)供電。
[0049]如圖2所示，所述的FPGA獨(dú)立電源供電單元2包括有將24V直流電源轉(zhuǎn)換成5V直流電源的DC/DC轉(zhuǎn)換模塊U4，所述DC/DC轉(zhuǎn)換模塊U4輸出的5V直流電源分別連接開關(guān)型穩(wěn)壓電源U5、線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3，所述開關(guān)型穩(wěn)壓電源U5的I腳接5V電源以及分別通過(guò)電容C39和電容C41地，O腳、3腳和5腳接地，2腳連接電感L的一端，電感L的另一端與4腳共同分別通過(guò)電容Cl、電容C40和電容C42接地，還共同依次通過(guò)電阻R3和發(fā)光二極管Led接地，還共同構(gòu)成3.3V電源輸出端，所述的線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3的3腳分別連接DC/DC轉(zhuǎn)換模塊U4輸出的5V電源，該線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3的3腳還分別對(duì)應(yīng)通過(guò)電容C38和電容C45接地，I腳均接地，所述的線性穩(wěn)壓電源U2的2腳和4腳均分別通過(guò)電容C36和電容C37接地，通過(guò)電感L輸出2.5V電源，以及通過(guò)電感L和電容C35接地，所述的線性穩(wěn)壓電源U3的2腳和4腳輸出2.5V電源，以及均分別通過(guò)電容C43和電容C44接地。
[0050]FPGA獨(dú)立電源(3.3V，2.5V，1.2V)供電單元2的電路原理圖中，F(xiàn)PGA超高速工業(yè)控制器的信號(hào)調(diào)理板通過(guò)接插件給FPGA超高速工業(yè)控制器的核心板所提供VCC5+到GND的5V獨(dú)立電源(如圖10所示)經(jīng)開關(guān)型穩(wěn)壓電源芯片LM2596-3.3V轉(zhuǎn)為3.3V電壓VCC3.3，VCC3.3作為FPGA核心主控芯片I的IO 口電壓VCCIO ；VCC5+經(jīng)線性穩(wěn)壓電源芯片AMSl117-2.5V轉(zhuǎn)為2.5V電壓VCC2.5，VCC2.5作為FPGA核心主控芯片I的PLL模擬電源VCCA ；VCC5+經(jīng)線性穩(wěn)壓電源芯片AMSl 117-1.2V轉(zhuǎn)為1.2V電壓VCC1.2，VCC1.2作為FPGA核心主控芯片I的核壓VCCINT和PLL數(shù)字電源VCCD_PLL。
[0051]如圖3所示，F(xiàn)PGA核心主控制單元I的中每一個(gè)電源引腳都接一個(gè)0.1uF去耦電容連到地，去耦電容可濾除FPGA核心主控制單元I工作過(guò)程中所產(chǎn)生的高頻噪聲，增強(qiáng)FPGA的抗干擾性能，布線中將去耦電容盡量靠近電源引腳和地引腳，讓去耦電容的兩端引
線盡量短。
[0052]如圖4所示，F(xiàn)PGA核心主控制單元I通過(guò)引腳STDI, STDO、STCK, STMS和電源VCC2.5、地GND，與JTAG調(diào)試接口電路3相連接，VCC2.5是2.5V電壓的網(wǎng)絡(luò)標(biāo)號(hào)。應(yīng)格外注意，Cyclone III的標(biāo)準(zhǔn)JTAG推薦接口電壓是2.5V, Altera推薦JTAG下載電纜所用電源電壓應(yīng)該是與VCCA相同的2.5V，因此用VCC2.5給JTAG調(diào)試接口電路3供電。模式選擇輸入引腳MSEL[2:0]外部無(wú)須電阻直接接在GND或VCCA=2.5V來(lái)決定配置模式。因選用EPCS器件使用3.3V的配置電平標(biāo)準(zhǔn)，故為選擇AS (主動(dòng)串行)配置模式，MSEL2接GND，MSELl接
2.5V，MSELO接GND。JTAG配置方式的優(yōu)先級(jí)最高，進(jìn)行JTAG配置時(shí)，無(wú)視MSEL [2:0]的接法，即JTAG配置模式不受MSEL[2:0]管腳控制。JTAG引腳的定義為:TCK為測(cè)試時(shí)鐘輸入。TMS為測(cè)試模式選擇，TMS用來(lái)設(shè)置JTAG接口處于某種特定的測(cè)試模式。TDI為測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過(guò)TDI引腳輸入JTAG接口 ；TD0為測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò)TDO引腳從JTAG接口輸出。
[0053]如圖5所示，F(xiàn)PGA核心主控制單元I的引腳ASDO、nCSO、DATAO、DCLK和電源VCC3.3、地GND，與EPCS16程序配置芯片電路4相連接，VCC3.3是3.3V電壓的網(wǎng)絡(luò)標(biāo)號(hào)。應(yīng)格外注意，必須靠近EPCS器件，在EPCS器件的DATA線中串入25 Ω的電阻。對(duì)于使用AS配置模式的CycloneIII器件，BANKl的VCCIO常用3.3V。FPGA的配置是將FPGA的配置數(shù)據(jù)從外部非易失存儲(chǔ)器Flash或EEPROM載入到FPGA中。CycloneJII的nCE直接接GND，nSTATUS和C0NF_D0NE用IOK電阻上拉至VCCIO，CONFIG是配置控制輸入管腳，F(xiàn)PGA處于用戶模式時(shí)，若該管腳被外部驅(qū)動(dòng)為低電平，則FPGA馬上進(jìn)入復(fù)位狀態(tài)，所有的IO管腳被置為高阻態(tài)，該管腳重新變高后，F(xiàn)PGA開始進(jìn)行重配置。因此，nCONFIG也應(yīng)用10K電阻上拉至 VCC10。[0054]如圖6所示，F(xiàn)PGA核心主控制單元I通過(guò)2個(gè)專用時(shí)鐘輸入引腳RST、CLK，與時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元5相連接，時(shí)鐘輸入選用48MHz的有源晶振，且時(shí)鐘輸出端需串接一 33 Ω的匹配電阻接至FPGA的16個(gè)專用時(shí)鐘輸入端之一，該48MHz時(shí)鐘經(jīng)FPGA內(nèi)部的PLL鎖相環(huán)改善時(shí)鐘質(zhì)量和倍頻后，用作整個(gè)FPGA核心主控制單元I的工作時(shí)鐘，即每一個(gè)時(shí)鐘的上升沿/下降沿都觸發(fā)FPGA內(nèi)的特定操作。自動(dòng)/手動(dòng)復(fù)位電路用簡(jiǎn)單的一階RC +按鍵的復(fù)位電路，剛上電或按鍵按下時(shí)電容C_RST1上端是低電平，作為FPGA核心主控制單元I的復(fù)位信號(hào)，復(fù)位時(shí)通過(guò)設(shè)計(jì)FPGA核心主控制單元I的內(nèi)部邏輯，使相應(yīng)的寄存器進(jìn)行初始化，以保證上電或手動(dòng)復(fù)位后FPGA核心主控制單元I處于正確的內(nèi)部邏輯狀態(tài)。此款Cyclone III的FPGA具有CLKO?CLK15共16根專用時(shí)鐘輸入線，未使用的專用時(shí)鐘輸入線可作為輸入口，但不可以配置為輸出口。
[0055]如圖9所示，所述調(diào)理板電源(5V，±12V)供電單元6中，端子外接的24V分別通過(guò)24V轉(zhuǎn)5V DC/DC模塊U8和24V轉(zhuǎn)土 12V DC/DC模塊U7為超高速工業(yè)控制器的信號(hào)調(diào)理板提供VCC5到SGND的5V獨(dú)立電源和VCC12、VCC-12到SGND的土 12V獨(dú)立電源，VCC5到SGND的5V獨(dú)立電源和VCC12、VCC-12到SGND的土 12V獨(dú)立電源共地SGND，都是是為信
號(hào)調(diào)理板提供的。
[0056]如圖1所示，所述的16路模擬量輸入A/D轉(zhuǎn)換單元7包括有連接16路模擬量輸入信號(hào)的前8路信號(hào)的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71、與所述的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71的輸出端相連的第一片12位8通道A/D轉(zhuǎn)換器(AD7928)電路73、連接16路模擬量輸入信號(hào)的后8路信號(hào)的模擬量輸入信號(hào)I/V變換電路72和與所述的模擬量輸入信號(hào)I/V變換電路72的輸出端相連的第二片12位8通道A/D轉(zhuǎn)換器(AD7928)電路74，所述的第一片12位8通道A/D轉(zhuǎn)換器電路73和第二片12位8通道A/D轉(zhuǎn)換器電路74的輸出端均連接A/D接口數(shù)字隔離電路75，所述的A/D接口數(shù)字隔離電路75通過(guò)2組SPI接口連接至主控制單元I的8個(gè)用戶I/O 口上。
[0057]如圖10所示，所述的第一片12位8通道A/D轉(zhuǎn)換器電路73和第二片12位8通道A/D轉(zhuǎn)換器電路74分別是由型號(hào)為AD7928的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14構(gòu)成，所述的A/D接口數(shù)字隔離電路75是由二個(gè)型號(hào)為ADuM1201CR的磁耦隔離芯片U9、Ull,二個(gè)型號(hào)為ADuM1200CR的磁耦隔離芯片U10、U12構(gòu)成，所述的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的7腳連接2.5V電壓基準(zhǔn)源U29，9?16腳分別對(duì)應(yīng)連接模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71和模擬量輸入信號(hào)I/V變換電路72的輸出端，所述的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的1、2、3和18腳分別對(duì)應(yīng)連接構(gòu)成A/D接口數(shù)字隔離電路75的磁耦隔離芯片U9、U10、U11和U12的2、3、6和7腳，所述的磁耦隔離芯片U9、U10、U11和U12的I腳接3.3V電源，8腳接5V電源，所述A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的5、6和19腳接5V電源。
[0058]如圖10所示，所述第一片12位8通道A/D轉(zhuǎn)換器(AD7928)電路73，第二片12位8 通道 A/D 轉(zhuǎn)換器(AD7928)電路 74，A/D 接口數(shù)字隔離(ADuM1201CR、ADuM1200CR)電路 75中，F(xiàn)PGA核心主控制單元I通過(guò)2組SPI接口共8根信號(hào)線，連接至2組磁耦A(yù)DuM1201CR和ADuM1200CR的左側(cè)引腳，第I組SPI接口中標(biāo)號(hào)為AD_CS、AD_M0S1、AD_CLK的三根信號(hào)線由所述FPGA核心主控制單元I輸出給所述A/D接口數(shù)字隔離電路75，第I組SPI接口中標(biāo)號(hào)為AD_MIS0的那根信號(hào)線由所述A/D接口數(shù)字隔離電路75輸出給所述FPGA核心主控制單元I ;第2組SPI接口中標(biāo)號(hào)為AD_CS+、AD_MOSI+、AD_CLK+的三根信號(hào)線由所述FPGA核心主控制單元I輸出給所述A/D接口數(shù)字隔離電路75，第2組SPI接口中標(biāo)號(hào)為AD_MISO+的那根信號(hào)線由所述A/D接口數(shù)字隔離電路75輸出給所述FPGA核心主控制單元I。磁耦左側(cè)的供電回路應(yīng)與所述FPGA核心主控制單元I的IO電壓一致，即應(yīng)接入所述FPGA獨(dú)立電源供電單元2提供的VCC3.3到GND的3.3V電壓。經(jīng)磁耦的隔離后，磁耦右側(cè)的8根信號(hào)線與磁耦左側(cè)的2組SPI接口線的信號(hào)邏輯完全一致，這8根信號(hào)線分別接至所述第一片12位8通道A/D轉(zhuǎn)換器電路73和第二片12位8通道A/D轉(zhuǎn)換器電路74中AD7928芯片提供的SPI接口引腳上，因此所述FPGA核心主控制單元I最終能與所述第一片12位8通道A/D轉(zhuǎn)換器(AD7928)電路73和所述第二片12位8通道A/D轉(zhuǎn)換器(AD7928)電路74進(jìn)行隔離的SPI讀寫，注意磁耦右側(cè)的供電回路應(yīng)與AD7928的Vdrive引腳電壓一致，即應(yīng)接入所述調(diào)理板電源供電單元6提供的VCC5到SGND的5V電壓。第一片AD7928的8個(gè)模擬量輸入引腳接入經(jīng)所述模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71調(diào)理后得到的前8路調(diào)理后模擬量輸入電壓AIO?AI7 (I?5V/0?5V)，在軟件中由FPGA向第一片AD7928寫命令字時(shí)應(yīng)將模擬輸入電壓范圍配置為O?2 X Vref，因此AIO?AI7的輸入電壓Vin=5VXDB[ll:0]/4096，其中DB[11:0]是從第一片AD7928讀出的12位AD轉(zhuǎn)換結(jié)果；第二片AD7928的8個(gè)模擬量輸入引腳接入經(jīng)所述模擬量輸入信號(hào)I/V變換電路72調(diào)理后得到的后8路調(diào)理后模擬量輸入電壓AI8?AI15 (0.5?2.5V)，在軟件中由FPGA向第二片AD7928寫命令字時(shí)應(yīng)將模擬輸入電壓范圍配置為O?Vref，因此AI8?Al 15的輸入電壓Vin=2.5VX DB [I 1: O]/4096，其中DB [I 1: O]是從第二片AD7928讀出的12位AD轉(zhuǎn)換結(jié)果。圖13中的AD780BR用于產(chǎn)生2.5V電壓基準(zhǔn)REFin_2.5V，REFin_2.5V的驅(qū)動(dòng)能力可達(dá)土 10mA，REFin_2.5V接至兩片AD7928的REFin引腳作為A/D轉(zhuǎn)換器進(jìn)行A/D轉(zhuǎn)換的2.5V電壓基準(zhǔn)。AD780BR產(chǎn)生的REFin_2.5V電壓基準(zhǔn)可精確至2.5V±0.001V，溫度系數(shù)低至3ppm/°C，正是精準(zhǔn)的2.5V參考電壓REFin_2.5V才保證了模擬量采集與控制的高精度和準(zhǔn)確性。
[0059]如圖11所示，所述的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71包括有由用于連接16路模擬量輸入信號(hào)的前8路信號(hào)的接口 PPl和兩個(gè)型號(hào)為TL084ID的4通道雙極性運(yùn)算放大器Fl構(gòu)成的兩組結(jié)構(gòu)完全相同的電路，在其中任一組電路中:所述的4通道雙極性運(yùn)算放大器Fl的12、10、5和3腳分別對(duì)應(yīng)連接所述接口 PPl的1、2、4和5腳，所述接口 PPl的1、2、4和5腳還各依次通過(guò)一個(gè)開關(guān)和一個(gè)電阻接地，所述的4通道雙極性運(yùn)算放大器Fl的4腳接正12V電源，11腳接負(fù)12V電源，13腳和14腳構(gòu)成一路輸出A10，9腳和8腳構(gòu)成I路輸出AI1，6腳和7腳構(gòu)成一路輸出AI2，2腳和I腳構(gòu)成一路輸出Al3，所述4通道雙極性運(yùn)算放大器Fl的13腳和14腳、9腳和8腳、6腳和7腳以及2腳和I腳還各分別通過(guò)一個(gè)二極管和一個(gè)電容接地，12,10,5和3腳還各通過(guò)一個(gè)電阻接地。
[0060]如圖11所示，所述模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71中，模擬量輸入外接端子輸入各傳感變送器的前8路4?20mA電流信號(hào)/0?IOV電壓信號(hào)S_A10?S_AI7，當(dāng)某輸入為4?20mA電流信號(hào)輸入時(shí),應(yīng)手動(dòng)閉合相應(yīng)輸入類型選擇開關(guān)從而選擇電流輸入型調(diào)理，因500 Ω電阻與(51K+51K)電阻并聯(lián)后仍約為500 Ω，4?20mA電流信號(hào)通過(guò)500 Ω電阻后可在輸入端得到與4?20mA輸入呈線性關(guān)系的2?IOV電壓，此電壓通過(guò)電阻分壓得到I?5V標(biāo)準(zhǔn)電壓信號(hào)；當(dāng)某輸入為O?IOV電壓信號(hào)輸入時(shí)，應(yīng)手動(dòng)斷開相應(yīng)輸入類型選擇開關(guān)從而選擇電壓輸入型調(diào)理，這時(shí)該O~IOV電壓直接通過(guò)電阻分壓得到O~5V標(biāo)準(zhǔn)電壓信號(hào)。為了使從I~5V或者O~5V標(biāo)準(zhǔn)電壓信號(hào)輸入點(diǎn)向后看去的電路等效電阻接近無(wú)窮大，即為了使標(biāo)準(zhǔn)電壓信號(hào)輸入點(diǎn)到地的電阻幾乎完全等于接的51K電阻，應(yīng)使標(biāo)準(zhǔn)電壓信號(hào)輸入點(diǎn)向后面電路流入的電流接近無(wú)窮小，最好的方法是在標(biāo)準(zhǔn)電壓信號(hào)輸入點(diǎn)后面、AD7928模擬量輸入引腳前面接入一級(jí)由運(yùn)放構(gòu)成的電壓跟隨器，且所選運(yùn)放的Iib (輸入偏移電流)參數(shù)越小越好，因此選擇4通道雙極性運(yùn)放TL084ID，其Iib的最大值僅為200pA也即0.2nA，這個(gè)電流遠(yuǎn)遠(yuǎn)小于AD7928模擬量輸入引腳輸入電流的最大值luA。可見，電壓跟隨器的阻抗變換使得標(biāo)準(zhǔn)電壓信號(hào)輸入點(diǎn)的電壓值幾乎等于輸入端電壓值的一半，電壓跟隨器的輸出端電壓幾乎等于電壓跟隨器的輸入端電壓一I~5V或者O~5V標(biāo)準(zhǔn)電壓信號(hào)，電壓跟隨器的輸出端再經(jīng)5.1V穩(wěn)壓管1N4733A的保護(hù)和電容的濾波后，輸出調(diào)理后模擬量輸入電壓AIO~AI7 (I~5V/0~5V)。此調(diào)理后模擬量輸入電壓AIO~AI7 (I~5V/0~5V)接至第一片AD7928的8個(gè)模擬量輸入引腳，因此在軟件中由FPGA向第一片AD7928寫命令字時(shí)應(yīng)將模擬輸入電壓范圍配置為O~2 X Vref，因此AIO~AI7的輸入電壓￥丨11=5￥\08[11:0]/4096，其中DB[11:0]是從第一片AD7928讀出的12位AD轉(zhuǎn)換結(jié)果。可見，通過(guò)手動(dòng)開關(guān)的選擇，所述模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71對(duì)輸出4~20mA電流的傳感變送器和輸出O~IOV電壓的傳感變送器都能調(diào)理成與輸入電流或電壓呈線性關(guān)系的最大為5V的電壓，對(duì)傳感變送器的輸出類型(電流/電壓)的適應(yīng)能力很強(qiáng)；但當(dāng)選擇為4~20mA電流信號(hào)輸入時(shí)，500 Ω采樣電阻上得到2~IOV電壓，則要求傳感變送器的額定輸出功率大于等于200mW，顯然額定輸出功率小于200mW的4~20mA電流輸出型傳感變送器不能接入所述模擬量輸入類型選擇與電壓轉(zhuǎn)換電路71對(duì)應(yīng)的前8路Al，這時(shí)可將其接入所述模擬量輸入信號(hào)I/V變換電路72對(duì)應(yīng)的后8路Al。
[0061]如圖12所示，所述的模擬量輸入信號(hào)I/V變換電路72用于連接16路模擬量輸入信號(hào)的后8路信號(hào)的接口 PP2，以及8組結(jié)構(gòu)完全相同的I/V變換電路，其中，任一個(gè)I/V變換電路都是由一個(gè)電阻、 一個(gè)二極管和一個(gè)電容相并聯(lián)構(gòu)成，并聯(lián)后的一端接接口 PP2的一個(gè)端腳以及連接第二片12位8通道A/D轉(zhuǎn)換器電路74的輸入端，并聯(lián)后的另一端接地。
[0062]如圖12所示，所述模擬量輸入信號(hào)I/V變換電路72中，模擬量輸入外接端子輸入各傳感變送器的后8路4~20mA電流信號(hào)S_AI8~S_AI15，4~20mA電流信號(hào)通過(guò)125 Ω采樣電阻后可得到與4~20mA電流呈線性關(guān)系的0.5~2.5V電壓，再經(jīng)5.1V穩(wěn)壓管1N4733A的保護(hù)和電容的濾波后，輸出調(diào)理后模擬量輸入電壓AI8~Al 15(0.5~2.5V)。此調(diào)理后模擬量輸入電壓AI8~AI15 (0.5~2.5V)接至第二片AD7928的8個(gè)模擬量輸入引腳，因此在軟件中由FPGA向第二片AD7928寫命令字時(shí)應(yīng)將模擬輸入電壓范圍配置為
O~Vref,因此 AI8 ~AI15 的輸入電壓 Vin=2.5VXDB[11:0]/4096，其中 DB[11:0]是從第二片AD7928讀出的12位AD轉(zhuǎn)換結(jié)果。此處之所以選用125 Ω采樣電阻將8路4~20mA電流信號(hào)轉(zhuǎn)為與4~20mA電流呈線性關(guān)系的0.5~2.5V電壓，而非選用250 Ω采樣電阻將8路4~20mA電流信號(hào)轉(zhuǎn)為I~5V電壓，是因?yàn)楣I(yè)現(xiàn)場(chǎng)有些兩線制傳感變送器的額定輸出功率很有限，因此如果選用250Ω采樣電阻，則要求傳感變送器的額定輸出功率大于等于IOOmW ;如果選用125 Ω米樣電阻,則要求傳感變送器的額定輸出功率大于等于50mW即可?？梢娝瞿M量輸入信號(hào)I/V變換電路72對(duì)4~20mA傳感變送器額定輸出功率的適應(yīng)能力很強(qiáng)。
[0063]如圖1所示，所述的8路模擬量輸出D/A轉(zhuǎn)換單元8包括有依次連接的D/A接口數(shù)字隔離電路81、14位8通道D/A轉(zhuǎn)換器(AD5648)電路82以及模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83，其中所述的D/A接口數(shù)字隔離電路81的輸入端通過(guò)SPI接口連接主控制單元I的模擬量信號(hào)輸出端，所述的模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83的輸出構(gòu)成8路模擬量輸出。
[0064]如圖13、圖14所示，所述的D/A接口數(shù)字隔離電路81是由型號(hào)為ADUM1400CRW的磁耦隔離芯片U15構(gòu)成，所述的14位8通道D/A轉(zhuǎn)換器電路82是由型號(hào)為AD5648的D/A轉(zhuǎn)換芯片U16構(gòu)成，所述D/A轉(zhuǎn)換芯片U16的1、2、16和15腳對(duì)應(yīng)連接磁耦隔離芯片U15的 11、12、13 和 14 腳。
[0065]如圖13所示是D/A接口數(shù)字隔離電路81，14位8通道0/^轉(zhuǎn)換器(八05648)電路81中，F(xiàn)PGA核心主控制單元I通過(guò)類SPI接口共輸出4根信號(hào)線，連接至磁耦A(yù)DuM1400CRW的左側(cè)引腳，類SPI接口中標(biāo)號(hào)為DA_SYNC、DA_DATA、DA_CLK的三根信號(hào)線分別對(duì)應(yīng)標(biāo)準(zhǔn)SPI主模式中的SPISTE、SPMOS1、SPICLK信號(hào)，類SPI接口中標(biāo)號(hào)為DA_LDAC的信號(hào)線作為DAC刷新信號(hào)。經(jīng)磁耦的隔離后，磁耦右側(cè)的4根信號(hào)線與磁耦左側(cè)的4個(gè)信號(hào)邏輯完全一致，這4根信號(hào)線分別輸出接至圖14所示的14位8通道D/A轉(zhuǎn)換器(AD5648)電路82中AD5648芯片提供的類SPI接口引腳上，因此所述FPGA核心主控制單元I最終能與所述14位8通道D/A轉(zhuǎn)換器(AD5648)電路82進(jìn)行隔離的類SPI寫操作。AD5648按此次類SPI的32位命令字中的AO通道號(hào)和D/A數(shù)值在AD5648的與該路AO通道號(hào)相應(yīng)的模擬量輸出引腳AOO~A07上輸出與D/A數(shù)值存在線性關(guān)系的O~5V電壓Vout，Vout=5VXD[13:0]/16384，其中D[13:0]是14位D/A數(shù)值，AD5648的8個(gè)模擬量輸出引腳接入所述模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83進(jìn)行線性放大。注意在軟件中將AD5648配置成使用內(nèi)部電壓參考源，因此AD5648無(wú)需像AD7928那樣在REFin引腳外接2.5V電壓參考源。
[0066]如圖15所不,所述的模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83是由四個(gè)型號(hào)為L(zhǎng)M7332的具有雙極性、雙通道、強(qiáng)輸出驅(qū)動(dòng)能力的雙軌運(yùn)算放大器和一個(gè)分別連接四個(gè)雙軌運(yùn)算放大器的輸出端的模擬量輸出外接端子P17構(gòu)成四路結(jié)構(gòu)完全相同的電路，其中任一雙軌運(yùn)算放大器F2的6腳和2腳各通過(guò)一個(gè)電阻連接2.5V電源，雙軌運(yùn)算放大器F2的6腳和2腳還各通過(guò)一個(gè)電阻對(duì)應(yīng)的與7腳和I腳共同構(gòu)成輸出端連接模擬量輸出外接端子P17，5腳和3腳各通過(guò)一個(gè)電阻連接14位8通道D/A轉(zhuǎn)換器電路82的輸出，5腳和3腳還各通過(guò)一個(gè)電阻接地，4腳和8腳接12V電源，4腳和8腳還通過(guò)各一個(gè)電容接地。
[0067]如圖15所不,所述模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83中,AD5648的8個(gè)模擬量輸出引腳AOO~A07串入IOK電阻后接入雙極性、雙通道、強(qiáng)輸出驅(qū)動(dòng)能力的雙軌運(yùn)放LM7332的同相輸入端，同相輸入端接40K電阻接地，放大電路輸出端接40K電阻反饋至運(yùn)放LM7332的反相輸入端，圖13中由AD780BR提供的2.5V電壓基準(zhǔn)REFin_2.5V串入IOK電阻后也接入運(yùn)放的反相輸入端，運(yùn)放輸出端S_A00~S_A07接模擬量輸出外接端子。由運(yùn)放負(fù)反饋時(shí)的“虛短”、“虛斷”特性，可寫出運(yùn)放輸出端S_A00~S_A07的電壓與AD5648模擬量輸出引腳AOO~A07的電壓之間的關(guān)系是:S_A0x=4XA0x - 10V, x=0~7。當(dāng)AOx=OV時(shí)，S_AOx=-1OV ;當(dāng)A0x=5V時(shí)，S_A0x=+10V。由上述電壓的線性關(guān)系式可知，AD5648的模擬量輸出引腳AOO~A07上的O~5V電壓Vout可經(jīng)所述模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路83線性放大為8路-10?+IOV的模擬量輸出電壓，-10?+IOV的模擬量輸出電壓經(jīng)模擬量輸出外接端子輸出，可滿足工業(yè)現(xiàn)場(chǎng)絕大多數(shù)執(zhí)行器和閥驅(qū)動(dòng)裝置的控制要求。之所以選擇運(yùn)放LM7332，主要是因?yàn)樵摽钸\(yùn)放具有很強(qiáng)的電流輸出能力(不低于± 100mA)，輸出±70mA電流時(shí)的輸出電壓范圍僅比運(yùn)放的正負(fù)供電電壓范圍小2V，這樣強(qiáng)的電流輸出驅(qū)動(dòng)能力可適應(yīng)工業(yè)現(xiàn)場(chǎng)各種閥門執(zhí)行機(jī)構(gòu)的驅(qū)動(dòng)要求。
[0068]如圖16所示，所述的開關(guān)量輸入信號(hào)隔離與調(diào)理單元9是由一個(gè)開關(guān)量輸入外接端子P18和16路結(jié)構(gòu)完全相同的與所述的開關(guān)量輸入外接端子P18相連按的隔離調(diào)理電路構(gòu)成，其中任一路隔離調(diào)理電路包括有一個(gè)型號(hào)為PC817的光電耦合器U6，所述光電耦合器U6的I腳通過(guò)一個(gè)電阻R58連接開關(guān)量輸入外接端子P18，該I腳還通過(guò)一個(gè)二極管D2接地，2腳通過(guò)一個(gè)發(fā)光二極管DS2接地，4腳接3.3V電源，3腳接主控制單元I以及通過(guò)電阻R62接地。
[0069]如圖16所示，16路開關(guān)量輸入信號(hào)隔離單元9中，開關(guān)量輸入外接端子從工業(yè)現(xiàn)場(chǎng)引來(lái)的16路OV或24V電壓輸入信號(hào)的正極DIl?DI16串接2.7K電阻后接在光電耦合器PC817的陽(yáng)極，光電耦合器PC817的陰極串入發(fā)光管LED后接入OV或24V電壓輸入信號(hào)的負(fù)極GND_DI1?GND_DI16，3.3V穩(wěn)壓管并聯(lián)在光電耦合器PC817陽(yáng)極和OV或24V電壓輸入信號(hào)的負(fù)極之間起到過(guò)壓和反接保護(hù)作用。所述16路開關(guān)量輸入信號(hào)隔離單元9包括16路功能相同的隔離與調(diào)理電路，圖16中僅表示出第一路DIl的隔離與調(diào)理電路，開關(guān)量輸入外接端子第一至第十六路的正極OV或24V電壓信號(hào)DIl?DI16傳送給第一至第十六路開關(guān)量隔離與調(diào)理電路的輸入，相應(yīng)開關(guān)量隔離與調(diào)理電路對(duì)輸入信號(hào)進(jìn)行電壓變換隔離，將OV或24V電壓信號(hào)轉(zhuǎn)為OV或3.3V電壓信號(hào)輸出，第一至第十六路開關(guān)量隔離與調(diào)理電路的輸出SDIl?SDI16連接至所述FPGA核心主控制單元I的第一至第十六路開關(guān)量輸入對(duì)應(yīng)的引腳SDIl?SDI16。若對(duì)應(yīng)引腳為高電平，則所述FPGA核心主控制單元I讀取相應(yīng)位為I ;若對(duì)應(yīng)引腳為低電平，則讀取相應(yīng)位為O。通過(guò)光電耦合器PC817，將16路開關(guān)量輸入信號(hào)的地GND_DIx與所述FPGA核心主控制單元I的地GND消除電氣上的聯(lián)系，實(shí)現(xiàn)了開關(guān)量輸入的隔離，增強(qiáng)了 FPGA超高速工業(yè)控制器的硬件抗干擾性能。
[0070]如圖1所示，所述的開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元10包括有8路輸入端與主控制單元I相連的開關(guān)量輸出信號(hào)隔離與調(diào)理電路101，一個(gè)繼電器獨(dú)立電源(12V)供電單元102, —個(gè)開關(guān)量輸出外接端子P19,以及分別對(duì)應(yīng)與8路開關(guān)量輸出信號(hào)隔尚與調(diào)理電路101和繼電器獨(dú)立電源供電單元102的輸出端相連接的8路繼電器驅(qū)動(dòng)電路103，所述8路繼電器驅(qū)動(dòng)電路103的輸出連接開關(guān)量輸出外接端子P19。
[0071]如圖17所示，所述的任意一路開關(guān)量輸出信號(hào)隔離與調(diào)理電路101包括有一個(gè)光電耦合器U22，所述光電耦合器U22的I腳接3.3V電源，該I腳還通依次過(guò)一個(gè)發(fā)光二極管D18和一個(gè)電阻接主控制單元1，2腳通過(guò)一個(gè)電阻R112接主控制單元1，4腳接12V電源，3腳通過(guò)一個(gè)電阻R108接地，該3腳還通過(guò)一個(gè)電阻RllO對(duì)應(yīng)連接一路繼電器驅(qū)動(dòng)電路103 ;所述的繼電器獨(dú)立電源供電單元102包括有DC/DC模塊U17，所述DC/DC模塊U17的I腳和2腳連接24V電源端子，3腳輸出12V電源分別連接8路繼電器驅(qū)動(dòng)電路103，3腳還分別通過(guò)一個(gè)電解電容和一個(gè)電容接地，4腳接地；所述的任意一路繼電器驅(qū)動(dòng)電路103包括有繼電器K2，所述的繼電器K2的I腳通過(guò)三極管H2的集電極再對(duì)應(yīng)通過(guò)電阻RllO連接一路開關(guān)量輸出信號(hào)隔離與調(diào)理電路101，該I腳還通過(guò)一個(gè)二極管接地，2腳接地，3腳和4腳連接開關(guān)量輸出外接端子P19，所述的三極管H2的發(fā)射極連接繼電器獨(dú)立電源供電單元102的12V電源輸出。
[0072]如圖17所示，所述的8路開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元10中，端子外接的24V通過(guò)24V轉(zhuǎn)12V DC/DC模塊提供VCC12_JiDianQi到SGND_JiDianQi的12V繼電器獨(dú)立電源。此VCC12_JiDianQi到SGND_JiDianQi的12V獨(dú)立電源是專為繼電器驅(qū)動(dòng)電路提供的，其地SGND_JiDianQi與FPGA超高速工業(yè)控制器的信號(hào)調(diào)理板的信號(hào)地SGND和FPGA超高速工業(yè)控制器的核心板的地GND完全相互獨(dú)立。之所以使繼電器驅(qū)動(dòng)電路的地SGND_JiDianQi與其他地完全獨(dú)立，因?yàn)槔^電器輸入端額定電流高達(dá)37.5mA，如此大電流的頻繁通斷勢(shì)必會(huì)對(duì)其他電路的工作造成干擾。當(dāng)所述FPGA核心主控制單元I的SDOl?SD08所對(duì)應(yīng)DO引腳輸出低電平時(shí)，發(fā)光管LED點(diǎn)亮，光電耦合器PC817導(dǎo)通，則光電耦合器PC817的3號(hào)腳電壓約等于其4號(hào)腳電壓VCC12_JiDianQi，此時(shí)PNP型三極管2N3906截止，繼電器輸入端無(wú)電流流過(guò)，則接至開關(guān)量輸出外接端子的與該路DO對(duì)應(yīng)的繼電器輸出端兩個(gè)觸點(diǎn)處于斷開狀態(tài)；當(dāng)所述FPGA核心主控制單元I的SDOl?SD08所對(duì)應(yīng)DO引腳輸出高電平時(shí)，發(fā)光管LED熄滅,光電稱合器PC817不導(dǎo)通,則光電稱合器PC817的3號(hào)腳與其4號(hào)腳斷開而接IOK電阻接地，此時(shí)PNP型三極管2N3906導(dǎo)通工作在飽和區(qū)或放大區(qū)，繼電器輸入端流過(guò)足夠使其輸出端吸合的電流，則接至開關(guān)量輸出外接端子的與該路DO對(duì)應(yīng)的繼電器輸出端兩個(gè)觸點(diǎn)處于吸合狀態(tài)。所述開關(guān)量輸出信號(hào)隔離與調(diào)理電路101和繼電器驅(qū)動(dòng)電路103包括8路功能相同的驅(qū)動(dòng)電路，圖19中僅表示出第一路DOl的電路，所述FPGA核心主控制單元I的SDOl?SD08所對(duì)應(yīng)的8個(gè)DO引腳輸出低電平或高電平，經(jīng)第一路至第八路驅(qū)動(dòng)電路后，使開關(guān)量輸出端子上的8對(duì)繼電器的觸點(diǎn)斷開或吸合。通過(guò)光電耦合器PC817，將所述FPGA核心主控制單元I的地GND與繼電器驅(qū)動(dòng)電路的地SGND_JiDianQi消除電氣上的聯(lián)系；通過(guò)繼電器既使得開關(guān)量輸出能提供大電流，又將繼電器輸入端的驅(qū)動(dòng)電路與工業(yè)現(xiàn)場(chǎng)的開關(guān)量負(fù)載回路消除電氣上的聯(lián)系，實(shí)現(xiàn)了開關(guān)量輸出的隔離，增強(qiáng)了 FPGA超高速工業(yè)控制器的硬件抗干擾性能。FPGA控制器所選繼電器的輸出參數(shù)是5A250VAC，5A24VDC，工業(yè)現(xiàn)場(chǎng)應(yīng)用中，將繼電器一對(duì)觸點(diǎn)串入負(fù)載回路中即可完成開關(guān)量控制。
[0073]如圖1所示，所述的RS232/半/全雙工RS485/RS422總線通信單元11包括有通信數(shù)字隔離電路(111)、用于與上位機(jī)或接入工業(yè)網(wǎng)絡(luò)13進(jìn)行通信的RS232接口電路112和半/全雙工RS485 (RS422)接口電路113，所述的RS232接口電路112和半/全雙工RS485(RS422)接口電路113通過(guò)通信數(shù)字隔離電路111連接主控制單元I。
[0074]如圖18、圖19所示，所述的通信數(shù)字隔離電路111包括有兩個(gè)與所述的主控制單元I相連的型號(hào)為ADuM1402ARW的磁耦隔離芯片U18和型號(hào)為ADuM1401BRW的磁耦隔離芯片U19，所述磁耦隔離芯片U18的3、4、5和6腳連接主控制單元1，11、12、13和14腳連接RS232接口電路112，所述的磁耦隔離芯片U19的3、4、5和6腳連接主控制單元1，11、12、13和14腳連接半/全雙工RS485接口電路113 ;所述的RS232接口電路112包括有型號(hào)為MAX3232ESE+的芯片U30和第一 RS232串口 Jl和第二 RS232串口 J2，其中，所述的芯片U30的9、12、11和10腳對(duì)應(yīng)連接磁耦隔離芯片U18的11、12、13和14腳，7腳和8腳連接第一RS232串口 J1，14腳和13腳連接第二 RS232串口 J2 ;所述的半/全雙工RS485接口電路113包括有型號(hào)為MAX491ESD的芯片U20和兩個(gè)半/全雙工RS485外接端子JlO和外接端子J11，所述的芯片U20的2、3、4和5腳對(duì)應(yīng)連接磁耦隔離芯片U19的11、14、13和12腳，11腳和12腳連接外接端子J10，9腳和10腳連接外接端子JlI。
[0075]如圖18所示，所述通信數(shù)字隔離電路111中的ADuM1402ARW，所述RS232接口電路112中，F(xiàn)PGA核心主控制單元I通過(guò)兩對(duì)異步串行通信接口(每對(duì)異步串行通信接口包含一根數(shù)據(jù)發(fā)送線，一根數(shù)據(jù)接收線)共4根信號(hào)線，連接至磁耦隔離芯片ADUM1402ARW的左側(cè)引腳，第I對(duì)異步串行通信接口中標(biāo)號(hào)為TXDl的信號(hào)線由所述FPGA核心主控制單元
I輸出給所述通信數(shù)字隔離電路111，第I對(duì)異步串行通信接口中標(biāo)號(hào)為RXDl的那根信號(hào)線由所述通信數(shù)字隔離電路111輸出給所述FPGA核心主控制單元I ;第2對(duì)異步串行通信接口中標(biāo)號(hào)為TXD2的信號(hào)線由所述FPGA核心主控制單元I輸出給所述通信數(shù)字隔離電路111，第2對(duì)異步串行通信接口中標(biāo)號(hào)為RXD2的那根信號(hào)線由所述通信數(shù)字隔離電路111輸出給所述FPGA核心主控制單元I。磁耦隔離芯片左側(cè)的供電回路應(yīng)與所述FPGA核心主控制單元I的IO電壓一致，即應(yīng)接入所述FPGA獨(dú)立電源供電單元2提供的VCC3.3到GND的3.3V電壓。經(jīng)磁耦隔離芯片的隔離后，磁耦隔離芯片右側(cè)的4根信號(hào)線與磁耦隔離芯片左側(cè)的兩對(duì)異步串行通信接口共4個(gè)信號(hào)邏輯完全一致，這4根信號(hào)線接至所述RS232接口電路112中MAX3232ESE+芯片提供的兩對(duì)異步串行通信接口引腳上，每對(duì)異步串行通信接口包含一根數(shù)據(jù)發(fā)送線,一根數(shù)據(jù)接收線,數(shù)據(jù)收發(fā)接線不可顛倒，因此所述FPGA核心主控制單元I最終能與所述RS232接口電路112進(jìn)行兩對(duì)隔離的異步串行數(shù)據(jù)收發(fā)。注意磁耦隔離芯片右側(cè)的供電回路應(yīng)與MAX3232ESE+芯片的供電電壓一致，即應(yīng)接入所述調(diào)理板電源供電單元6提供的VCC5到SGND的5V電壓。將MAX3232ESE+芯片RS232電平標(biāo)準(zhǔn)端的兩對(duì)串口信號(hào)線和地線SGND接至控制器對(duì)外引出的兩個(gè)串口 DB9臥式彎針的2、3、5號(hào)腳上，通過(guò)DB9串口線將FPGA超高速工業(yè)控制器的串口針與上位PC機(jī)/工控機(jī)的串口針相連接，即可完成FPGA超高速工業(yè)控制器與上位PC機(jī)/工控機(jī)的RS232通信。
[0076]如圖19所示，所述通信數(shù)字隔離電路111中的ADUM1401BRW，所述半/全雙工RS485(RS422)接口電路113中，F(xiàn)PGA核心主控制單元I通過(guò)一對(duì)異步串行通信接口的發(fā)送線485_D1、接收線485_R0、發(fā)送使能控制線485_DE (高電平有效)、接收使能控制線485_RE(低電平有效)共4根信號(hào)線，連接至磁耦隔離芯片ADuM1401BRW的左側(cè)引腳，標(biāo)號(hào)為485_D1、485_DE、485_RE的3根信號(hào)線由所述FPGA核心主控制單元I輸出給所述通信數(shù)字隔離電路111，標(biāo)號(hào)為485_R0的那根信號(hào)線由所述通信數(shù)字隔離電路111輸出給所述FPGA核心主控制單元I。磁耦隔離芯片左側(cè)的供電回路應(yīng)與所述FPGA核心主控制單元I的IO電壓一致，即應(yīng)接入所述FPGA獨(dú)立電源供電單元2提供的VCC3.3到GND的3.3V電壓。經(jīng)磁耦隔離芯片的隔離后，磁耦隔離芯片右側(cè)的4根信號(hào)線與磁耦隔離芯片左側(cè)的4個(gè)信號(hào)邏輯完全一致，這4根信號(hào)線接至所述半/全雙工RS485(RS422)接口電路113中MAX491ESD芯片提供的一對(duì)異步串行通信接口的發(fā)送引腳和接收引腳、發(fā)送使能引腳、接收使能引腳上，所述FPGA核心主控制單元I將發(fā)送使能控制線485_DE置高時(shí)，會(huì)使能MAX491ESD芯片對(duì)異步串行通信接口發(fā)送線485_DI的TTL電平到外接485發(fā)送端子RS485 (RS422)電平標(biāo)準(zhǔn)的電平轉(zhuǎn)換，反之會(huì)禁止發(fā)送信號(hào)的RS485 (RS422)電平轉(zhuǎn)換；所述FPGA核心主控制單元I將接收使能控制線485_RE置低時(shí)，會(huì)使能MAX491ESD芯片對(duì)外接485接收端子的RS485(RS422)電平標(biāo)準(zhǔn)到異步串行通信接口接收送線485_R0的TTL電平轉(zhuǎn)換，反之會(huì)禁止接收信號(hào)的TTL電平轉(zhuǎn)換。FPGA可通過(guò)發(fā)送使能和接受使能信號(hào)的不同控制方式，最終使FPGA超高速工業(yè)控制器對(duì)外進(jìn)行半雙工RS485通信或者全雙工RS485 (RS422)通信。注意磁耦隔離芯片右側(cè)的供電回路應(yīng)與MAX491ESD芯片的供電電壓一致，即應(yīng)接入所述調(diào)理板電源供電單元6提供的VCC5到SGND的5V電壓。將MAX491ESD芯片RS485/RS422電平標(biāo)準(zhǔn)端的一對(duì)發(fā)送差分線和一對(duì)接收差分線分別接至控制器對(duì)外引出的外接485發(fā)送端子和外接485接收端子上，F(xiàn)PGA超高速工業(yè)控制器可接入工業(yè)網(wǎng)絡(luò)中，對(duì)外進(jìn)行半雙工RS485通信或者全雙工RS485 (RS422)通信。
【權(quán)利要求】
1.一種基于FPGA的超高速工業(yè)控制器，包括有主控制單元(O,其特征在于，所述主控制單元(I)的:模擬量信號(hào)輸入端通過(guò)2組SPI接口連接16路模擬量輸入A/D轉(zhuǎn)換單元(7)，模擬量信號(hào)輸出端通過(guò)SPI接口連接8路模擬量輸出D/A轉(zhuǎn)換單元(8)，開關(guān)量信號(hào)輸入端連接開關(guān)量輸入信號(hào)隔離與調(diào)理單元(9)，開關(guān)量信號(hào)輸出端連接開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元(10)，所述的16路模擬量輸入A/D轉(zhuǎn)換單元(7)和8路模擬量輸出D/A轉(zhuǎn)換單元(8)的電源輸入端分別連接調(diào)理板電源供電單元(6)，所述的開關(guān)量輸入信號(hào)隔離與調(diào)理單元(9)的輸入端連接16路工業(yè)現(xiàn)場(chǎng)開關(guān)量輸入(12)，所述主控制單元(I)通過(guò)RS232/半/全雙工RS485/RS422總線通信單元(11)連接上位機(jī)或接入工業(yè)網(wǎng)絡(luò)(13)，所述主控制單元(I)的電源輸入端連接FPGA獨(dú)立電源供電單元(2 )，所述主控制單元(I)還分別連接JTAG調(diào)試接口電路(3)、EPCS16程序配置電路(4)和時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元(5)，其中，所述的主控制單元(I)與所述的FPGA獨(dú)立電源供電單元(2)、JTAG調(diào)試接口電路(3)、EPCS16程序配置電路(4)以及時(shí)鐘輸入與自動(dòng)/手動(dòng)復(fù)位電路單元(5)共同構(gòu)成基于FPGA的超高速工業(yè)控制器的四層核心板，所述的調(diào)理板電源供電單元(6)與16路模擬量輸入A/D轉(zhuǎn)換單元(7)、8路模擬量輸出D/A轉(zhuǎn)換單元(8)、開關(guān)量輸入信號(hào)隔離與調(diào)理單元(9)、開關(guān)量輸出信號(hào)隔離與驅(qū)動(dòng)單元(10)以及RS232/半/全雙工RS485/RS422總線通信單元(11)共同構(gòu)成基于FPGA的超高速工業(yè)控制器的兩層信號(hào)調(diào)理板。
2.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的FPGA獨(dú)立電源供電單元(2)包括有將24V直流電源轉(zhuǎn)換成5V直流電源的DC/DC轉(zhuǎn)換模塊U4，所述DC/DC轉(zhuǎn)換模塊U4輸出的5V直流電源分別連接開關(guān)型穩(wěn)壓電源U5、線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3，所述開關(guān)型穩(wěn)壓電源U5的I腳接5V電源以及分別通過(guò)電容C39和電容C41地，O腳、3腳和5腳接地，2腳連接電感L的一端`，電感L的另一端與4腳共同分別通過(guò)電容Cl、電容C40和電容C42接地，還共同依次通過(guò)電阻R3和發(fā)光二極管Led接地，還共同構(gòu)成3.3V電源輸出端，所述的線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3的3腳分別連接DC/DC轉(zhuǎn)換模塊U4輸出的5V電源，該線性穩(wěn)壓電源U2和線性穩(wěn)壓電源U3的3腳還分別對(duì)應(yīng)通過(guò)電容C38和電容C45接地，I腳均接地，所述的線性穩(wěn)壓電源U2的2腳和4腳均分別通過(guò)電容C36和電容C37接地，通過(guò)電感L輸出2.5V電源，以及通過(guò)電感L和電容C35接地，所述的線性穩(wěn)壓電源U3的2腳和4腳輸出2.5V電源，以及均分別通過(guò)電容C43和電容C44接地。
3.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的16路模擬量輸入A/D轉(zhuǎn)換單元(7)包括有連接16路模擬量輸入信號(hào)的前8路信號(hào)的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路(71)、與所述的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路(71)的輸出端相連的第一片12位8通道A/D轉(zhuǎn)換器電路(73)、連接16路模擬量輸入信號(hào)的后8路信號(hào)的模擬量輸入信號(hào)I/V變換電路(72)和與所述的模擬量輸入信號(hào)I/V變換電路(72)的輸出端相連的第二片12位8通道A/D轉(zhuǎn)換器電路(74)，所述的第一片12位8通道A/D轉(zhuǎn)換器電路(73)和第二片12位8通道A/D轉(zhuǎn)換器電路(74)的輸出端均連接A/D接口數(shù)字隔離電路(75)，所述的A/D接口數(shù)字隔離電路(75)通過(guò)2組SPI接口連接至主控制單元(I)的8個(gè)用戶I/O 口上。
4.根據(jù)權(quán)利要求3所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的第一片12位8通道A/D轉(zhuǎn)換器電路(73)和第二片12位8通道A/D轉(zhuǎn)換器電路(74)分別是由型號(hào)為AD7928的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14構(gòu)成，所述的A/D接口數(shù)字隔離電路(75)是由二個(gè)型號(hào)為ADuM1201CR的磁耦隔離芯片U9、U11，二個(gè)型號(hào)為ADuM1200CR的磁耦隔離芯片U10、U12構(gòu)成，所述的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的7腳連接2.5V電壓基準(zhǔn)源U29，9~16腳分別對(duì)應(yīng)連接模擬量輸入類型選擇與電壓轉(zhuǎn)換電路(71)和模擬量輸入信號(hào)I/V變換電路(72)的輸出端，所述的A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的.1、2、3和18腳分別對(duì)應(yīng)連接構(gòu)成A/D接口數(shù)字隔離電路(75)的磁耦隔離芯片U9、U10、U11和U12的2、3、6和7腳，所述的磁耦隔離芯片U9、U10、U11和U12的I腳接3.3V電源，8腳接5V電源，所述A/D轉(zhuǎn)換芯片U13和A/D轉(zhuǎn)換芯片U14的5、6和19腳接5V電源； 所述的模擬量輸入類型選擇與電壓轉(zhuǎn)換電路(71)包括有由用于連接16路模擬量輸入信號(hào)的前8路信號(hào)的接口 PPl和兩個(gè)型號(hào)為TL084ID的4通道雙極性運(yùn)算放大器Fl構(gòu)成的兩組結(jié)構(gòu)完全相同的電路，在其中任一組電路中:所述的4通道雙極性運(yùn)算放大器Fl的12、10、5和3腳分別對(duì)應(yīng)連接所述接口 PPl的1、2、4和5腳，所述接口 PPl的1、2、4和5腳還各依次通過(guò)一個(gè)開關(guān)和一個(gè)電阻接地，所述的4通道雙極性運(yùn)算放大器Fl的4腳接正12V電源，11腳接負(fù)12V電源，13腳和14腳構(gòu)成一路輸出A10，9腳和8腳構(gòu)成I路輸出AI1，6腳和7腳構(gòu)成一路輸出AI2，2腳和I腳構(gòu)成一路輸出Al3，所述4通道雙極性運(yùn)算放大器Fl的13腳和14腳、9腳和8腳、6腳和7腳以及2腳和I腳還各分別通過(guò)一個(gè)二極管和一個(gè)電容接地，12,10,5和3腳還各通過(guò)一個(gè)電阻接地； 所述的模擬量輸入信號(hào)ΙΛ變換電路(72)用于連接16路模擬量輸入信號(hào)的后8路信號(hào)的接口 PP2，以及8組結(jié)構(gòu)完全相同的I/V變換電路，其中，任一個(gè)I/V變換電路都是由一個(gè)電阻、一個(gè)二極管和一個(gè)電容相并聯(lián)構(gòu)成，并聯(lián)后的一端接接口 PP2的一個(gè)端腳以及連接第二片12位8通道A/D轉(zhuǎn)換器電路(74)的輸入端，并聯(lián)后的另一端接地。
5.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的8路模擬量輸出D/A轉(zhuǎn)換單元(8)包括有依次連接的D/A接口數(shù)字隔離電路(81 )、14位8通道D/A轉(zhuǎn)換器電路(82)以及模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路(83)，其中所述的D/A接口數(shù)字隔離電路(81)的輸入端通過(guò)SPI接口連接主控制單元(I)的模擬量信號(hào)輸出端，所述的模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路(83)的輸出構(gòu)成8路模擬量輸出。
6.根據(jù)權(quán)利要求5所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的D/A接口數(shù)字隔離電路(81)是由型號(hào)為ADuM1400CRW的磁耦隔離芯片U15構(gòu)成，所述的14位8通道D/A轉(zhuǎn)換器電路(82)是由型號(hào)為AD5648的D/A轉(zhuǎn)換芯片U16構(gòu)成，所述D/A轉(zhuǎn)換芯片U16的1、2、16和15腳對(duì)應(yīng)連接磁耦隔離芯片U15的11、12、13和14腳； 所述的模擬量輸出信號(hào)放大與驅(qū)動(dòng)電路(83)是由四個(gè)型號(hào)為L(zhǎng)M7332的具有雙極性、雙通道、強(qiáng)輸出驅(qū)動(dòng)能力的雙軌運(yùn)算放大器和一個(gè)分別連接四個(gè)雙軌運(yùn)算放大器的輸出端的模擬量輸出外接端子P17構(gòu)成的四路結(jié)構(gòu)完全相同的電路，其中任一雙軌運(yùn)算放大器F2的6腳和2腳各通過(guò)一個(gè)電阻連接2.5V電源，雙軌運(yùn)算放大器F2的6腳和2腳還各通過(guò)一個(gè)電阻對(duì)應(yīng)的與7腳和I腳共同構(gòu)成輸出端連接模擬量輸出外接端子P17，5腳和3腳各通過(guò)一個(gè)電阻連接14位8通道D/A轉(zhuǎn)換器電路(82)的輸出，5腳和3腳還各通過(guò)一個(gè)電阻接地,4腳和8腳接12V電源，4腳和8腳還通過(guò)各一個(gè)電容接地。
7.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的開關(guān)量輸入信號(hào)隔離與調(diào)理單元(9)是由一個(gè)開關(guān)量輸入外接端子P18和16路結(jié)構(gòu)完全相同的與所述的開關(guān)量輸入外接端子P18相連接的隔離調(diào)理電路構(gòu)成，其中任一路隔離調(diào)理電路包括有一個(gè)型號(hào)為PC817的光電稱合器U6,所述光電稱合器U6的I腳通過(guò)一個(gè)電阻R58連接開關(guān)量輸入外接端子P18，該I腳還通過(guò)一個(gè)二極管D2接地，2腳通過(guò)一個(gè)發(fā)光二極管DS2接地，4腳接3.3V電源，3腳接主控制單元(I)以及通過(guò)電阻R62接地。
8.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的開關(guān)量輸出信號(hào)隔尚與驅(qū)動(dòng)單兀(10)包括有8路輸入端與主控制單兀(I)相連的開關(guān)量輸出信號(hào)隔離與調(diào)理電路(101)，一個(gè)繼電器獨(dú)立電源供電單元(102)，一個(gè)開關(guān)量輸出外接端子P19，以及分別對(duì)應(yīng)與8路開關(guān)量輸出信號(hào)隔離與調(diào)理電路(101)和繼電器獨(dú)立電源供電單元(102)的輸出端相連接的8路繼電器驅(qū)動(dòng)電路(103)，所述8路繼電器驅(qū)動(dòng)電路(103)的輸出連接開關(guān)量輸出外接端子P19。
9.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的任意一路開關(guān)量輸出信號(hào)隔離與調(diào)理電路(101)包括有一個(gè)光電稱合器U22,所述光電稱合器U22的I腳接3.3V電源，該I腳還通依次過(guò)一個(gè)發(fā)光二極管D18和一個(gè)電阻接主控制單元(I )，2腳通過(guò)一個(gè)電阻R112接主控制單元(1)，4腳接12V電源，3腳通過(guò)一個(gè)電阻R108接地，該3腳還通過(guò)一個(gè)電阻RllO對(duì)應(yīng)連接一路繼電器驅(qū)動(dòng)電路(103);所述的繼電器獨(dú)立電源供電單元(102)包括有DC/DC模塊U17，所述DC/DC模塊U17的I腳和2腳連接24V電源端子，3腳輸出12V電源分別連接8路繼電器驅(qū)動(dòng)電路(103)，3腳還分別通過(guò)一個(gè)電解電容和一個(gè)電容接地，4腳接地；所述的任意一路繼電器驅(qū)動(dòng)電路(103)包括有繼電器K2，所述的繼電器K2的I腳通過(guò)三極管H2的集電極再對(duì)應(yīng)通過(guò)電阻RllO連接一路開關(guān)量輸出信號(hào)隔離與調(diào)理電路(101)，該I腳還通過(guò)一個(gè)二極管接地，2腳接地，3腳和4腳連接開關(guān)量輸出外接端子P19，所述的三極管H2的發(fā)射極連接繼電器獨(dú)立電源供電單元(102)的12V電源輸出。
10.根據(jù)權(quán)利要求1所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的RS232/半/全雙工RS485/RS422總線通信單元(11)包括有通信數(shù)字隔離電路(111 )、用于與上位機(jī)或接入工業(yè)網(wǎng)絡(luò)(13)進(jìn)行通信的RS232接口電路(112)和半/全雙工RS485接口電路(113)，所述的RS232接口電路(112)和半/全雙工RS485接口電路(113)通過(guò)通信數(shù)字隔離電路(111)連接主控制單元(I)。
11.根據(jù)權(quán)利要求9所述的基于FPGA的超高速工業(yè)控制器，其特征在于，所述的通信數(shù)字隔離電路(111)包括有兩個(gè)與所述的主控制單元(I)相連的型號(hào)為ADuM1402ARW的磁耦隔離芯片U18和型號(hào)為ADuM1401BRW的磁耦隔離芯片U19，所述磁耦隔離芯片U18的3、4、5和6腳連接主控制單元(I )，11、12、13和14腳連接RS232接口電路(112)，所述的磁耦隔離芯片U19的3、4、5和6腳連接主控制單元(1)，11、12、13和14腳連接半/全雙工RS485接口電路(I 13);所述的1?232接口電路(112)包括有型號(hào)為MAX3232ESE+的芯片U30和第一RS232串口 Jl和第二 RS232串口 J2，其中，所述的芯片U30的9、12、11和10腳對(duì)應(yīng)連接磁耦隔離芯片U18的11、12、13和14腳，7腳和8腳連接第一 RS232串口 Jl，14腳和13腳連接第二 RS232串口 J2 ;所述的半/全雙工RS485接口電路(113)包括有型號(hào)為MAX491ESD的芯片U20和兩個(gè)半/全雙工RS485外接端子JlO和外接端子J11，所述的芯片U20的2、3、4和5腳對(duì)應(yīng)連接磁耦隔離芯片U19的11、14、13和12腳，11腳和12腳連接外接端子J10，9腳和10腳連接外接端子JlI。
【文檔編號(hào)】G05B19/042GK203520076SQ201320539119
【公開日】2014年4月2日 申請(qǐng)日期:2013年8月30日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】吳愛國(guó), 崔巍, 江濤 申請(qǐng)人:天津大學(xué)