Ab類輸出級偏置電路的制作方法
【專利摘要】一種AB類輸出級偏置電路,包括固定偏置電壓提供單元、差分輸入運放單元、電流運算單元以及電壓反饋單元;固定偏置電壓提供單元接至差分輸入運放單元的第一輸入端;差分輸入運放單元的第二輸入端外接一負反饋電壓單元,第一輸出端接輸出級中的第一PMOS管,第二輸出端接輸出級中的第一NMOS管;電流運算單元分別與第一PMOS管、第一NMOS管以及電壓反饋單元相接;電壓反饋單元分別接入電流運算單元以及差分輸入運放單元。本實用新型提供的偏置電路增加了輸出級的充放電能力;實現(xiàn)采用低成本MOS器件在低電壓下偏置輸出級,提高了電路設(shè)計的靈活性,降低了設(shè)計成本,同時實現(xiàn)了寬電源范圍的性能。
【專利說明】AB類輸出級偏置電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及集成電路設(shè)計領(lǐng)域,尤其涉及一種為寬電源電壓范圍的AB類輸出級提供工作電壓的偏置電路。
【背景技術(shù)】
[0002]AB類(classAB)輸出級具有輸出擺幅大,驅(qū)動能力強等優(yōu)點,但其偏置電路的偏置原理比較復(fù)雜,需要同時偏置輸出級N/PM0S的柵電壓VN、VP,如圖1所示AB類輸出級偏置電路的偏置原理框圖。參考圖2,常規(guī)的AB類輸出級偏置電路的電路圖,AB類輸出級I的偏置電路2由PMOS管PM2~4以及NMOS管匪2~4構(gòu)成。以產(chǎn)生vn偏置電壓為例,匪2、NM3為兩個二極管的NMOS,NM3和NM4共柵級連接,14=12為PM4、NM4提供偏置電流。平衡狀態(tài)下,若選擇12=211,ff/LNM4= W/LNM3,那么vn電壓即等于VSnm3,也就是vn電壓等于NM2的柵極電壓,這相當于匪2和匪I組成電流鏡結(jié)構(gòu),匪1流過的電流和NM2中電流(B卩II)成比例鏡像關(guān)系。同理,PMl中的靜態(tài)電流和PM2中電流卿13)成比例鏡像關(guān)系。當進入驅(qū)動狀態(tài)下,例如輸出級流出大電流到負載里,vp電壓下降,流過PM4的電流減小,由于12、14不變,因此流過NM4的電流增大,這樣迫使VSnm4也就是VN減小,這樣降低了流過匪I的電流,也就是說,總的流出輸出級的電流Λ Ipmi+Λ Inmi進一步增加,這樣使得AB類輸出驅(qū)動增強。
[0003]這種常規(guī)的AB類輸出級偏置電路結(jié)構(gòu)受電源電壓范圍限制,由于匪3,匪2串聯(lián)連接,這樣電源電壓最小為:VDD>VGSNM2+VGSM3+Vn。對于寬電源電壓范圍應(yīng)用來說(例如,VDD:1.8V~5V),采用低成本 MOS 器件(例如,5V 器件),VGSM2,3 ^ VTHnmos ^ 0.9V,Vn ^ 0.2V,那么VDDmin ^ 2V。因此這種結(jié)構(gòu)大大限制了最小電源電壓的范圍。`實用新型內(nèi)容
[0004]本實用新型的目的在于,提供一種AB類輸出級偏置電路,適應(yīng)寬電源電壓范圍,允許采用低成本MOS器件在低電壓下實現(xiàn),解決現(xiàn)有偏置電路對電源電壓的限制的問題。
[0005]為實現(xiàn)上述目的,本實用新型提供了一種AB類輸出級偏置電路,包括固定偏置電壓提供單元、差分輸入運放單元、電流運算單元及電壓反饋單元;所述固定偏置電壓提供單元與所述差分輸入運放單元相接,用于產(chǎn)生固定偏置電壓給所述差分輸入運放單元;所述差分輸入運放單元的第一輸入端與所述固定偏置電壓提供單元相接,第二輸入端外接一負反饋電壓單元,第一輸出端接AB類輸出級中的第一 PMOS管用于偏置所述第一 PMOS管的柵電壓,第二輸出端接AB類輸出級中的第一 NMOS管用于偏置所述第一 NMOS管的柵電壓;所述電流運算單元分別與所述第一 PMOS管、第一 NMOS管及電壓反饋單元相接,用于分別獲取所述第一 PMOS管與第一 NMOS管的偏置電流,并傳送至所述電壓反饋單元;所述電壓反饋單元包括一第三NMOS管,所述第三NMOS管的漏極與柵極相接并接入所述電流運算單元及所述差分輸入運放單元,所述第三NMOS管的源極接入等電勢端,所述電壓反饋單元用于將所述電流運算單元獲取的偏置電流轉(zhuǎn)換成電壓反饋至所述差分輸入運放單元。[0006]本實用新型的優(yōu)點在于,本實用新型提供的AB類輸出級偏置電路增加了 AB類輸出級的充放電能力,且在電源和等電勢之間,所有通道中最多只存在一個VGS壓降,使得該電路結(jié)構(gòu)很容易采用低成本MOS器件(5V)在低電壓下偏置AB類輸出級,提高了電路設(shè)計的靈活性,降低了設(shè)計成本,同時實現(xiàn)了寬電源范圍的性能。
【專利附圖】
【附圖說明】
[0007]圖1, AB類輸出級偏置電路的偏置原理框圖;
[0008]圖2,常規(guī)的AB類輸出級偏置電路的電路圖;
[0009]圖3,本實用新型所述AB類輸出級偏置電路的一實施方式的電路圖。
【具體實施方式】
[0010]下面結(jié)合附圖對本實用新型提供的AB類輸出級偏置電路【具體實施方式】做詳細說明。
[0011]參考附圖3,本實用新型所述AB類輸出級偏置電路的一實施方式的電路圖,所述AB類輸出級偏置電路10包括固定偏置電壓提供單元1、差分輸入運放單元2、電流運算單元3以及電壓反饋單元4。
[0012]所述固定偏置電壓提供單元I與所述差分輸入運放單元2相接,用于產(chǎn)生固定偏置電壓給所述差分輸入運放單元2。所述固定偏置電壓提供單元I包括一第一電流源101以及一第六NMOS管NM6,NM6的漏極與柵極相接并接入所述第一電流源101以及所述差分輸入運放單元2,NM6的源極接入等電勢端。NM6為二極管連接,在所述第一電流源101的電流Il控制下產(chǎn)生固定偏置電壓給差分輸入運放單元2。
[0013]所述差分輸入運放單元2的第一輸入端va與所述固定偏置電壓提供單元I相接,第二輸入端vb外接一負反饋電壓單元(圖中未示出),第一輸出端vol接AB類輸出級20中的第一 PMOS管PMl用于偏置PMl的柵電壓,第二輸出端vo2接AB類輸出級20中的第一NMOS管匪I用于偏置匪I的柵電壓。其中,所述負反饋電壓單元可以由一路固定電流經(jīng)過二極管連接的MOS管產(chǎn)生的固定偏置構(gòu)成。
[0014]所述差分輸入運放單元2包括第二電流源201、第三電流源202、第二PMOS管PM2、第三PMOS管PM3、第四NMOS管NM4以及第五NMOS管NM5。PM2、PM3的源極相接并接入所述第二電流源201 ;PM2、PM3的柵極相接并通過第二輸入端vb接入所述負反饋電壓單元;PM2的漏極與匪5的漏極相接并通過第一輸出端vol接入所述AB類輸出級20中PMl的柵極,從而輸出AB類輸出級20中PMl的柵偏置電壓vp ;PM3的漏極與NM4的漏極相接并通過第二輸出端vo2接入所述AB類輸出級20中匪1的柵極,從而輸出AB類輸出級20中匪1的柵偏置電壓vn。匪5與所述固定偏置電壓提供單元I的NM6共柵連接,用于接收NM6的固定偏置電壓輸入;匪5的源極接入所述第三電流源202。NM4與所述電壓反饋單元4的第三NMOS管匪3共柵連接,用于接收匪3的反饋電壓輸入,從而使輸出偏置電壓vp、vn同升同降;NM4的源極與匪5的源極相接并所述第三電流源202。也即,PM2、PM3為NM4、匪5提供負載,NM4、匪5、PM2、PM3構(gòu)成一個差分輸入運放,一端輸入為固定偏置電壓,另一端輸入通過所述負反饋電壓單元反饋控制,兩個輸出(vp、vn)即是AB類輸出級20中匪1、PMl的柵偏置電壓,同時接受電壓反饋單元4的反饋電壓輸入控制。[0015]所述電流運算單元3分別與AB類輸出級20中匪1、PMl以及電壓反饋單元4相接,用于分別獲取匪1、PM1的偏置電流,并傳送至所述電壓反饋單元4。所述電流運算單元3包括第二 NMOS管NM2、第四PMOS管PM4、第五PMOS管PM5以及第六PMOS管PM6。
[0016]匪2與所述AB類輸出級20中的匪I共柵連接,匪2與匪I形成電流鏡像關(guān)系,使得流過匪I的電流15是流過匪2電流14的按比例鏡像;匪2的漏極與PM6的漏極相接;匪2的源極接入等電勢端。PM6的漏極與柵極相接,源極與PMl的源極相接,并接入電源VDD,匪2與PM6流過的電流相同均為14,且14是15的按比例鏡像。PM5與PM6的源極相接,且PM5與PM6共柵連接,也即PM5與PM6形成電流鏡像關(guān)系,從而將匪2中的鏡像電流通過PM6鏡像到PM5。PM4的源極與PM5的漏極相接,PM4與PM5流過的電流相同均為13,且13是14的按比例鏡像,也即匪2中的鏡像電流通過PM6鏡像到PM4 ;PM4與所述AB類輸出級20中的PMl共柵連接,因此PMl里的靜態(tài)電流可以由PM4、PM5和PMl的W、L比例來決定;PM4的漏極與所述電壓反饋單元4的第三NMOS管匪3的漏極相接,用于將獲取到的所述AB類輸出級20的偏置電流輸出至所述電壓反饋單元4。作為優(yōu)選的實施方式,PM4、PM5、PM6的W、L相同。
[0017]所述電壓反饋單兀4包括一第三NMOS管匪3,匪3的漏極與柵極相接并分別接入所述電流運算單元3以及所述差分輸入運放單元2,用于將所述電流運算單元3獲取的偏置電流轉(zhuǎn)換成電壓反饋至所述差分輸入運放單元2,從而使差分輸入運放單元2輸出的偏置電壓vp、vn同升同降;匪3的源極接入等電勢端。其中,匪3為二極管連接。反饋穩(wěn)定狀態(tài)下,匪3和NM6的柵極電壓相同,因此流過匪3的電流13與流過NM6的電流Il相同,SP11=13,輸出級的靜態(tài)電流15可以由流過NM6的電流Il按比例來控制。
[0018]以下結(jié)合附圖3給出本實用新型的工作方式。
[0019]NM6為二極管連接,在電流Il控制下產(chǎn)生固定偏置電壓給匪5。匪3為二極管連接并與NM4共柵連接,用于輸出反饋電壓給NM4。NM4、NM5、PM2、PM3構(gòu)成一個差分輸入運放,一端輸入va為固定偏置電壓,另一端輸入vb通過負反饋電壓單元控制,兩個輸出vp、vn,即是輸出級匪1、PM1的柵偏置電壓,同時接受NM3的反饋電壓輸入控制;PM2、PM3為輸入對管NM4、匪5提供負載。vn同時連接匪2的柵端,因此流過匪2的電流14是輸出級的靜態(tài)電流15的按比例鏡像。PM5通路,通過PM6與PM5的電流鏡像,匪2中的鏡像電流通過PM6鏡像到PM4。
[0020]平衡狀態(tài)下,一般選擇PM4、PM5、PM6的W、L相同,因此PM5工作在線性區(qū)域,PM4、PM5可以看成W、2L的PM0S,這樣14=213。由于PM4和PMl共柵連接,因此PMl里的靜態(tài)電流可以由PM4、PM5和PMl的W、L比例來決定。反饋穩(wěn)定狀態(tài)下,匪3和NM6的柵極電壓相同,因此11=13,輸出級的靜態(tài)電流15可以由Il按比例來控制。
[0021]當進入驅(qū)動狀態(tài)時,若輸出級對負載充電,vp電壓下降,PM4的柵極電壓下降使得VDSpm5增大,最終使PM5進入飽和區(qū),使得13=14=11 ;通過匪2和匪I的電流鏡像,流過匪2的電流大致降低為靜態(tài)時的一半,進一步增大了輸出級的電流充電能力。如果輸出級對負載進行放電,大量電流流過Wl,同樣匪2電流也會增加,使得VGpm6降低,這使得PM5進入深度線性區(qū),VSpm4接近電源VDD,因此PM4和PMl形成電流鏡像關(guān)系,相比于靜態(tài)狀態(tài)下,PMl中流過電流近似減小了一半,這也增加了輸出級放電能力。
[0022]由此可見,本實用新型提供的AB類輸出級偏置電路增加了 AB類輸出級的充放電能力;且在電源和等電勢之間,所有通道中最多只存在一個VGS壓降,使得該電路結(jié)構(gòu)很容易采用低成本MOS器件(5V)在低電壓下偏置AB類輸出級,提高了電路設(shè)計的靈活性,降低了設(shè)計成本,同時實現(xiàn)了寬電源范圍的性能。
[0023]以上所述僅是本實用新型的優(yōu)選實施方式,應(yīng)當指出,對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員,在不脫離本實用新型原理的前提下,還可以做出若干改進和潤飾,這些改進和潤飾也應(yīng)視為本實用新型的保護范圍。
【權(quán)利要求】
1.一種AB類輸出級偏置電路,其特征在于,包括固定偏置電壓提供單元、差分輸入運放單元、電流運算單元以及電壓反饋單元; 所述固定偏置電壓提供單元與所述差分輸入運放單元相接,用于產(chǎn)生固定偏置電壓給所述差分輸入運放單元; 所述差分輸入運放單元的第一輸入端與所述固定偏置電壓提供單元相接,第二輸入端外接一負反饋電壓單元,第一輸出端接AB類輸出級中的第一 PMOS管用于偏置所述第一PMOS管的柵電壓,第二輸出端接AB類輸出級中的第一 NMOS管用于偏置所述第一 NMOS管的柵電壓; 所述電流運算單元分別與所述第一 PMOS管、第一 NMOS管以及電壓反饋單元相接,用于分別獲取所述第一 PMOS管與第一 NMOS管的偏置電流,并傳送至所述電壓反饋單元; 所述電壓反饋單元包括一第三NMOS管,所述第三NMOS管的漏極與柵極相接并接入所述電流運算單元以及所述差分輸入運放單元,所述第三NMOS管的源極接入等電勢端,所述電壓反饋單元用于將所述電流運算單元獲取的偏置電流轉(zhuǎn)換成電壓反饋至所述差分輸入運放單元。
2.根據(jù)權(quán)利要求1所述的AB類輸出級偏置電路,其特征在于,所述固定偏置電壓提供單元包括第一電流源以及一第六NMOS管,所述第六NMOS管的漏極與柵極相接并分別接入所述第一電流源以及所述差分輸入運放單元,在所述第一電流源的電流控制下產(chǎn)生固定偏置電壓給差分輸入運放單元。
3.根據(jù)權(quán)利要求 2所述的AB類輸出級偏置電路,其特征在于,所述第六NMOS管為二極管連接。
4.根據(jù)權(quán)利要求2所述的AB類輸出級偏置電路,其特征在于,所述差分輸入運放單元包括第二電流源、第三電流源、第二 PMOS管、第三PMOS管、第四NMOS管以及第五NMOS管; 所述第二 PMOS管以及第三PMOS管的源極相接并接入所述第二電流源,所述第二 PMOS管以及第三PMOS管的柵極相接并接入所述負反饋電壓單元,所述第二 PMOS管的漏極與第五NMOS管的漏極相接并接入所述AB類輸出級中第一 PMOS管的柵極,所述第三PMOS管的漏極與第四NMOS管的漏極相接并接入所述AB類輸出級中第一 NMOS管的柵極; 所述第五NMOS管與所述固定偏置電壓提供單元的第六NMOS管共柵連接,所述第五NMOS管的源極接入所述第三電流源; 所述第四NMOS管與所述電壓反饋單元的第三NMOS管共柵連接,所述第四NMOS管的源極與所述第五NMOS管的源極相接。
5.根據(jù)權(quán)利要求1或4所述的AB類輸出級偏置電路,其特征在于,所述電流運算單元包括第二 NMOS管、第四PMOS管、第五PMOS管以及第六PMOS管; 所述第二 NMOS管與所述AB類輸出級中的第一 NMOS管共柵連接,使得流過第一 NMOS管的電流是流過第二 NMOS管電流的按比例鏡像,所述第二 NMOS管的漏極與第六PMOS管的漏極相接,所述第二 NMOS管的源極接入等電勢端; 所述第六PMOS管的漏極與柵極相接,源極與所述第五PMOS管的源極相接;所述第五PMOS管與所述第六PMOS管共柵連接,漏極與所述第四PMOS管的源極相接;所述第四PMOS管與所述AB類輸出級中的第一 PMOS管共柵連接,所述第四PMOS管的漏極與所述電壓反饋單元的第三NMOS管的漏極相接,用于將獲取到的所述AB類輸出級的偏置電流輸出至所述電壓反饋單元。
6.根據(jù)權(quán)利要求5所述的AB類輸出級偏置電路,其特征在于,所述第四PMOS管、第五PMOS管以及第六PMOS管的W、L相同。
【文檔編號】G05F1/56GK203552112SQ201320583470
【公開日】2014年4月16日 申請日期:2013年9月22日 優(yōu)先權(quán)日:2013年9月22日
【發(fā)明者】劉楠, 莊在龍 申請人:江蘇芯創(chuàng)意電子科技有限公司