一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，屬于控制系統(tǒng)【技術(shù)領(lǐng)域】，包括上位機(jī)、下位機(jī)、雙口RAM、伺服驅(qū)動(dòng)器和電機(jī)；DSP與雙口RAM相連，DSP通過光電隔離與伺服驅(qū)動(dòng)器相連，伺服驅(qū)動(dòng)器與電機(jī)相連；還包括PCI總線、PCI接口芯片、光柵尺、光電隔離和編碼器，下位機(jī)由CPLD和DSP組成；雙口RAM與PCI接口芯片相連，PCI接口芯片通過PCI總線與上位機(jī)相連；DSP通過控制總線與CPLD相連，CPLD通過光電隔離與光柵尺相連；電機(jī)與編碼器相連，編碼器與伺服驅(qū)動(dòng)器相連。本發(fā)明對(duì)數(shù)據(jù)的運(yùn)算速度快、精度高、開放性好、可靠性高，且成本低，能夠很好的滿足的現(xiàn)階段大多數(shù)用戶對(duì)多軸聯(lián)動(dòng)運(yùn)動(dòng)數(shù)控系統(tǒng)的要求。
【專利說明】一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種運(yùn)動(dòng)控制系統(tǒng)，具體是一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，屬于控制系統(tǒng)【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]隨著制造業(yè)的發(fā)展，為滿足私人定制、小批量生產(chǎn)的趨勢(shì)，對(duì)數(shù)控機(jī)床的通用性及柔性提出了更高的要求。傳統(tǒng)的專用封閉體系結(jié)構(gòu)的數(shù)控系統(tǒng)，目前占據(jù)著制造行業(yè)大部分市場(chǎng)，如Siemens系統(tǒng)、Fanuc系統(tǒng)等，但這類系統(tǒng)需要專門的開發(fā)工具，功能擴(kuò)展性、維修等受到供應(yīng)商的限制。隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，開放式數(shù)控系統(tǒng)因其具有可移植性、可協(xié)同性、可擴(kuò)展性等優(yōu)勢(shì)，正逐步的成為數(shù)控系統(tǒng)的發(fā)展趨勢(shì)，如PC嵌入NC結(jié)構(gòu)、NC嵌入PC結(jié)構(gòu)、SOFT結(jié)構(gòu)的開放式數(shù)控系統(tǒng)。但目前此類開放式數(shù)控系統(tǒng)在高速通信、網(wǎng)絡(luò)功能、多CPU總線架構(gòu)體系、智能化、可靠性等方面還需更大的提高。
[0003]對(duì)于一個(gè)數(shù)控系統(tǒng)來說，其最重要的目的是通過運(yùn)動(dòng)控制器收發(fā)指令來控制各個(gè)軸電機(jī)按照指定精度、速度等性能指標(biāo)實(shí)現(xiàn)數(shù)控加工。常見的運(yùn)動(dòng)控制器是基于大規(guī)模集成電路、微處理器、專用芯片等為核心架構(gòu)的控制器，但此類控制器軟硬件工作量比較大、精度不高，對(duì)于要求多軸聯(lián)動(dòng)且高速軌跡插補(bǔ)的控制則無法實(shí)現(xiàn)?；诂F(xiàn)場(chǎng)總線的以數(shù)字處理器為核心的開放式運(yùn)動(dòng)控制器，因其具有高速運(yùn)算、集成度高、軌跡控制準(zhǔn)確、通用性好等特點(diǎn)，此類控制器得到了較為廣泛的關(guān)注和應(yīng)用。但就目前來看，此類控制器大多價(jià)格昂貴，技術(shù)還不成熟，控制精度不高、數(shù)據(jù)傳輸速率慢、插補(bǔ)方式落后，故還未形成一種通用的、系列化應(yīng)用于市場(chǎng)的產(chǎn)品。

【發(fā)明內(nèi)容】

[0004]針對(duì)上述現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，數(shù)據(jù)傳輸速度快、控制精度高、開放性好、可靠性高，能夠很好的滿足現(xiàn)階段大多數(shù)用戶對(duì)多軸聯(lián)動(dòng)運(yùn)動(dòng)數(shù)控系統(tǒng)的要求，通用性高。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，包括上位機(jī)、下位機(jī)、雙口 RAM、伺服驅(qū)動(dòng)器和電機(jī)；所述數(shù)字信號(hào)微處理器DSP通過地址總線和數(shù)據(jù)總線與雙口RAM相連，所述數(shù)字信號(hào)微處理器DSP通過光電隔離與伺服驅(qū)動(dòng)器相連，伺服驅(qū)動(dòng)器輸出端與電機(jī)輸入端相連；還包括PCI總線、PCI接口芯片、光柵尺、光電隔離和編碼器，所述下位機(jī)由復(fù)雜可編程邏輯器件CPLD和數(shù)字信號(hào)微處理器DSP組成；
所述雙口 RAM通過地址總線和數(shù)據(jù)總線與PCI接口芯片相連，PCI接口芯片通過PCI總線與上位機(jī)相連；
所述數(shù)字信號(hào)微處理器DSP通過控制總線與復(fù)雜可編程邏輯器件CPLD相連，復(fù)雜可編程邏輯器件CPLD通過光電隔離與光柵尺相連；
所述電機(jī)輸出端與編碼器輸入端相連，編碼器輸出端與伺服驅(qū)動(dòng)器輸出端相連。電機(jī)、伺服驅(qū)動(dòng)器和編碼器設(shè)有若干個(gè)且數(shù)量相同，且每一個(gè)電機(jī)對(duì)應(yīng)連接一個(gè)伺服驅(qū)動(dòng)器和編碼器。
[0006]進(jìn)一步地，數(shù)字信號(hào)微處理器DSP連接有擴(kuò)展SPRAM。
[0007]進(jìn)一步地，數(shù)字信號(hào)微處理器DSP連接有擴(kuò)展JTAG。
[0008]進(jìn)一步地，復(fù)雜可編程邏輯器件CPLD通過光電隔離連接有I/O設(shè)備。
[0009]作為優(yōu)選，I/O設(shè)備設(shè)有通用的I/O接口。
[0010]本發(fā)明具有以下優(yōu)點(diǎn):
(I)本發(fā)明以下位機(jī)作為總控制器，結(jié)合PCI總線技術(shù)和雙口 RAM存儲(chǔ)技術(shù)的優(yōu)勢(shì)，統(tǒng)籌協(xié)調(diào)著數(shù)控系統(tǒng)中各個(gè)軸的運(yùn)動(dòng)；而以伺服驅(qū)動(dòng)器作為執(zhí)行元件，控制著每個(gè)電機(jī)的實(shí)際運(yùn)行。下位機(jī)和伺服驅(qū)動(dòng)器各司其職，相互配合，使各自的長(zhǎng)處得到了充分的發(fā)揮。
[0011](2)本發(fā)明雙口 RAM是上位機(jī)與下位機(jī)共同的存儲(chǔ)器，具有兩組數(shù)據(jù)總線和地址總線，實(shí)現(xiàn)了 PCI總線與數(shù)字信號(hào)微處理器DSP之間高速的數(shù)據(jù)緩沖和交換。
[0012](3)本發(fā)明設(shè)有光柵尺，實(shí)時(shí)檢測(cè)工作臺(tái)的位置并反饋至下位機(jī)，實(shí)現(xiàn)了本控制系統(tǒng)的閉環(huán)控制，提聞了系統(tǒng)的精度和穩(wěn)定性，從而提聞了廣品生廣效率和品質(zhì)。
[0013](4)本發(fā)明伺服驅(qū)動(dòng)器根據(jù)數(shù)字信號(hào)微處理器DSP發(fā)送的控制脈沖指令進(jìn)行插補(bǔ)，同時(shí)由插補(bǔ)運(yùn)算計(jì)算的理論位置與編碼器反饋的實(shí)際位置進(jìn)行比較得出跟隨誤差，然后對(duì)誤差進(jìn)行補(bǔ)償后形成電機(jī)的實(shí)際位置，并據(jù)跟隨誤差計(jì)算出速度指令值，最后產(chǎn)生PWM脈沖控制電機(jī)運(yùn)行，提高了軌跡控制的精確度。
[0014](5)本發(fā)明具有高速、高精度、開放性好、可靠性高等的特點(diǎn)，能夠很好的滿足的現(xiàn)階段大多數(shù)用戶對(duì)多軸聯(lián)動(dòng)運(yùn)動(dòng)數(shù)控系統(tǒng)的要求，通用性高，且結(jié)構(gòu)簡(jiǎn)單，成本低，性價(jià)比聞。
【專利附圖】

【附圖說明】
[0015]圖1是本發(fā)明電原理框圖。
【具體實(shí)施方式】
[0016]下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明。
[0017]如圖1所示，本發(fā)明一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，包括上位機(jī)、下位機(jī)、雙口 RAM、伺服驅(qū)動(dòng)器和電機(jī)；所述數(shù)字信號(hào)微處理器DSP通過地址總線和數(shù)據(jù)總線與雙口 RAM相連，所述數(shù)字信號(hào)微處理器DSP通過光電隔離與伺服驅(qū)動(dòng)器相連，伺服驅(qū)動(dòng)器輸出端與電機(jī)輸入端相連；還包括PCI總線、PCI接口芯片、光柵尺、光電隔離和編碼器，所述下位機(jī)由復(fù)雜可編程邏輯器件CPLD和數(shù)字信號(hào)微處理器DSP組成；
所述雙口 RAM通過地址總線和數(shù)據(jù)總線與PCI接口芯片相連，PCI接口芯片通過PCI總線與上位機(jī)相連；
所述數(shù)字信號(hào)微處理器DSP通過控制總線與復(fù)雜可編程邏輯器件CPLD相連，復(fù)雜可編程邏輯器件CPLD通過光電隔離與光柵尺相連；
所述電機(jī)輸出端與編碼器輸入端相連，編碼器輸出端與伺服驅(qū)動(dòng)器輸出端相連，所述電機(jī)、伺服驅(qū)動(dòng)器和編碼器設(shè)有若干個(gè)且數(shù)量相同，且每一個(gè)電機(jī)對(duì)應(yīng)連接一個(gè)伺服驅(qū)動(dòng)器和編碼器。伺服驅(qū)動(dòng)器作為執(zhí)行元件，產(chǎn)生PWM脈沖控制著每個(gè)電機(jī)運(yùn)行，并接收和處理編碼器反饋的電機(jī)轉(zhuǎn)速和轉(zhuǎn)向信號(hào)，形成一個(gè)局部的閉環(huán)控制。[0018]作為本發(fā)明對(duì)上述技術(shù)方案的改進(jìn)，所述數(shù)字信號(hào)微處理器DSP連接有擴(kuò)展SPRAM,為下位機(jī)的外擴(kuò)內(nèi)存空間，作為數(shù)字信號(hào)微處理器DSP進(jìn)行運(yùn)算時(shí)處理大量數(shù)據(jù)的備用存儲(chǔ)空間，提高了數(shù)據(jù)的運(yùn)算速度。
[0019] 作為本發(fā)明對(duì)上述技術(shù)方案的改進(jìn)，所述數(shù)字信號(hào)微處理器DSP還連接有擴(kuò)展JTAG，作為調(diào)試主控芯片的接口，便于用戶二次開發(fā)，使得本多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)具有較好的開放性，靈活性高。
[0020]作為本發(fā)明對(duì)上述技術(shù)方案的進(jìn)一步，所述復(fù)雜可編程邏輯器件CPLD通過光電隔離連接有I/o設(shè)備，該輸入輸出設(shè)備設(shè)有通用的I/O接口，便于用戶開發(fā)，提高了本控制系統(tǒng)的可擴(kuò)展性和通用性，滿足了現(xiàn)階段大多數(shù)用戶對(duì)多軸聯(lián)動(dòng)運(yùn)動(dòng)數(shù)控系統(tǒng)的要求，同時(shí)本發(fā)明結(jié)構(gòu)簡(jiǎn)單，制造成本低，性價(jià)比較高，有利于推廣。
[0021]本發(fā)明工作時(shí)，由上位機(jī)上運(yùn)行的應(yīng)用軟件發(fā)送各種控制指令，經(jīng)PC程序譯碼、預(yù)處理等處理后，經(jīng)PCI接口芯片傳送到雙口 RAM中；燒寫在數(shù)字信號(hào)微處理器DSP里的控制程序從雙口 RAM中讀取指令或數(shù)據(jù)，并根據(jù)讀入的指令或數(shù)據(jù)進(jìn)行實(shí)時(shí)的插補(bǔ)運(yùn)算，然后產(chǎn)生位置控制脈沖經(jīng)光電隔離處理后輸入到各個(gè)電機(jī)軸的伺服驅(qū)動(dòng)器。伺服驅(qū)動(dòng)器根據(jù)數(shù)字信號(hào)微處理器DSP發(fā)送的控制脈沖指令再進(jìn)行插補(bǔ)，同時(shí)由插補(bǔ)運(yùn)算計(jì)算的理論位置與編碼器反饋的實(shí)際位置進(jìn)行比較得出跟隨誤差，然后對(duì)誤差進(jìn)行補(bǔ)償后形成電機(jī)的實(shí)際位置，并據(jù)跟隨誤差計(jì)算出速度指令值，最后產(chǎn)生PWM脈沖控制電機(jī)運(yùn)行。
[0022]所述PCI總線是上位機(jī)與下位機(jī)傳輸控制指令和數(shù)據(jù)交換的通道，具有傳輸速度快和數(shù)據(jù)吞吐量大的特點(diǎn)，32位傳輸時(shí)可達(dá)132MB/S，而且還具有支持熱插拔、電源管理等功能。其接口芯片選用PCI9054芯片，可將32位高速PCI總線轉(zhuǎn)換為簡(jiǎn)便易用的類似于ISA總線的8位主動(dòng)并行接口。
[0023]所述的下位機(jī)主要是由復(fù)雜可編程邏輯器件CPLD和數(shù)字信號(hào)微處理器DSP作為主控芯片的控制模塊。其主要實(shí)現(xiàn)處理上位機(jī)控制指令和光柵尺信號(hào)及內(nèi)外部突發(fā)事件，完成插補(bǔ)運(yùn)算，并發(fā)送位置控制脈沖指令至伺服驅(qū)動(dòng)器。還將實(shí)時(shí)的各軸運(yùn)動(dòng)信息及系統(tǒng)相關(guān)信息反饋至上位機(jī)，實(shí)現(xiàn)實(shí)時(shí)的人機(jī)交互。
[0024]所述的雙口 RAM (Dual-PortRAM)是上位機(jī)與下位機(jī)共同的存儲(chǔ)器，具有兩組數(shù)據(jù)總線和地址總線，實(shí)現(xiàn)PCI總線與數(shù)字信號(hào)微處理器DSP之間高速的數(shù)據(jù)緩沖和交換。本系統(tǒng)采用IDT公司的雙口 RAM IDT7025，將雙口 RAM分別映射到數(shù)字信號(hào)微處理器DSP的XINTF區(qū)域(有效地址2000H~3FFFH)和PCI接口芯片PCI9054的存儲(chǔ)空間(有效地址0000H~1FFFH)，從而使雙方都將其當(dāng)作自己存儲(chǔ)器的一部分，保證了高速可靠的數(shù)據(jù)通?目。
[0025]所述的數(shù)字信號(hào)微處理器DSP為下位機(jī)的主控芯片，可實(shí)現(xiàn)自適應(yīng)控制、模糊控制及人工神經(jīng)網(wǎng)等智能控制算法，其插補(bǔ)器可實(shí)現(xiàn)非均勻有理B樣條(NURBS)的算法。本系統(tǒng)主控芯片選用TI公司生產(chǎn)的DSP-TMS320F281x芯片，可實(shí)現(xiàn)迅速的處理中斷、高速運(yùn)算、故障處理、收發(fā)數(shù)據(jù)等功能。
[0026]所述的CPLD為下位機(jī)復(fù)雜可編程邏輯控制器件，主要功能是處理光柵尺反饋位置信號(hào)及完成I/o接口的擴(kuò)展以及讀寫邏輯等其他一些外圍電路。本系統(tǒng)選用Altera公司的ΕΡΜ7064產(chǎn)品，由于其具有在系統(tǒng)編程的功能，用戶可根據(jù)需要對(duì)軟件和硬件的進(jìn)行重新配置，使得本多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)具有很大的靈活性。
【權(quán)利要求】
1.一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，包括上位機(jī)、下位機(jī)、雙口 RAM、伺服驅(qū)動(dòng)器和電機(jī)；所述數(shù)字信號(hào)微處理器DSP通過地址總線和數(shù)據(jù)總線與雙口 RAM相連，所述數(shù)字信號(hào)微處理器DSP通過光電隔離與伺服驅(qū)動(dòng)器相連，伺服驅(qū)動(dòng)器輸出端與電機(jī)輸入端相連； 其特征在于，還包括PCI總線、PCI接口芯片、光柵尺、光電隔離和編碼器，所述下位機(jī)由復(fù)雜可編程邏輯器件CPLD和數(shù)字信號(hào)微處理器DSP組成； 所述雙口 RAM通過地址總線和數(shù)據(jù)總線與PCI接口芯片相連，PCI接口芯片通過PCI總線與上位機(jī)相連； 所述數(shù)字信號(hào)微處理器DSP通過控制總線與復(fù)雜可編程邏輯器件CPLD相連，復(fù)雜可編程邏輯器件CPLD通過光電隔離與光柵尺相連； 所述電機(jī)輸出端與編碼器輸入端相連，編碼器輸出端與伺服驅(qū)動(dòng)器輸出端相連；所述電機(jī)、伺服驅(qū)動(dòng)器和編碼器設(shè)有若干個(gè)且數(shù)量相同，且每一個(gè)電機(jī)對(duì)應(yīng)連接一個(gè)伺服驅(qū)動(dòng)器和編碼器。
2.根據(jù)權(quán)利要求1所述的一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述數(shù)字信號(hào)微處理器DSP連接有擴(kuò)展SPRAM。
3.根據(jù)權(quán)利要求2所述的一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述數(shù)字信號(hào)微處理器DSP連接有擴(kuò)展JTAG。
4.根據(jù)權(quán)利要求3所述的一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述復(fù)雜可編程邏輯器件CPLD通過光電隔離連接有I/O設(shè)備。
5.根據(jù)權(quán)利要求4所述的一種多軸聯(lián)動(dòng)運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述I/O設(shè)備設(shè)有通用的I/o接口。
【文檔編號(hào)】G05B19/414GK103901822SQ201410087227
【公開日】2014年7月2日 申請(qǐng)日期:2014年3月11日 優(yōu)先權(quán)日:2014年3月11日
【發(fā)明者】劉新華, 鄭顯華, 陳小虎, 李生鵬, 王冬冬 申請(qǐng)人:中國(guó)礦業(yè)大學(xué)