電壓發(fā)生裝置制造方法
【專利摘要】一種根據(jù)本發(fā)明的實施例的電壓發(fā)生裝置包括：電壓調節(jié)器，通過比較輸出節(jié)點處的輸出電壓與參考電壓來判定通過節(jié)點處的通過電壓，以及響應于通過節(jié)點處的通過電壓通過將外部電源電壓傳送至輸出節(jié)點來產(chǎn)生輸出電壓；以及電壓穩(wěn)定器，響應于輸出電壓而控制從通過節(jié)點流出的第一電流和從輸出節(jié)點流出的第二電流。
【專利說明】電壓發(fā)生裝置
[0001]相關申請的交叉引用
[0002]本申請要求2013年9月13日提交的申請?zhí)枮?0-2013-0110536的韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用合并于此。
【技術領域】
[0003]本發(fā)明的各種示例性實施例總體而言涉及一種電壓發(fā)生裝置，更具體而言，涉及一種包括恒壓穩(wěn)定器的電壓發(fā)生裝置。
【背景技術】
[0004]隨著使用智能電話和平板計算機的激增，在使用半導體存儲器件作為儲存媒介的移動信息器件之中，半導體存儲器件獲得越來越多的興趣和重要性。廣泛應用以及高速處理器或多核并行的出現(xiàn)需要半導體存儲器件增加的性能水平和可靠性。
[0005]半導體存儲器件是使用由例如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP)制成的半導體實現(xiàn)的儲存器件。半導體存儲器件通常分成易失性存儲器件或非易失性存儲器件。易失性存儲器件在電源關斷時不能保留其儲存的數(shù)據(jù)。易失性存儲器件包括:靜態(tài)隨機存取存儲(SRAM)器件、動態(tài)RAM(DRAM)器件、同步DRAM(SDRAM)器件等。非易失性存儲器件即使在斷電時也可以保留其儲存的數(shù)據(jù)。非易失性存儲器件的實例可以包括:只讀存儲(ROM)器件、可以編程ROM(PROM)器件、可以擦除可以編程ROM(EPROM)器件、電可以擦除可以編程ROM(EEPROM)器件、快閃存儲器件、相變RAM(PRAM)器件、磁性RAM(MRAM)器件、阻變RAM(RRAM)器件、鐵電RAM(FRAM)器件等?？扉W存儲器件通常分成或非(NOR)型或與非(NAND)型。
[0006]半導體存儲器件包括各種功能模塊。恒壓發(fā)生裝置可以用于將電源供應至功能模塊中的每個。恒壓發(fā)生裝置可以將外部電源電壓轉換成穩(wěn)定的電源電壓，并且將穩(wěn)定的電源電壓供應至各種功能模塊(即，驅動電路)。
【發(fā)明內(nèi)容】
[0007]本發(fā)明的示例性實施例涉及一種能夠在輸出電壓由于負載電流的變化而改變時快速且穩(wěn)定地恢復輸出電壓的電壓發(fā)生裝置。
[0008]根據(jù)本發(fā)明的示例性實施例的電壓發(fā)生裝置可以包括:電壓調節(jié)器，適合于通過比較輸出節(jié)點處的輸出電壓與參考電壓來判定通過節(jié)點處的通過電壓，以及響應于通過節(jié)點處的通過電壓而通過將外部電源電壓傳送至輸出節(jié)點來產(chǎn)生輸出電壓；以及電壓穩(wěn)定器，適合于響應于輸出電壓而控制從通過節(jié)點流出的第一電流和從輸出節(jié)點流出的第二電流。
[0009]根據(jù)本發(fā)明的另一個示例性實施例的恒壓發(fā)生裝置可以包括:反饋單元，適合于將輸出節(jié)點處的輸出電壓分壓以產(chǎn)生反饋；放大器，適合于通過比較反饋電壓與參考電壓來判定通過節(jié)點處的通過電壓；電壓通過單元，適合于響應于通過節(jié)點處的通過電壓而將外部電源電壓傳送至輸出節(jié)點；以及電壓穩(wěn)定器，適合于在輸出節(jié)點處的輸出電壓降至低于目標電平時增加從通過節(jié)點流出的第一電流，且在輸出節(jié)點處的輸出電壓升至高于目標電平時增加從輸出節(jié)點流出的第二電流。
【專利附圖】
【附圖說明】
[0010]圖1是根據(jù)本發(fā)明的一個實施例的恒壓發(fā)生裝置和與其耦接的驅動電路的框圖；
[0011]圖2是根據(jù)本發(fā)明的一個實施例的電壓調節(jié)器的框圖；
[0012]圖3是根據(jù)本發(fā)明的一個實施例的電壓調節(jié)器的詳細電路圖；
[0013]圖4是根據(jù)本發(fā)明的一個實施例的電壓穩(wěn)定器的框圖；
[0014]圖5是根據(jù)本發(fā)明的一個實施例的電壓穩(wěn)定器的詳細電路圖；以及
[0015]圖6至圖8是說明根據(jù)本發(fā)明的一個實施例的電壓穩(wěn)定器的操作的圖。
【具體實施方式】
[0016]在下文中，將參照附圖更詳細地描述本發(fā)明的各種示例性實施例。提供附圖使得本領域的技術人員根據(jù)本發(fā)明的示例性實施例來制造和利用本發(fā)明。
[0017]另外，“連接/耦接”表示一個部件與另一個部件直接耦接或經(jīng)由另一個部件間接耦接。在本說明書中，只要未在句子中特意提及，單數(shù)形式可以包括復數(shù)形式。另外，在說明書中使用的“包括/包括”或“包括有/包括有”表示存在或增加一個或多個部件、步驟、操作以及元件。
[0018]應當容易理解的是:本公開中的“在…上”和“在…之上”的含義應當采用最廣義的方式來解釋，使得“在…上”的意思不僅是“直接在某物上”，而是還包括在具有中間特征或中間層的情況下“在某物上”的意思；且“在…之上”的意思不僅是指直接在某物的頂部上，還可以包括在具有中間特征或中間層的情況下在某物的頂部上的意思。
[0019]圖1是根據(jù)本發(fā)明的一個實施例的恒壓發(fā)生裝置和及其耦接的驅動電路的框圖。
[0020]參見圖1，恒壓發(fā)生裝置10可以包括電壓調節(jié)器100和電壓穩(wěn)定器200。恒壓發(fā)生裝置10可以與驅動電路300耦接。恒壓發(fā)生裝置10可以將輸出電壓VCCI傳送至驅動電路300。根據(jù)驅動電路300的阻抗，負載電流IL可以從恒壓發(fā)生裝置10流至驅動電路300。
[0021]電壓調節(jié)器100可以產(chǎn)生輸出電壓VCCI。電壓調節(jié)器100可以基于輸出電壓VCCI (為輸出節(jié)點No處的電壓)，通過比較參考電壓與反饋電壓來判定通過節(jié)點Np處的電壓Vp，以及可以響應于通過節(jié)點Np處的電壓Vp，通過將外部電源電壓傳送至輸出節(jié)點No來產(chǎn)生輸出電壓VCCI。下文將參照圖2和圖3來詳細地描述電壓調節(jié)器100的操作。
[0022]電壓穩(wěn)定器200可以與電壓調節(jié)器100耦接。更具體地，電壓穩(wěn)定器200可以與電壓調節(jié)器100的通過節(jié)點Np耦接?；陔妷赫{節(jié)器100的輸出電壓VCCI，電壓穩(wěn)定器200可以控制電壓調節(jié)器100的通過節(jié)點Np處的電流IDR和從電壓調節(jié)器100的輸出節(jié)點No流至電壓穩(wěn)定器200的穩(wěn)定電流IS。
[0023]電壓穩(wěn)定器200可以控制電壓調節(jié)器100的通過節(jié)點Np處的電流IDR。當輸出節(jié)點No處的輸出電壓VCCI由于流至驅動電路300中的負載電流IL的變化而減小時，電壓穩(wěn)定器200可以基于輸出電壓VCCI在電壓調節(jié)器100的通過節(jié)點Np處產(chǎn)生電流IDR。因此，由于電壓調節(jié)器100的通過節(jié)點Np處的電壓Vp更快速地減小，所以可以快速地將外部電源電壓傳送至輸出節(jié)點No，使得輸出電壓VCCI可以快速增加。因此，可以穩(wěn)定地恢復輸出電壓VCCI以獲得目標電壓電平。
[0024]當輸出節(jié)點No處的輸出電壓VCCI由于流至驅動電路300中的負載電流IL的變化而增加時，電壓穩(wěn)定器200可以基于輸出電壓VCCI而在電壓調節(jié)器100的輸出節(jié)點No處產(chǎn)生穩(wěn)定電流IS。因此，由于電壓調節(jié)器100的輸出節(jié)點No處的輸出電壓VCCI更快速地減小，所以可以穩(wěn)定地恢復輸出電壓VCCI以達到目標電壓電平。以下將參照圖4至圖8來描述電壓穩(wěn)定器200的操作。
[0025]圖2是根據(jù)本發(fā)明的一個實施例的電壓調節(jié)器的框圖。
[0026]參見圖2，電壓調節(jié)器100可以包括放大器110、電壓通過單元130以及反饋單元150。放大器110可以與外部電源電壓VCCE和接地電壓VSS耦接。電壓通過單元130可以耦接在外部電源電壓VCCE與輸出節(jié)點No之間。反饋單元150可以耦接在輸出節(jié)點No與接地電壓VSS之間。
[0027]放大器110可以從反饋單元150接收反饋電壓VFB。放大器110可以通過比較反饋電壓VFB與參考電壓來判定通過節(jié)點Np處的電壓Vp。例如，根據(jù)本發(fā)明的一個實施例，當反饋電壓VFB大于參考電壓時，可以將邏輯高電壓傳送至通過節(jié)點Np。可替選地，當反饋電壓VFB小于參考電壓時，可以將邏輯低電壓傳送至通過節(jié)點Np。根據(jù)另一個實施例，當反饋電壓VFB大于參考電壓時，可以將邏輯低電壓傳送至通過節(jié)點Np。可替選地，當反饋電壓VFB小于參考電壓時，可以將邏輯高電壓傳送至通過節(jié)點Np。如上所述，通過比較反饋電壓VFB與參考電壓而判定的通過節(jié)點Np處的電壓Vp可以根據(jù)實施例而變化。
[0028]電壓通過單元130可以基于通過節(jié)點Np處的電壓Vp，將外部電源電壓VCCE傳送至輸出節(jié)點No。換言之，電壓通過單元130可以基于比較參考電壓與從反饋單元150產(chǎn)生的反饋電壓VFB的結果，來判定是否將外部電源電壓VCCE傳送至輸出節(jié)點No。
[0029]根據(jù)一個實施例，當由于反饋電壓VFB大于參考電壓而通過節(jié)點Np處的電壓Vp為邏輯高電壓時，電壓通過單元130可以不將外部電源電壓VCCE傳送至輸出節(jié)點No。另夕卜，當由于反饋電壓VFB小于參考電壓而通過節(jié)點Np處的電壓Vp為邏輯低電壓時，電壓通過單元130可以將外部電源電壓VCCE傳送至輸出節(jié)點No，以增加輸出節(jié)點No處的輸出電壓VCCI。根據(jù)另一個實施例，當由于反饋電壓VFB大于參考電壓而通過節(jié)點Np處的電壓Vp為邏輯低電壓時，電壓通過單元130可以不將外部電源電壓VCCE傳送至輸出節(jié)點No。另夕卜，當由于反饋電壓VFB小于參考電壓而通過節(jié)點Np處的電壓Vp為邏輯高電壓時，電壓通過單元130可以將外部電源電壓VCCE傳送至輸出節(jié)點No，以增加輸出節(jié)點No處的輸出電壓 VCCI。
[0030]根據(jù)本發(fā)明的實施例，當反饋電壓VFB大于參考電壓時，電壓通過單元130可以不將外部電源電壓VCCE傳送至輸出節(jié)點No。另外，當反饋電壓VFB小于參考電壓時，電壓通過單元130可以將外部電源電壓VCCE傳送至輸出節(jié)點No。因此，電壓調節(jié)器100可以維持在輸出節(jié)點No處波動的輸出電壓VCCI且將輸出電壓VCCI穩(wěn)定。
[0031]在根據(jù)本發(fā)明的一個實施例的恒壓發(fā)生裝置中，當輸出節(jié)點No處的輸出電壓VCCI由于流至驅動電路中的負載電流的變化而減小時，電壓穩(wěn)定器200可以在通過節(jié)點Np處產(chǎn)生電流IDR。在本發(fā)明的本實施例中，通過節(jié)點Np處的電壓Vp可由于從通過節(jié)點Np流至電壓穩(wěn)定器200的電流IDR而更快速地從邏輯高電壓改變成邏輯低電壓。因此，可以更快速地增加且穩(wěn)定地恢復輸出節(jié)點No處的輸出電壓VCCI，以獲得目標電壓電平。
[0032]在根據(jù)本發(fā)明的一個實施例的恒壓發(fā)生裝置中，當輸出節(jié)點No處的輸出電壓VCCI由于流至驅動電路中的負載電流的變化而增加時，電壓穩(wěn)定器200可以在輸出節(jié)點No處產(chǎn)生穩(wěn)定電流IS。因此，輸出節(jié)點No處的電壓VCCI可以由于從輸出節(jié)點No流至電壓穩(wěn)定器200的穩(wěn)定電流IS而更快速地減小，使得可以穩(wěn)定地恢復電壓VCCI以達到目標電壓電平。
[0033]反饋單元150可以將輸出節(jié)點No處的輸出電壓VCCI分壓，以產(chǎn)生反饋電壓VFB。根據(jù)一個實施例，反饋單元150可以將輸出電壓VCCI分壓，且將小于輸出電壓VCCI之電壓作為反饋電壓VFB傳送至放大器110。根據(jù)一個實施例，反饋單元150可以將與輸出電壓VCCI相同的電壓作為反饋電壓VFB傳送至放大器110。
[0034]以下將參照圖3來描述電壓調節(jié)器的配置和操作，電壓調節(jié)器包括:放大器110、電壓通過單元130以及反饋單元150。
[0035]圖3是根據(jù)本發(fā)明的一個實施例的電壓調節(jié)器的詳細電路圖。
[0036]圖3說明放大器110、電壓通過單元130以及反饋單元150的電路圖。另外，也說明由與輸出節(jié)點No耦接的負載產(chǎn)生的負載電容器CL和負載電流IL。
[0037]放大器110可以包括:放大器驅動晶體管MO、第一 PMOS晶體管M3、第二 PMOS晶體管M4、第一 NMOS晶體管Ml以及及第二 NMOS晶體管M2。第一 PMOS晶體管M3和第二 PMOS晶體管M4具有與外部電源電壓VCCE耦接的源極，且第一 PMOS晶體管M3和第二 PMOS晶體管M4的柵極可以彼此耦接。第一 NMOS晶體管Ml的漏極可以與第一 PMOS晶體管M3的漏極耦接，且第二 NMOS晶體管M2的漏極可以與第二 PMOS晶體管M4的漏極耦接。第一 NMOS晶體管Ml可以經(jīng)由其柵極來接收反饋電壓VFB，且第二 NMOS晶體管M3可以經(jīng)由其柵極來接收參考電壓VREF。第一 NMOS晶體管Ml和第二 NMOS晶體管M3的源極可以與放大器驅動晶體管MO的漏極耦接。放大器驅動晶體管MO的源極可以與接地電壓VSS耦接。
[0038]放大器110可以通過比較輸入至第一 NMOS晶體管的反饋電壓VFB與輸入至第二NMOS晶體管的參考電壓VREF，來判定通過節(jié)點Np處的電壓Vp。根據(jù)一個實施例，當反饋電壓VFB大于參考電壓VREF時，從放大器110輸出的通過節(jié)點Np處的電壓Vp可以具有較高的邏輯電平電壓。另一方面，當反饋電壓VFB小于參考電壓VREF時，從放大器110輸出的通過節(jié)點Np處的電壓Vp可以具有較低邏輯電平的電壓?？梢愿鶕?jù)通過節(jié)點Np處的電壓Vp為邏輯高電壓還是邏輯低電壓來判定電壓通過單元130的操作。
[0039]電壓通過單兀130可以包括傳輸晶體管M5和電容器Ce。根據(jù)一個實施例,傳輸晶體管M5可以是PMOS晶體管。傳輸晶體管M5的源極可以與外部電源電壓VCCE耦接，其柵極可以與通過節(jié)點Np耦接，以及其漏極可以與輸出節(jié)點No耦接。
[0040]當將邏輯高電壓施加至傳輸晶體管M5的柵極時，傳輸晶體管M5可以關斷，且因而可以不將外部電源電壓VCCE傳送至輸出節(jié)點No。當將邏輯低電壓施加至傳輸晶體管M5的柵極時，傳輸晶體管M5可以導通，且因而可以將外部電源電壓VCCE傳送至輸出節(jié)點No。因此，當輸出節(jié)點No處的輸出電壓VCCI暫時減小時，反饋電壓VFB可以降低，使得放大器110可以將邏輯低電壓輸出至通過節(jié)點Np。因此，傳輸晶體管M5可以導通以將外部電源電壓VCCE傳送至輸出節(jié)點No，使得可以恢復輸出電壓VCCI。
[0041]經(jīng)由上述處理，恢復暫時降低的輸出電壓VCCI以獲得目標電壓電平所花費的時間量可以與傳輸晶體管M5的操作時間相關。為了使傳輸晶體管M5快速地從關斷狀態(tài)改變成導通狀態(tài)，通過節(jié)點Np處的電壓Vp可以響應于輸出電壓VCCI的降低而快速地從邏輯高電壓減小至邏輯低電壓。為此，可以增加從通過節(jié)點Np流出的電流。由于電壓穩(wěn)定器200產(chǎn)生從通過節(jié)點Np流出的電流IDR，因此當輸出電壓VCCI降低時，可以更快速地恢復根據(jù)本發(fā)明的恒壓發(fā)生裝置，以獲得目標電壓電平的輸出電壓VCCI。
[0042]反饋單元150可以包括第一分壓PMOS晶體管M6和第二分壓PMOS晶體管M7。第一分壓PMOS晶體管M6之源極與柵極可以與輸出節(jié)點No耦接。第二分壓PMOS晶體管M7的源極與柵極可以與第一分壓PMOS晶體管M6的漏極耦接。第二分壓PMOS晶體管M7的漏極可以與接地電壓VSS耦接。反饋單元150可以將第一分壓PMOS晶體管M6的漏極電壓作為反饋電壓VFB傳送至放大器110。
[0043]當輸出節(jié)點No處的輸出電壓VCCI暫時增加時，由于電壓通過單元130的傳輸晶體管M5如上所述關斷，所以可以不將外部電源電壓VCCE傳送至輸出節(jié)點No。由于電流流經(jīng)反饋單元150的第一分壓PMOS晶體管M6和第二分壓PMOS晶體管M7，所以負載電容器CL的兩個端部之間的電壓可以隨者時間而降低，使得可以恢復輸出電壓VCCI以最終獲得目標電平。
[0044]恢復暫時增加的輸出電壓VCCI所花費的時間量可以與從輸出節(jié)點No流出的電流量相關。為了使輸出電壓VCCI快速降低，可以增加從輸出節(jié)點No流出的電流量。由于根據(jù)本發(fā)明的恒壓發(fā)生裝置的電壓穩(wěn)定器200產(chǎn)生從輸出節(jié)點No流出的穩(wěn)定電流IS，所以當輸出電壓VCCI增加時，可以通過更快速地減小輸出電壓VCCI來恢復輸出電壓VCCI以獲得目標電平。
[0045]圖4是根據(jù)本發(fā)明的一個實施例的電壓穩(wěn)定器的框圖。
[0046]參見圖4，電壓穩(wěn)定器200可以包括:第一電流發(fā)生單元210、電壓比較單元230以及第二電流發(fā)生單元250。
[0047]電壓比較單元230可以通過比較輸出節(jié)點No處的輸出電壓VCCI與比較電壓來產(chǎn)生第一比較信號和第二比較信號。第一電流發(fā)生單元210可以與電壓調節(jié)器100的通過節(jié)點Np耦接。第一電流發(fā)生單元210可以響應于第一比較信號而控制電壓調節(jié)器100的通過節(jié)點Np處的電流IDR。第二電流發(fā)生單元250可以與電壓調節(jié)器100的輸出節(jié)點No耦接。第二電流發(fā)生單元250可以響應于第二比較信號而控制電壓調節(jié)器100的輸出節(jié)點No處的穩(wěn)定電流IS。
[0048]電壓比較單元230可以通過比較輸出節(jié)點No處的輸出電壓VCCI與比較電壓，來判定當前輸出電壓VCCI是否高于目標電壓電平。根據(jù)一個實施例，電壓比較單元230的比較電壓可以等于輸入至電壓調節(jié)器100的放大器110的參考電壓(VREF)。根據(jù)另一個實施例，與輸入至電壓調節(jié)器100的放大器110的參考電壓(VREF)不同的電壓可以用作電壓比較單元230的比較電壓。
[0049]響應于輸出節(jié)點No處的輸出電壓VCCI，電壓穩(wěn)定器200可以經(jīng)由第一電流發(fā)生單元210在電壓調節(jié)器100的通過節(jié)點Np處產(chǎn)生電流IDR，或經(jīng)由第二電流發(fā)生單元250產(chǎn)生從電壓調節(jié)器100的輸出節(jié)點No流出的穩(wěn)定電流IS。
[0050]當輸出節(jié)點No處的輸出電壓VCCI低于目標電壓電平時，電壓比較單元230可以將激活的第一比較信號傳送至第一電流發(fā)生單兀210,以提高輸出電壓VCCI。第一電流發(fā)生單元210可以響應于第一比較信號而產(chǎn)生從電壓調節(jié)器100的通過節(jié)點Np流出的電流IDR。
[0051]第一電流發(fā)生單元210可以響應于來自電壓比較單元230的比較結果，而產(chǎn)生從通過節(jié)點Np流出的電流IDR。當輸出節(jié)點No處的輸出電壓VCCI低于目標電壓電平時，電壓比較單元230可以產(chǎn)生用于將第一電流發(fā)生單元210導通的信號。響應于該信號，第一電流發(fā)生單元210可以產(chǎn)生從通過節(jié)點Np流出的電流IDR。如以上參照圖3所述，當從電壓調節(jié)器100的通過節(jié)點Np流出的電流量增加時，傳輸晶體管M5可以快速地導通，使得可以將外部電源電壓VCCE傳送至輸出節(jié)點No。因此，可以減少恢復輸出電壓VCCI所花費的時間。
[0052]當輸出節(jié)點No處的輸出電壓VCCI高于目標電壓電平時，電壓比較單元230可以將激活的第二比較信號傳送至第二電流發(fā)生單元250，以減小輸出節(jié)點No處的輸出電壓VCCL.第二電流發(fā)生單元250可以響應于第二比較信號而產(chǎn)生從電壓調節(jié)器100的輸出節(jié)點No流出的穩(wěn)定電流IS。
[0053]第二電流發(fā)生單元250可以響應于來自電壓比較單元230的比較結果，而產(chǎn)生流經(jīng)輸出節(jié)點No的穩(wěn)定電流IS。當輸出節(jié)點No處的輸出電壓VCCI高于目標電壓電平時，電壓比較單元230可以產(chǎn)生用于將第二電流發(fā)生單元250導通的信號。響應于該信號，第二電流發(fā)生單元250可以產(chǎn)生從輸出節(jié)點No流出的穩(wěn)定電流IS。如以上參照圖3所述，當從電壓調節(jié)器100的輸出節(jié)點No流出的電流量增加時，負載電容器Ce的兩個端部之間的電壓可以快速地減小，使得可以減少恢復輸出電壓VCCI所花費的時間。
[0054]圖5是根據(jù)本發(fā)明的一個實施例的電壓穩(wěn)定器的詳細電路圖。
[0055]參見圖5，電壓比較單元230可以包括:第一比較晶體管MC1、第二比較晶體管MC2、第三比較晶體管MC3、第四比較晶體管MC4以及驅動晶體管MCO。第一比較晶體管MC1、第二比較晶體管MC2以及驅動晶體管MCO可以是NMOS晶體管。第一比較晶體管MCl和第二比較晶體管MC2的源極可以與驅動晶體管MCO的漏極耦接。可以將輸出節(jié)點No處的輸出電壓VCCI作為第二比較晶體管MC2的柵極電壓VGM2來施加。可以將比較電壓作為第一比較晶體管MCl的柵極電壓VGMl來施加。第三比較晶體管MC3和第四比較晶體管MC4可以是PMOS晶體管。第三比較晶體管MC3和第四比較晶體管MC4的源極可以與外部電源電壓VCCE耦接。第三比較晶體管MC3的漏極可以與第一比較晶體管MCl的漏極耦接。第四比較晶體管MC4的漏極可以與第二比較晶體管MC2的漏極耦接。可以將第一比較晶體管MCl的漏極電壓作為第一比較信號VGM5傳送至第一電流發(fā)生單元210。可以將第二比較晶體管MC2的漏極電壓作為第二比較信號VGM6傳送至第二電流發(fā)生單元250。
[0056]當輸出電壓VCCI的值處于目標電平時，第二比較晶體管MC2的柵極電壓VGM2的值可以等于第一比較晶體管MCl的柵極電壓VGMl的值。換言之，作為第一比較晶體管MCl的柵極電壓VGMl施加的比較電壓的值可以被判定成與輸出電壓VCCI的目標電壓值相對應。當作為第二比較晶體管MC2的柵極電壓VGM2施加的輸出節(jié)點No處的輸出電壓VCCI的值等于作為第一比較晶體管MCl的柵極電壓VGMl施加的比較電壓的值時，可以將第三比較晶體管MC3和第四比較晶體管MC4偏壓以在線性區(qū)中操作。第三比較晶體管MC3和第四比較晶體管MC4的漏極電壓(即，第一比較信號VGM5和第二比較信號VGM6)可以具有接近于外部電源電壓VCCE的值。因此，第一比較信號VGM5和第二比較信號VGM6可以具有邏輯高電壓值。如以下所述，當?shù)谝槐容^信號VGM5和第二比較信號VGM6具有邏輯高電壓值時，第一電流發(fā)生單元210和第二電流發(fā)生單元250可以關斷。
[0057]當輸出節(jié)點No處的輸出電壓VCCI的值低于作為第一比較晶體管MCl的柵極電壓VGMl施加的比較電壓的值時，第一比較晶體管MCl可以導通，而第二比較晶體管MC2可以關斷。因而，流經(jīng)第三比較晶體管MC3的電流量可以增加，使得表示第一比較信號VGM5的電壓值可以減小。因此，第一比較信號VGM5可以具有邏輯低電壓值，而第二比較信號VGM6可以具有邏輯高電壓值。
[0058]如下所述，當?shù)谝槐容^信號VGM5具有邏輯低電壓值且第二比較信號VGM6具有邏輯高電壓值時，第一電流發(fā)生單元210可以導通，而第二電流發(fā)生單元250可以關斷。由于第一電流發(fā)生單元210導通，所以可以產(chǎn)生從通過節(jié)點Np流出的電流IDR。因此，由于從電壓調節(jié)器100的通過節(jié)點Np流出的電流IDR增加，所以傳輸晶體管M5可以快速地導通，且可以將外部電源電壓VCCE傳送至輸出節(jié)點No，使得可以減少恢復輸出電壓VCCI所花費的時間。
[0059]當作為第二比較晶體管MC2的柵極電壓VGM2施加的輸出節(jié)點No處的輸出電壓VCCI的值大于作為第一比較晶體管MCl的柵極電壓VGMl施加的比較電壓的值時，第一比較晶體管MCl可以關斷，而第二比較晶體管MC2可以導通。因而，流經(jīng)第四比較晶體管MC4的電流量可以增加，且表示第二比較信號VGM6的電壓值可以減小。因此，第一比較信號VGM5可以具有邏輯高電壓值，而第二比較信號VGM6可以具有邏輯低電壓值。
[0060]如下所述，當?shù)谝槐容^信號VGM5具有邏輯高電壓值且第二比較信號VGM6具有邏輯低電壓值時，第一電流發(fā)生單元210可以關斷，而第二電流發(fā)生單元250可以導通。由于第二電流發(fā)生單元250導通，所以可以產(chǎn)生從輸出節(jié)點No流出的穩(wěn)定電流IS。因此，從負載電容器Ce流出的電流量可以增加，且負載電容器Ce的兩個端部之間的電壓可以快速減小，使得可以減少恢復輸出電壓VCCI所花費的時間。
[0061]第一電流發(fā)生單元210可以包括第五比較晶體管MC5和第一電流鏡電路。第一電流鏡電路可以包括兩個NMOS晶體管MC7和MC9。第五比較晶體管MC5可以是PMOS晶體管。第五比較晶體管MC5的源極可以與外部電源電壓VCCE耦接。第五比較晶體管MC5的柵極可以接收第一比較信號VGM5。第五比較晶體管MC5的漏極可以與第一電流鏡電路耦接。第一電流鏡電路可以耦接在第五比較晶體管MC5與電壓調節(jié)器100的通過節(jié)點Np之間。
[0062]當施加至第五比較晶體管MC5的柵極的第一比較信號VGM5為邏輯高電壓值時，第五比較晶體管MC5可以關斷，且電流可以不流動。因此，電流可以不流經(jīng)第一電流鏡電路，且從通過節(jié)點Np流出的電流IDR可以變成零。
[0063]當施加至第五比較晶體管MC5的柵極的第一比較信號VGM5為邏輯低電壓值時，第五比較晶體管MC5可以導通，且電流可以流動。因此，電流可以流經(jīng)第一電流鏡電路，且從通過節(jié)點Np流出的電流IDR可以不為零，而變成流經(jīng)第五比較晶體管MC5的電流值。
[0064]當輸出節(jié)點No處的輸出電壓VCCI的值減小時，電壓比較單元230可以將第一比較信號VGM5從邏輯高電壓值改變成邏輯低電壓值，使得第一電流發(fā)生單元210之第五比較晶體管MC5可以導通。因此，由于第一電流發(fā)生單元210的第一電流鏡電路可以產(chǎn)生從通過節(jié)點Np流出的電流IDR，所以傳輸晶體管M5可以快速地導通，使得可以減少恢復輸出電壓VCCI所花費的時間。
[0065]第二電流發(fā)生單元250可以包括第六比較晶體管MC6和第二電流鏡電路。第二電流鏡電路可以包括兩個NMOS晶體管MC8和MC10。第六比較晶體管MC6可以是PMOS晶體管。第六比較晶體管MC6的源極可以與外部電源電壓VCCE耦接。第六比較晶體管MC6的柵極可以接收第二比較信號VGM6。第六比較晶體管MC6的漏極可以與第二電流鏡電路耦接。第二電流鏡電路可以耦接在第六比較晶體管MC6與電壓調節(jié)器100的輸出節(jié)點No之間。
[0066]當施加至第六比較晶體管MC6的柵極的第二比較信號VGM6為邏輯高電壓值時，第六比較晶體管MC6可以關斷，且電流可以不流動。因此，電流可以不流經(jīng)第二電流鏡電路，且從輸出節(jié)點No流出的穩(wěn)定電流IS可以變成零。
[0067]當施加至第六比較晶體管MC6的柵極的第二比較信號VGM6為邏輯低電壓值時，第六比較晶體管MC6可以導通，且電流可以流動。因此，電流可以流經(jīng)第二電流鏡電路，且從輸出節(jié)點No流出的穩(wěn)定電流IS可以不為零，而變成流經(jīng)第六比較晶體管MC6的電流值。
[0068]當輸出節(jié)點No處的輸出電壓VCCI的值增加時，電壓比較單元230可以通過將第二比較信號VGM6從邏輯高電壓值改變成邏輯低電壓值，來導通第二電流發(fā)生單元250的第六比較晶體管MC6。因此，由于第二電流發(fā)生單元250的第二電流鏡電路產(chǎn)生從輸出節(jié)點No流出的穩(wěn)定電流IS，所以負載電容器Ce的兩個端部之間的電壓可以快速地降低，使得可以減少恢復輸出電壓VCCI所花費的時間。
[0069]圖6至圖8是說明根據(jù)本發(fā)明的一個實施例的電壓穩(wěn)定器的操作的圖。
[0070]圖6是說明在輸出電壓VCCI穩(wěn)定時，即在輸出電壓VCCI維持在目標電壓值時，且第一比較晶體管MCl的柵極電壓VGMl與第二比較晶體管MC2之柵極電壓VGM2彼此相等時，電壓穩(wěn)定器的操作的圖。當?shù)谝槐容^晶體管MCl的柵極電壓VGMl等于第二比較晶體管MC2的柵極電壓VGM2時，如以上參照圖5所述，第一比較信號VGM5和第二比較信號VGM6兩者都可以具有邏輯高電壓值。因此，由于第一電流發(fā)生單元210的第五比較晶體管MC5和第二電流發(fā)生單元250的第六比較晶體管MC6兩者都關斷，所以從通過節(jié)點Np流至第一電流發(fā)生單元210的電流IDR、和從輸出節(jié)點No流至第二電流發(fā)生單元250的穩(wěn)定電流IS兩者都可以變成零。
[0071]圖7是說明在第一比較晶體管MCl的柵極電壓VGMl大于第二比較晶體管MC2的柵極電壓VGM2同時輸出電壓VCCI減小時的電壓穩(wěn)定器的操作的圖。當?shù)谝槐容^晶體管MCl的柵極電壓VGMl (為比較電壓)大于第二比較晶體管MC2的柵極電壓VGM2 (為輸出電壓VCCI)時，如以上參照圖5所述，第一比較信號VGM5可以具有邏輯低電壓值，而第二比較信號VGM6可以具有邏輯高電壓值。因而，第一電流發(fā)生單元210的第五比較晶體管MC5可以導通，使得可以產(chǎn)生從通過節(jié)點Np流至第一電流發(fā)生單元210的電流IDR。另外，由于第二電流發(fā)生單元250的第六比較晶體管MC6關斷，所以從輸出節(jié)點No流至第二電流發(fā)生單元250的穩(wěn)定電流IS可以變成零。因此，由于傳輸晶體管M5快速導通，所以可以減少恢復輸出電壓VCCI所花費的時間。
[0072]圖8是說明在第一比較晶體管MCl的柵極電壓VGMl小于第二比較晶體管MC2的柵極電壓VGM2同時輸出電壓VCCI增加時的電壓穩(wěn)定器的操作的圖。當?shù)谝槐容^晶體管MCl的柵極電壓VGMl (為比較電壓)小于第二比較晶體管MC2的柵極電壓VGM2 (為輸出電SVCCI)時，如以上參照圖5所述，第一比較信號VGM5可以具有邏輯高電壓值，而第二比較信號VGM6可以具有邏輯低電壓值。因而，第一電流發(fā)生單元210的第五比較晶體管MC5可以關斷，使得從通過節(jié)點Np流至第一電流發(fā)生單元210的電流IDR可以變成零。另外，由于第二電流發(fā)生單元250的第六比較晶體管MC6導通，所以可以產(chǎn)生從輸出節(jié)點No流至第二電流發(fā)生單元250的穩(wěn)定電流IS。因此，由于負載電容器Ce的兩個端部之間的電壓快速降低，所以可以減少恢復輸出電壓VCCI所花費的時間。
[0073]根據(jù)本發(fā)明的實施例，當電壓調節(jié)器的輸出電壓降低或升高時，電壓穩(wěn)定器可以產(chǎn)生從電壓調節(jié)器的通過節(jié)點或輸出節(jié)點流出的電流。因此，可以快速地恢復輸出電壓，以達到正常狀態(tài)下的電壓電平。因此，可以改善半導體器件的操作屬性。
[0074]根據(jù)本發(fā)明的實施例，恒壓發(fā)生裝置可以在輸出電壓由于負載電流的變化而改變時快速且穩(wěn)定地恢復輸出電壓。
[0075]盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對本領域技術人員顯然的是，在不脫離所附權利要求所限定的本發(fā)明的精神和范圍的情況下，可以進行各種變化和修改。
[0076]通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g方案。
[0077]技術方案1.一種電壓發(fā)生裝置，包括:
[0078]電壓調節(jié)器，適合于通過比較基于輸出節(jié)點處的輸出電壓的反饋電壓與參考電壓來判定通過節(jié)點處的通過電壓，以及響應于所述通過節(jié)點處的所述通過電壓，通過將外部電源電壓傳送至所述輸出節(jié)點來產(chǎn)生所述輸出電壓；以及
[0079]電壓穩(wěn)定器，適合于響應于所述輸出電壓而控制從所述通過節(jié)點流出的第一電流和從所述輸出節(jié)點流出的第二電流。
[0080]技術方案2.如技術方案I所述的電壓發(fā)生裝置，其中，所述電壓調節(jié)器包括:
[0081]反饋單元，適合于通過將所述輸出電壓分壓來產(chǎn)生反饋電壓；
[0082]放大器，適合于通過比較所述反饋電壓與所述參考電壓來判定所述通過節(jié)點處的所述通過電壓；以及
[0083]電壓通過單元，適合于基于所述通過節(jié)點處的所述通過電壓，通過將所述外部電源電壓傳送至所述輸出節(jié)點來產(chǎn)生所述輸出電壓。
[0084]技術方案3.如技術方案2所述的電壓發(fā)生裝置，其中，所述放大器比較所述反饋電壓與所述參考電壓，在所述反饋電壓高于所述參考電壓時將邏輯高電壓作為比較結果傳送至所述通過節(jié)點，以及在所述反饋電壓低于所述參考電壓時將邏輯低電壓作為比較結果傳送至所述通過節(jié)點。
[0085]技術方案4.如技術方案3所述的電壓發(fā)生裝置，其中，在所述通過節(jié)點處的所述通過電壓為所述邏輯高電壓時所述傳輸晶體管關斷，而在所述通過節(jié)點處的所述通過電壓為所述邏輯低電壓時所述傳輸晶體管導通以傳送所述外部電源電壓。
[0086]技術方案5.如技術方案4所述的電壓發(fā)生裝置，其中，所述電壓通過單元包括:
[0087]PMOS晶體管，具有與所述通過節(jié)點耦接的柵極、與所述外部電源電壓的節(jié)點耦接的源極、以及與所述輸出節(jié)點耦接的漏極；以及
[0088]電容器，耦接在所述PMOS晶體管的所述柵極與所述漏極之間。
[0089]技術方案6.如技術方案2所述的電壓發(fā)生裝置，其中，所述反饋單元包括:
[0090]第一分壓PMOS晶體管，具有與所述輸出節(jié)點耦接的源極和柵極；以及
[0091]第二分壓PMOS晶體管，具有與所述第一分壓PMOS晶體管的漏極耦接的源極和柵極，其中，所述反饋單元將所述第一分壓PMOS晶體管的漏極電壓作為所述反饋電壓傳送至所述放大器。
[0092]技術方案7.如技術方案I所述的電壓發(fā)生裝置，其中，所述電壓穩(wěn)定器包括:
[0093]電壓比較單元，適合于通過比較所述輸出節(jié)點處的所述輸出電壓與所述參考電壓來產(chǎn)生第一比較信號和第二比較信號；
[0094]第一電流發(fā)生單元，適合于響應于所述第一比較信號而控制所述第一電流；以及
[0095]第二電流發(fā)生單元，適合于響應于所述第二比較信號而控制所述電流。
[0096]技術方案8.如技術方案7所述的電壓發(fā)生裝置，其中，所述電壓比較單元包括:
[0097]第一比較晶體管，適合于經(jīng)由其柵極接收所述輸出節(jié)點處的所述輸出電壓；
[0098]第二比較晶體管，適合于經(jīng)由其柵極接收所述參考電壓；
[0099]第三比較晶體管，具有與所述外部電源電壓的節(jié)點耦接的源極、和與所述第一比較晶體管耦接的漏極；
[0100]第四比較晶體管，具有與所述外部電源電壓的所述節(jié)點耦接的源極、和與所述第二比較晶體管耦接的漏極；以及
[0101]驅動晶體管，具有與所述第一比較晶體管的源極和所述第二比較晶體管的源極耦接的漏極，
[0102]其中，所述第一比較晶體管和所述第二比較晶體管為NMOS晶體管，所述第三比較晶體管和所述第四比較晶體管為PMOS晶體管，且所述第三比較晶體管的柵極與所述第四比較晶體管的柵極耦接。
[0103]技術方案9.如技術方案8所述的電壓發(fā)生裝置，其中，所述第一比較信號為所述第三比較晶體管的漏極電壓，而所述第二比較信號為所述第四比較晶體管的漏極電壓。
[0104]技術方案10.如技術方案7所述的電壓發(fā)生裝置，其中，所述第一電流發(fā)生單元包括:
[0105]第五比較晶體管，響應于所述第一比較信號而導通/關斷；以及
[0106]第一電流鏡電路，適合于在所述第五比較晶體管導通時增加所述第一電流。
[0107]技術方案11.如技術方案7所述的電壓發(fā)生裝置，其中，所述第五比較晶體管為PMOS晶體管，
[0108]所述第五比較晶體管具有用于接收所述第一比較信號的柵極、和用于接收所述外部電源電壓的源極，以及
[0109]所述第一電流鏡電路耦接在所述第五比較晶體管的漏極與所述通過節(jié)點之間。
[0110]技術方案12.如技術方案7所述的電壓發(fā)生裝置，其中，所述第二電流發(fā)生單元包括:
[0111]第六比較晶體管，響應于所述第二比較信號而導通/關斷；以及
[0112]第二電流鏡電路，適合于在所述第六比較晶體管導通時增加所述第二電流。
[0113]技術方案13.如技術方案12所述的電壓發(fā)生裝置，其中，所述第六比較晶體管為PMOS晶體管，
[0114]所述第六比較晶體管具有用于接收所述第二比較信號的柵極、和用于接收所述外部電源電壓的源極，以及
[0115]所述第二電流鏡電路耦接在所述第六比較晶體管的漏極與所述輸出之間。
[0116]技術方案14.一種恒壓發(fā)生裝置，包括:
[0117]反饋單元，適合于將輸出節(jié)點處的輸出電壓分壓以產(chǎn)生反饋；
[0118]放大器，適合于通過比較所述反饋電壓與參考電壓來判定通過節(jié)點處的通過電壓；
[0119]電壓通過單元，適合于響應于所述通過節(jié)點處的所述通過電壓，將外部電源電壓傳送至所述輸出節(jié)點；以及
[0120]電壓穩(wěn)定器，適合于在所述輸出節(jié)點處的所述輸出電壓降至低于目標電平的值時增加從所述通過節(jié)點流出的第一電流，而在所述輸出節(jié)點處的所述輸出電壓升至高于所述目標電平的值時增加從所述輸出節(jié)點流出的第二電流。
[0121]技術方案15.如技術方案14所述的恒壓發(fā)生裝置，其中，所述電壓穩(wěn)定器包括:
[0122]電壓比較單元，適合于在所述輸出節(jié)點處的所述輸出電壓降至低于所述目標電平的值時將第一比較信號激活，而在所述輸出節(jié)點處的所述輸出電壓升至高于所述目標電平的值時將第二比較信號激活；
[0123]第一電流發(fā)生單元，在所述第一比較信號被激活時導通，并且增加從所述通過節(jié)點流出的所述第一電流；以及
[0124]第二電流發(fā)生單元，在所述第二比較信號被激活時導通，并且增加從所述輸出節(jié)點流出的所述第二電流。
[0125]技術方案16.如技術方案15所述的恒壓發(fā)生裝置，其中，所述電壓比較單元在所述輸出節(jié)點處的所述輸出電壓低于比較電壓時將所述第一比較信號激活，在所述輸出節(jié)點處的所述輸出電壓大于所述比較電壓時將所述第二比較信號激活，以及在所述輸出節(jié)點處的所述輸出電壓等于所述比較電壓時將所述第一比較信號和所述第二比較信號去激活。
【權利要求】
1.一種電壓發(fā)生裝置，包括: 電壓調節(jié)器，適合于通過比較基于輸出節(jié)點處的輸出電壓的反饋電壓與參考電壓來判定通過節(jié)點處的通過電壓，以及響應于所述通過節(jié)點處的所述通過電壓，通過將外部電源電壓傳送至所述輸出節(jié)點來產(chǎn)生所述輸出電壓；以及 電壓穩(wěn)定器，適合于響應于所述輸出電壓而控制從所述通過節(jié)點流出的第一電流和從所述輸出節(jié)點流出的第二電流。
2.如權利要求1所述的電壓發(fā)生裝置，其中，所述電壓調節(jié)器包括: 反饋單元，適合于通過將所述輸出電壓分壓來產(chǎn)生反饋電壓； 放大器，適合于通過比較所述反饋電壓與所述參考電壓來判定所述通過節(jié)點處的所述通過電壓；以及 電壓通過單元，適合于基于所述通過節(jié)點處的所述通過電壓，通過將所述外部電源電壓傳送至所述輸出節(jié)點來產(chǎn)生所述輸出電壓。
3.如權利要求2所述的電壓發(fā)生裝置，其中，所述放大器比較所述反饋電壓與所述參考電壓，在所述反饋電壓高于所述參考電壓時將邏輯高電壓作為比較結果傳送至所述通過節(jié)點，以及在所述反饋電壓低于所述參考電壓時將邏輯低電壓作為比較結果傳送至所述通過節(jié)點。
4.如權利要求3所述的電壓發(fā)生裝置，其中，在所述通過節(jié)點處的所述通過電壓為所述邏輯高電壓時所述傳輸晶體管關斷，而在所述通過節(jié)點處的所述通過電壓為所述邏輯低電壓時所述傳輸晶體管導通以傳送所述外部電源電壓。
5.如權利要求4所述的電壓發(fā)生裝置，其中，所述電壓通過單元包括: PMOS晶體管，具有與所述通過節(jié)點耦接的柵極、與所述外部電源電壓的節(jié)點耦接的源極、以及與所述輸出節(jié)點耦接的漏極；以及 電容器，耦接在所述PMOS晶體管的所述柵極與所述漏極之間。
6.如權利要求2所述的電壓發(fā)生裝置，其中，所述反饋單元包括: 第一分壓PMOS晶體管，具有與所述輸出節(jié)點耦接的源極和柵極；以及第二分壓PMOS晶體管，具有與所述第一分壓PMOS晶體管的漏極耦接的源極和柵極，其中，所述反饋單元將所述第一分壓PMOS晶體管的漏極電壓作為所述反饋電壓傳送至所述放大器。
7.如權利要求1所述的電壓發(fā)生裝置，其中，所述電壓穩(wěn)定器包括: 電壓比較單元，適合于通過比較所述輸出節(jié)點處的所述輸出電壓與所述參考電壓來產(chǎn)生第一比較信號和第二比較信號； 第一電流發(fā)生單元，適合于響應于所述第一比較信號而控制所述第一電流；以及 第二電流發(fā)生單元，適合于響應于所述第二比較信號而控制所述電流。
8.如權利要求7所述的電壓發(fā)生裝置，其中，所述電壓比較單元包括: 第一比較晶體管，適合于經(jīng)由其柵極接收所述輸出節(jié)點處的所述輸出電壓； 第二比較晶體管，適合于經(jīng)由其柵極接收所述參考電壓； 第三比較晶體管，具有與所述外部電源電壓的節(jié)點耦接的源極、和與所述第一比較晶體管耦接的漏極； 第四比較晶體管，具有與所述外部電源電壓的所述節(jié)點耦接的源極、和與所述第二比較晶體管耦接的漏極；以及 驅動晶體管，具有與所述第一比較晶體管的源極和所述第二比較晶體管的源極耦接的漏極， 其中，所述第一比較晶體管和所述第二比較晶體管為NMOS晶體管，所述第三比較晶體管和所述第四比較晶體管為PMOS晶體管，且所述第三比較晶體管的柵極與所述第四比較晶體管的柵極耦接。
9.如權利要求8所述的電壓發(fā)生裝置，其中，所述第一比較信號為所述第三比較晶體管的漏極電壓，而所述第二比較信號為所述第四比較晶體管的漏極電壓。
10.一種恒壓發(fā)生裝置，包括: 反饋單元，適合于將輸出節(jié)點處的輸出電壓分壓以產(chǎn)生反饋； 放大器，適合于通過比較所述反饋電壓與參考電壓來判定通過節(jié)點處的通過電壓；電壓通過單元，適合于響應于所述通過節(jié)點處的所述通過電壓，將外部電源電壓傳送至所述輸出節(jié)點；以及 電壓穩(wěn)定器，適合于在所述輸出節(jié)點處的所述輸出電壓降至低于目標電平的值時增加從所述通過節(jié)點流出的第一電流，而在所述輸出節(jié)點處的所述輸出電壓升至高于所述目標電平的值時增加從所述輸出節(jié)點流出的第二電流。
【文檔編號】G05F1/56GK104460795SQ201410291319
【公開日】2015年3月25日 申請日期:2014年6月25日 優(yōu)先權日:2013年9月13日
【發(fā)明者】李弦泰 申請人:愛思開海力士有限公司