基準(zhǔn)電壓產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明公開的基準(zhǔn)電壓產(chǎn)生電路，屬于集成電路的【技術(shù)領(lǐng)域】?；鶞?zhǔn)電壓產(chǎn)生電路，包括：由輸入電壓轉(zhuǎn)換為預(yù)調(diào)節(jié)電壓的預(yù)調(diào)整電路，在預(yù)調(diào)節(jié)電壓作用下產(chǎn)生基準(zhǔn)電壓的核心電路，預(yù)調(diào)整電路包括：第一耗盡型NMOS管、第二耗盡型NMOS管，核心電路包括：第三耗盡型NMOS管、第四耗盡型NMOS管、增強型NMOS管，第一電阻。本發(fā)明簡化電路并減小了版圖面積，實現(xiàn)了任意值基準(zhǔn)電壓的輸出，具有低功耗、低噪聲、低溫度系數(shù)、高PSRR的優(yōu)點。
【專利說明】基準(zhǔn)電壓產(chǎn)生電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明公開了基準(zhǔn)電壓產(chǎn)生電路，尤其是一種由耗盡型M0S管與增強型M0S管組 成的基準(zhǔn)電壓產(chǎn)生電路，屬于集成電路的【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 基準(zhǔn)電壓源作為1C設(shè)計中重要的單元模塊電路，被廣泛應(yīng)用于各種模擬集成電 路、數(shù)字集成電路和數(shù)模混合集成電路中。隨著集成電路技術(shù)的發(fā)展，現(xiàn)今對基準(zhǔn)電壓源的 要求越來越高，要求基準(zhǔn)電壓源的功耗低、噪聲低、溫度系數(shù)低、PSRR高、版圖面積小等。
[0003] 傳統(tǒng)的基準(zhǔn)電壓源一般采用帶隙基準(zhǔn)結(jié)構(gòu)，利用三極管BJT的負溫度系數(shù)的BE結(jié) 壓降V BE跟BJT熱電壓VT產(chǎn)生的正溫度系數(shù)電流流過電阻產(chǎn)生的的正溫度系數(shù)電壓疊加， 生成零溫度系數(shù)的基準(zhǔn)電壓。傳統(tǒng)的帶隙基準(zhǔn)結(jié)構(gòu)包括運放、三極管BJT、電阻以及補償電 容等，用到的元器件多，版圖面積大，消耗的電流大；且?guī)痘鶞?zhǔn)的輸出噪聲較高不容易降 下來；如果要獲得較高的PSRR，對所用運放的增益、帶寬等都有較高要求，這些因素都限制 了帶隙基準(zhǔn)源的性能。
[0004] 基于上述原因，尋找一種結(jié)構(gòu)簡單、性能優(yōu)異，同時消耗的電流又極低的基準(zhǔn)電壓 產(chǎn)生電路很有必要。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明所要解決的技術(shù)問題是針對上述【背景技術(shù)】的不足，提供了基準(zhǔn)電壓產(chǎn)生電 路。
[0006] 本發(fā)明為實現(xiàn)上述發(fā)明目的采用如下技術(shù)方案：
[0007] 基準(zhǔn)電壓產(chǎn)生電路，包括：由輸入電壓轉(zhuǎn)換為預(yù)調(diào)節(jié)電壓的預(yù)調(diào)整電路，在預(yù)調(diào)節(jié) 電壓作用下產(chǎn)生基準(zhǔn)電壓的核心電路，所述預(yù)調(diào)整電路包括：第一耗盡型NM0S管、第二耗 盡型NM0S管，核心電路包括：第三耗盡型NM0S管、第四耗盡型NM0S管、增強型NM0S管，第 一電阻，
[0008] 所述第一、第二耗盡型NM0S管的漏極均接輸入電壓，第一、第二耗盡型NM0S管的 襯底均接地，第一耗盡型M0S管源極、第二耗盡型NM0S管柵極均與第三耗盡型NM0S管漏極 連接，第二耗盡型NM0S管源極、第一耗盡型NM0S管柵極均與第四耗盡型NM0S管漏極連接， 第三耗盡型NM0S管的柵極、源極短接，第三耗盡型NM0S管柵極與第四耗盡型NM0S管柵極 連接，增強型NM0S管漏極接第三耗盡型NM0S管源極，增強型NM0S管源極接地，增強型NM0S 管柵極、第四耗盡型NM0S管源極第一電阻一端連接在一起形成基準(zhǔn)電壓輸出點，第一電阻 另一端接地。
[0009] 進一步的，基準(zhǔn)電壓產(chǎn)生電路還包括接在所述第一電阻另一端與大地之間的分壓 支路，選取分壓支路的若干分壓輸出點作為其余的基準(zhǔn)電壓輸出點。
[0010] 作為所述基準(zhǔn)電壓產(chǎn)生電路的進一步優(yōu)化方案，分壓支路選取的電路元器件具有 不同的溫度系數(shù)，分壓支路等效為零溫度系數(shù)的基準(zhǔn)電流產(chǎn)生電路。 toon] 作為所述基準(zhǔn)電壓產(chǎn)生電路的進一步優(yōu)化方案，所述分壓支路為第二電阻，第二 電阻一端與第一電阻另一端連接作為另一個基準(zhǔn)電壓輸出點，第二電阻另一端接地。
[0012] 作為所述的基準(zhǔn)電壓產(chǎn)生電路的進一步優(yōu)化方案，所述第一電阻、第二電阻采用 Trimming設(shè)計，通過激光或燒鋁修調(diào)第一電阻跟第二電阻的大小。
[0013] 本發(fā)明采用上述技術(shù)方案，具有以下有益效果：簡化電路并減小了版圖面積，實現(xiàn) 了任意值基準(zhǔn)電壓的輸出，具有低功耗、低噪聲、低溫度系數(shù)、高PSRR的優(yōu)點。

【專利附圖】

【附圖說明】
[0014] 圖1是本發(fā)明的新型耗盡管基準(zhǔn)電壓產(chǎn)生電路原理圖。
[0015] 圖2是基本的耗盡管基準(zhǔn)電壓產(chǎn)生電路原理圖。
[0016] 圖3是改進的耗盡管基準(zhǔn)電壓產(chǎn)生電路原理圖。
[0017] 圖中標(biāo)號說明：DN11、DN22、DN33、DN44、DN1、DN2、DN3、DN4 為耗盡型 NM0S 管，MN1、 MN3、MN4為增強型NM0S管，R1、R2為電阻。

【具體實施方式】
[0018] 下面結(jié)合附圖對發(fā)明的技術(shù)方案進行詳細說明。
[0019] 耗盡管基準(zhǔn)電壓是由增強型NM0S跟耗盡型NM0S的閾值電壓疊加而得，通過抵消 增強型NM0S跟耗盡型NM0S各自V TH的負溫度系數(shù)，得到零溫度系數(shù)的基準(zhǔn)電壓。基本的耗 盡管基準(zhǔn)電壓產(chǎn)生電路如圖2所示，耗盡型NM0S管DN0的漏極連接VIN，耗盡型NM0S管DN0 的柵源短接連接到增強型NM0S管ΜΝ0的漏極跟柵極連接，增強型NM0S管ΜΝ0的源極接地， 增強型匪0S管ΜΝ0的柵源電壓即為基準(zhǔn)電壓V KEF :
[0020] VREF - VTN -

【權(quán)利要求】
1. 基準(zhǔn)電壓產(chǎn)生電路，包括：由輸入電壓轉(zhuǎn)換為預(yù)調(diào)節(jié)電壓的預(yù)調(diào)整電路，在預(yù)調(diào) 節(jié)電壓作用下產(chǎn)生基準(zhǔn)電壓的核心電路，其特征在于，所述預(yù)調(diào)整電路包括：第一耗盡型 NMOS管（DN11)、第二耗盡型NMOS管（DN22 )，核心電路包括：第三耗盡型NMOS管（DN1)、第四 耗盡型NMOS管（DN2 )、增強型NMOS管（MN1)，第一電阻（R1)， 所述第一、第二耗盡型NMOS管（DN1UDN22)的漏極均接輸入電壓，第一、第二耗盡型 NMOS管（DN11、DN22)的襯底均接地，第一耗盡型M0S管（DN11)源極、第二耗盡型NMOS管 (DN22)柵極均與第三耗盡型NMOS管（DN1)漏極連接，第二耗盡型NMOS管（DN22)源極、第 一耗盡型NMOS管（DN11)柵極均與第四耗盡型NMOS管（DN2)漏極連接，第三耗盡型NMOS管 (DN1)的柵極、源極短接，第三耗盡型匪0S管（DN1)柵極與第四耗盡型NMOS管（DN2)柵極 連接，增強型NMOS管（MN1)漏極接第三耗盡型NMOS管（DN1)源極，增強型NMOS管（MN1)源 極接地，增強型NMOS管（麗1)柵極、第四耗盡型NMOS管（DN2)源極第一電阻（R1) -端連接 在一起形成基準(zhǔn)電壓輸出點，第一電阻（R1)另一端接地。
2. 根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓產(chǎn)生電路，其特征在于還包括接在所述第一電阻 (R1)另一端與大地之間的分壓支路，選取分壓支路的若干分壓輸出點作為其余的基準(zhǔn)電壓 輸出點。
3. 根據(jù)權(quán)利要求2所述的基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述分壓支路選取的電路 元器件具有不同的溫度系數(shù)，分壓支路等效為零溫度系數(shù)的基準(zhǔn)電流產(chǎn)生電路。
4. 根據(jù)權(quán)利要求2或3所述的基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述分壓支路為第二電 阻（R2)，第二電阻（R2) -端與第一電阻（R1)另一端連接作為另一個基準(zhǔn)電壓輸出點，第二 電阻（R2)另一端接地。
5. 根據(jù)權(quán)利要求4所述的基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第一電阻（R1)、第二電 阻（R2)采用Trimming設(shè)計，通過激光或燒鋁修調(diào)第一電阻（R1)跟第二電阻（R2)的大小。
【文檔編號】G05F1/56GK104102266SQ201410332492
【公開日】2014年10月15日 申請日期:2014年7月11日 優(yōu)先權(quán)日:2014年7月11日
【發(fā)明者】黃九洲 申請人:南京芯力微電子有限公司