一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器的制造方法
【專利摘要】本發(fā)明屬于電子電路【技術(shù)領(lǐng)域】，具體涉及到一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器。本發(fā)明的低壓差線性穩(wěn)壓器，與現(xiàn)有類似的LDO相比，采用在功率管柵端加入電壓跟隨器的方案，將傳統(tǒng)LDO結(jié)構(gòu)中功率管柵端的低頻極點(diǎn)分離成兩個高頻極點(diǎn)，拓展了前饋和反饋帶寬，并利用動態(tài)偏置的超級源隨器作為電壓跟隨器的輸出，極大地降低了重載下功率管柵端的等效電阻，提高了低壓差線性穩(wěn)壓器對于高頻電源噪聲干擾的抑制性能。本發(fā)明所提出的電路結(jié)構(gòu)保持LDO高效率、低噪聲、電路結(jié)構(gòu)簡單的同時，提高了高頻情況下的電源抑制比。本發(fā)明尤其適用于低壓差線性穩(wěn)壓器。
【專利說明】一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子電路【技術(shù)領(lǐng)域】，具體涉及到一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器。

【背景技術(shù)】
[0002]低壓差線性穩(wěn)壓器具有輸出噪聲小、電路結(jié)構(gòu)簡單、占用芯片面積小和電壓紋波小等優(yōu)點(diǎn)，已成為電源管理芯片中的一類重要電路。低壓差線性穩(wěn)壓器能夠?yàn)槟M電路和射頻電路等噪聲敏感電路提供低輸出紋波的電源，而且由于結(jié)構(gòu)相對簡單，外圍元器件少，因而被廣泛應(yīng)用于片上系統(tǒng)芯片中。
[0003]LDO是電源管理中的核心模塊，主要為模擬電路和射頻電路提供低噪聲電源，因此電源抑制比是LDO的關(guān)鍵性參數(shù)之一。但是隨著集成電路的快速發(fā)展，芯片工作頻率在不斷提高，LDO的PSR(電源抑制比)性能也隨之降低，從而電源噪聲就會通過LDO影響整個系統(tǒng)的性能，不能滿足高頻工作環(huán)境的應(yīng)用要求。比如在DC-DC級聯(lián)LDO中，后級的LDO如果高頻PSR性能不夠好，則可能會受到前級高頻輸出紋波的影響，對系統(tǒng)輸出產(chǎn)生較大的高頻干擾，從而影響了 LDO負(fù)載電路的性能，比如ADC、RF等噪聲敏感模塊，因此提高高頻情況下的電源抑制比已經(jīng)成為LDO的一個重要研究方向。目前，傳統(tǒng)的高電源抑制比LDO芯片大多在低頻段有比較好的PSR特性，但是由于受到環(huán)路帶寬的限制，傳統(tǒng)LDO在中高頻段PSR性能通常不夠理想，因此提高LDO中高頻的PSR性能成為目前的研究熱點(diǎn)，比如文獻(xiàn)“A low noise, high power supply reject1n low dropout regulator for wirelesssystem-on-chip applicat1ns”中采用二極管連接型的前饋技術(shù)來提高LDO的電源抑制t匕，但這種方法由于在功率管柵端的寄生電容比較大，使得前饋帶寬比較低，從而使LDO在中高頻段的PSR性能不夠理想。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的，就是針對目前低壓差線性穩(wěn)壓器中高頻段下的電源抑制比較低的問題，提供了一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器。
[0005]本發(fā)明的技術(shù)方案:如圖2所示，一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器，其特征在于，包括誤差放大器、動態(tài)偏置電路、LDO調(diào)整電路、輸出電路、第一電容CEA和第一電阻REA ;其中，
[0006]所述誤差放大器的正向輸入端接基準(zhǔn)電壓；
[0007]所述動態(tài)偏置電流由PMOS管MPB5和NMOS管MNB4構(gòu)成；其中，MPB5的源極接電源，其柵極與漏極互連，其漏極接MNB4的漏極;MNB4的柵極接誤差放大器的輸出端，其源極接地；
[0008]所述LEDO調(diào)整電路由PMOS管MPB0、MPB1、MPB2，NMOS管MNBl，第一運(yùn)算放大器，第二運(yùn)算放大器，第二電阻RFA，第三電阻RFB構(gòu)成；其中，MPBl的源極接電源，其柵極接第一運(yùn)算放大器的正向輸入端，其漏極接MPB2的源極；第一運(yùn)算放大器的反向輸入端與其輸出端互連，其輸出端接MPBO的柵極；ΜΡΒ0的源極接電源，其漏極依次通過第二電阻RFA和第三電阻RFB后接地；MPB2的柵極接第二運(yùn)算放大器的輸出端，其漏極接MNBl的漏極；MNB1的柵極依次通過第一電容CEA和第一電阻REA后接誤差放大器的輸出端，其源極接地；第二運(yùn)算放大器的反向輸入端接MPBl漏極與MNBl源極的連接點(diǎn)，其正向輸入端接MPBO漏極和第二電阻RFA的連接點(diǎn)；第二電阻RFA和第三電阻RFB的連接點(diǎn)接誤差放大器的反向輸入端;
[0009]所述輸出電路由第四電阻RLO和第二電容CLO構(gòu)成；其中，第四電阻RLO的一端和第二電容CLO的一端接MPBO漏極和第二電阻RFA的連接點(diǎn)作為輸出端；第四電阻RLO的另一端和第二電容CLO的另一端均接地。
[0010]本發(fā)明的有益效果為，本發(fā)明的低壓差線性穩(wěn)壓器，與現(xiàn)有類似的LDO相比，采用在功率管柵端加入電壓跟隨器的方案，將傳統(tǒng)LDO結(jié)構(gòu)中功率管柵端的低頻極點(diǎn)分離成兩個高頻極點(diǎn)，拓展了前饋和反饋帶寬，并利用動態(tài)偏置的超級源隨器作為電壓跟隨器的輸出，極大地降低了重載下功率管柵端的等效電阻，提高了低壓差線性穩(wěn)壓器對于高頻電源噪聲干擾的抑制性能。本發(fā)明所提出的電路結(jié)構(gòu)保持LDO高效率、低噪聲、電路結(jié)構(gòu)簡單的同時，提高了高頻情況下的電源抑制比。

【專利附圖】

【附圖說明】
[0011]圖1為傳統(tǒng)的二極管前饋型低壓差線性穩(wěn)壓器電路結(jié)構(gòu)示意圖；
[0012]圖2為本發(fā)明的高電源抑制比的低壓差線性穩(wěn)壓電路；
[0013]圖3為本發(fā)明中柵端跟隨運(yùn)算放大器結(jié)構(gòu)示意圖；
[0014]圖4為本發(fā)明對功率管柵端極點(diǎn)拓寬前后的對比波特曲線示意圖。

【具體實(shí)施方式】
[0015]下面結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)的描述
[0016]傳統(tǒng)的低壓差線性穩(wěn)壓電路的原理，如圖1所示，該結(jié)構(gòu)通過誤差放大器調(diào)整NMOS管MNAl的電流，控制二極管連接的PMOS管MPAl上的電流，從而通過鏡像調(diào)整輸出電流。不考慮誤差放大器對于電源抑制比的影響，考慮Al點(diǎn)寄生電容的影響，計算小信號Vin耦合到功率管MPO柵端Al的增益為:

【權(quán)利要求】
1.一種具有高電源抑制比特性的低壓差線性穩(wěn)壓器，其特征在于，包括誤差放大器、動態(tài)偏置電路、LDO調(diào)整電路、輸出電路、第一電容CEA和第一電阻REA ;其中， 所述誤差放大器的正向輸入端接基準(zhǔn)電壓； 所述動態(tài)偏置電流由PMOS管MPB5和NMOS管MNB4構(gòu)成；其中，MPB5的源極接電源，其柵極與漏極互連，其漏極接MNB4的漏極;MNB4的柵極接誤差放大器的輸出端，其源極接地； 所述LEDO調(diào)整電路由PMOS管MPBO、MPBU MPB2, NMOS管MNBl，第一運(yùn)算放大器，第二運(yùn)算放大器，第二電阻RFA，第三電阻RFB構(gòu)成；其中，MPBl的源極接電源，其柵極接第一運(yùn)算放大器的正向輸入端，其漏極接MPB2的源極；第一運(yùn)算放大器的反向輸入端與其輸出端互連，其輸出端接MPBO的柵極；ΜΡΒ0的源極接電源，其漏極依次通過第二電阻RFA和第三電阻RFB后接地；MPB2的柵極接第二運(yùn)算放大器的輸出端，其漏極接MNBl的漏極；MNB1的柵極依次通過第一電容CEA和第一電阻REA后接誤差放大器的輸出端，其源極接地；第二運(yùn)算放大器的反向輸入端接MPBl漏極與MNBl源極的連接點(diǎn)，其正向輸入端接MPBO漏極和第二電阻RFA的連接點(diǎn)；第二電阻RFA和第三電阻RFB的連接點(diǎn)接誤差放大器的反向輸入端；所述輸出電路由第四電阻RLO和第二電容CLO構(gòu)成；其中，第四電阻RLO的一端和第二電容CLO的一端接MPBO漏極和第二電阻RFA的連接點(diǎn)作為輸出端；第四電阻RLO的另一端和第二電容CLO的另一端均接地。
【文檔編號】G05F3/28GK104181972SQ201410453792
【公開日】2014年12月3日 申請日期:2014年9月5日 優(yōu)先權(quán)日:2014年9月5日
【發(fā)明者】明鑫, 董淵, 趙倬毅, 柯普仁, 王卓, 張波, 周澤坤 申請人:電子科技大學(xué)