一種芯片化數字化繼電保護系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種芯片化數字化繼電保護系統(tǒng)，包括SOC芯片內的保護功能的Cortex-A9處理器、管理功能的Cortex-A9處理器、可編程邏輯器件陣列FPGA、AMBAAXI總線、高速緩沖存儲器Cache和片內靜態(tài)隨機存儲器SRAM，其中雙核Cortex-A9處理器分別通過AMBAAXI總線、高速緩沖存儲器Cache和片內靜態(tài)隨機存儲器SRAM與可編程邏輯器件陣列FPGA相連，FPGA有SV/GOOSE/MMS合一光纖接口和調試光口。本發(fā)明采用FPGA加雙核ARM架構的高性能SOC芯片實現芯片化數字化繼電保護裝置，簡化了原來復雜的多芯片硬件架構，提高了數字化繼電保護裝置的可靠性、穩(wěn)定性。
【專利說明】一種芯片化數字化繼電保護系統(tǒng)

【技術領域】
[0001]本發(fā)明涉及電力系統(tǒng)【技術領域】，尤其是一種適用于芯片化數字化繼電保護的實現方法。

【背景技術】
[0002]相對于常規(guī)繼電保裝置，智能化、數字化繼電保護裝置，目前在電力系統(tǒng)得到推廣應用，相應的智能化、數字化技術日益成熟，包括繼電保護技術、SV技術、GOOSE技術的穩(wěn)定性得到了數百個應用的驗證。
[0003]目前市面上支持智能化、數字化繼電保護裝置產品都是多芯片架構實現:需要支持SV/G00SE數據處理的處理器芯片，需要支持數字化接口的以太網功能芯片，需要支持保護邏輯計算判斷的處理器芯片，需要實現裝置通信管理功能的處理器芯片，需要支持各功能芯片內部數據共享的裝置內部總線架構。
[0004]隨著電力系統(tǒng)對繼電保護裝置的運行環(huán)境的不斷變化，就地化設備運行、一二次設備融合的想法提出，可靠性、穩(wěn)定性的要求也越來越高，裝置硬件架構的復雜化往往是限制繼電保護裝置可靠性、穩(wěn)定性提升的瓶頸。


【發(fā)明內容】

[0005]為了克服現有的技術的不足，本發(fā)明提供一種芯片化數字化繼電保護系統(tǒng)。
[0006]本發(fā)明技術方案如下所述:
一種芯片化數字化繼電保護系統(tǒng)，包括SOC芯片，其特征在于，所述SOC芯片包括保護功能的Cortex-A9處理器、管理功能的Cortex_A9處理器、可編程邏輯器件陣列FPGA、AMBAAXI總線、高速緩沖存儲器Cache和片內靜態(tài)隨機存儲器SRAM ；
所述可編程邏輯器件陣列FPGA對外提供兩路光纖接口，分別為SV/G00SE/MMS合一光纖接口和調試光口，可編程邏輯器件陣列FPGA通過SV/G00SE/MMS合一光纖接口實現不同類型數據報文的識別、數據預處理功能，通過調試光口實現數字化繼電保護裝置的各功能模塊的調試功能。
[0007]所述保護功能的CorteX-A9處理器通過高速緩沖存儲器Cache、片內靜態(tài)隨機存儲器SRAM和AMBA AXI總線與可編程邏輯器件陣列FPGA進行數據交換，獲取保護所需要的數據，進行數據處理、邏輯判斷實現保護功能。
[0008]所述管理功能的CorteX-A9處理器通過高速緩沖存儲器Cache、片內靜態(tài)隨機存儲器SRAM和AMBA AXI總線與可編程邏輯器件陣列FPGA進行數據交換，獲取管理所需要的數據，實現數字化繼電保護裝置的管理和數據存儲功能。
[0009]進一步的，所述保護功能的Cortex_A9處理器和所述管理功能的Cortex_A9處理器的主頻為800MHz。
[0010]進一步的，所述可編程邏輯器件陣列FPGA的SV/G00SE/MMS合一光纖接口最高速率可擴展至Gbps，調試光口使用速率為100Mbps。
[0011]進一步的，SOC芯片提供 DDR3、DDR3L、DDR2、LPDDR2、SRAM、FLASH 存儲器接口。
[0012]根據上述結構的本發(fā)明，其有益效果在于，采用FPGA+雙核ARM架構的高性能SOC芯片實現芯片化數字化繼電保護裝置，簡化了原來復雜的多芯片硬件架構；提高了數字化繼電保護裝置的可靠性、穩(wěn)定性。

【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明功能結構框圖。

【具體實施方式】
[0014]下面結合附圖以及實施方式對本發(fā)明進行進一步的描述:
如圖1所示，在SOC芯片內部包含有保護功能的Cortex-A9處理器、管理功能的Cortex-A9處理器、可編程邏輯器件陣列FPGA、AMBA AXI總線、高速緩沖存儲器Cache和片內靜態(tài)隨機存儲器SRAM。SOC芯片可提供DDR3、DDR3L、DDR2、LPDDR2、SRAM、FLASH存儲器接口。
[0015]可編程邏輯器件陣列FPGA (Field — Programmable Gate Array),即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。本發(fā)明將可編程邏輯器件陣列FPGA作為數字化繼電保護裝置的核心部分，可編程邏輯器件陣列FPGA優(yōu)點是包含豐富的外部可編程接口，擴展能力強，內部程序運行采用并行處理的方式，實時性聞。
[0016]可編程邏輯器件陣列FPGA對外提供兩路光纖接口，其中一路為SV/G00SE/MMS合一光口，實現SV/G00SE/MMS報文的數據分發(fā)和數據處理，其支持最大速率單位為Gbps，另外一路為實現百兆速率的調試光口，實現數據的調試。
[0017]具體的，SV/G00SE/MMS合一光口實現SV/G00SE/MMS的對外通信接口，且SV/G00SE/MMS的對外通信接口可靈活選擇通訊速率；可編程邏輯器件陣列FPGA實現SV/G00SE/MMS的報文類型識別、報文優(yōu)先級識別，SV報文解碼、對訂閱SV報文的電氣量解析、低通濾波、插值同步，GOOSE報文的訂閱、解析，根據GOOSE發(fā)布模型進行報文發(fā)送，網絡風暴抑制，對訂閱的SV/G00SE報文統(tǒng)計、告警的功能。
[0018]ARM Cotex-A9處理器是ARM處理器系列中性能較高的一款產品，采用了 ARMv7架構設計，基于最先進的推測型八級流水線，具有高效、動態(tài)長度、多發(fā)射超標量及無序完成特征。
[0019]保護功能的Cortex_A9處理器實現Cortex_A9處理器保護功能。其依次通過高速緩沖存儲器Cache、片內靜態(tài)隨機存儲器SRAM與可編程邏輯器件陣列FPGA相連，其中，各部分之間通過AMBA AXI總線連接。保護功能的CorteX-A9處理器與編程邏輯器件陣列FPGA進行數據交換，獲取保護所需要的數據，進行數據處理、邏輯判斷實現保護功能；
管理功能的Cortex-A9處理器實現Cortex_A9處理器管理功能。其依次通過高速緩沖存儲器Cache、片內靜態(tài)隨機存儲器SRAM與可編程邏輯器件陣列FPGA相連，其中，各部分之間通過AMBA AXI總線連接。管理功能的Cortex-A9處理器與編程邏輯器件陣列FPGA進行數據交換，獲取管理所需要的數據，實現數字化繼電保護裝置的管理和數據存儲功能。具體的，其功能為:負責保護處理器的信息管理和實時信息遠傳；實現變電站用的通訊規(guī)約，包括CSC2000、IEC103、IEC61850 ;實現故障錄波功能，濾波數據與COMTRADE格式兼容，并實現報告存儲、查詢、索引功能；實現動態(tài)更新保護處理器配置、描述信息；實現調試光口與調試軟件的實時通信；實現定值管理、整定、固化功能；實現保護處理器的運行狀態(tài)監(jiān)測功倉泛。
[0020]其中保護功能的ARM Cotex-ΑΘ處理器實現與可編程邏輯器件陣列FPGA的數據交互，獲取保護邏輯算法中需要的SV、GOOSE數據，經過數據計算、邏輯處理、保護算法生成相關的控制命令，完成繼電保護的功能。管理功能的ARM Cotex-A9處理器實現MMS數據處理，裝置內部數據管理，狀態(tài)監(jiān)測功能。
[0021]應當理解的是，對本領域普通技術人員來說，可以根據上述說明加以改進或變換，而所有這些改進和變換都應屬于本發(fā)明所附權利要求的保護范圍。
[0022]上面結合附圖對本發(fā)明專利進行了示例性的描述，顯然本發(fā)明專利的實現并不受上述方式的限制，只要采用了本發(fā)明專利的方法構思和技術方案進行的各種改進，或未經改進將本發(fā)明專利的構思和技術方案直接應用于其它場合的，均在本發(fā)明的保護范圍內。
【權利要求】
1.一種芯片化數字化繼電保護系統(tǒng)，包括30(:芯片，其特征在于，所述30(:芯片包括保護功能的八9處理器、管理功能的八9處理器、可編程邏輯器件陣列？？以、八18八八XI總線、高速緩沖存儲器01(^6和片內靜態(tài)隨機存儲器3狀1 ； 所述可編程邏輯器件陣列對外提供兩路光纖接口，分別為^/60032/113合一光纖接口和調試光口，可編程邏輯器件陣列通過^/60032/113合一光纖接口實現不同類型數據報文的識別、數據預處理功能，通過調試光口實現數字化繼電保護裝置的各功能模塊的調試功能； 所述保護功能的八9處理器通過高速緩沖存儲器01也6、片內靜態(tài)隨機存儲器81^1和八18八八XI總線與可編程邏輯器件陣列？？以進行數據交換，獲取保護所需要的數據，進行數據處理、邏輯判斷實現保護功能； 所述管理功能的八9處理器通過高速緩沖存儲器0^116、片內靜態(tài)隨機存儲器3狀1和八18八八XI總線與可編程邏輯器件陣列？?以進行數據交換，獲取管理所需要的數據，實現數字化繼電保護裝置的管理和數據存儲功能。
2.根據權利要求1所述的芯片化數字化繼電保護系統(tǒng)，其特征在于，所述保護功能的
處理器和所述管理功能的八9處理器的主頻為800冊12。
3.根據權利要求1所述的芯片化數字化繼電保護系統(tǒng)，其特征在于:所述可編程邏輯器件陣列的^/(^0032/113合一光纖接口最高速率可擴展至調試光口使用速率為1001如8。
4.根據權利要求1所述的芯片化數字化繼電保護系統(tǒng)，其特征在于:30(:芯片提供00尺3、00831、0082、1？001？2? 3狀1、存儲器接 口。
【文檔編號】G05B19/042GK104319878SQ201410501183
【公開日】2015年1月28日 申請日期:2014年9月26日 優(yōu)先權日:2014年9月26日
【發(fā)明者】饒宏, 李鵬, 郭曉斌, 許愛東, 習偉, 陳波, 陳浩敏, 姚浩, 陳秋榮, 徐剛, 徐萬方, 胡炯, 蔣新成 申請人:中國南方電網有限責任公司電網技術研究中心, 南方電網科學研究院有限責任公司, 北京四方繼保自動化股份有限公司