一種用于高速模擬及射頻電路的電流源的制作方法
【專利摘要】本發(fā)明一種用于高速模擬及射頻電路的電流源，包括第一路電流產(chǎn)生電路、第二路電流產(chǎn)生電路和電流合成電路組成。第一路電流產(chǎn)生電路輸出電流I0為隨溫度增加而增大的電流；第二路電流產(chǎn)生電路輸出電流I4為溫度系數(shù)可調(diào)的電流源，當?shù)陀谀硞€溫度閾值T0時，電流I4的溫度系數(shù)由電阻R4控制；而當高于T0時，電流I4降低到0，溫度閾值T0由電阻R3控制。電流合成電路的輸出的最終電流Iout由電流I1和電流I2相加得到，電流I1為第一路電流I0的k1倍，I2為第二路電流I4的k2倍。通過調(diào)節(jié)電阻R3和R4的值，及系數(shù)k1和k2可以得到溫度系數(shù)可控可變的輸出電流，能夠很好地滿足高速模擬及射頻電路電流偏置的不同要求。
【專利說明】一種用于高速模擬及射頻電路的電流源

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于電流源電路設(shè)計【技術(shù)領(lǐng)域】，具體涉及一種用于高速模擬及射頻電路的 電流源。

【背景技術(shù)】
[0002] 傳統(tǒng)的電流源主要有三類，即恒定電流源（電流不隨溫度變化），正溫度系數(shù)電流 源和負溫度系數(shù)電流源。這三種電流源的溫度系數(shù)變化單一，電路設(shè)計受到一定的限制。 尤其在高速模擬及射頻電路應(yīng)用中，比如高速預(yù)分頻電路，其輸入輸出信號幅度范圍和工 作頻率范圍都受偏置電流的影響很大。若使用恒定電流源，在低溫段電流能使電路正常工 作，但在高溫段，隨著溫度的升高，器件工作頻率下降，需要更大的電流，顯然恒定電流源不 能滿足要求；這種情況下若使用正溫度系數(shù)電流源，則低溫時電流將過小，器件將不能正常 工作；同理，若使用負溫度系數(shù)電流源，則高溫時電流將過小?？梢?，傳統(tǒng)的電流源很難完全 滿足高速電路的設(shè)計要求。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明解決的技術(shù)問題是：克服現(xiàn)有技術(shù)的不足，提出了一種用于高速模擬及射 頻電路的電流源，使得低溫下電流的溫度系數(shù)可調(diào)，電流不會過小，高溫下維持正溫度系數(shù) 特性，能同時滿足高速模擬及射頻電路在高低溫下對電流源的需求。
[0004] 本發(fā)明的技術(shù)方案是：一種用于高速模擬及射頻電路的電流源，包括第一路電流 產(chǎn)生電路、第二路電流產(chǎn)生電路和電流合成電路；
[0005] 所述第一路電流產(chǎn)生電路包括PMOS管Pl、PMOS管P4、NPN管Ql和電阻Rl;所述 第二路電流產(chǎn)生電路包括PMOS管P7?PMOS管P12、NPN管Q3、NPN管Q4、電阻R3和電阻 R4 ;所述電流合成電路包括PMOS管P2、PMOS管P3、PMOS管P5、PMOS管P6、NPN管Q2及電 阻R2 ;
[0006]PMOS管PI、PMOS管P2、PMOS管P3、PMOS管P6、PMOS管P7、PMOS管P9 和PMOS管 Pll的源極均接至電源VDD;PM0S管Pl的漏極接至PMOS管P4的源極，PMOS管Pl的柵極 同時接至PMOS管P4的漏極和PMOS管P2、PMOS管P7、PMOS管Pll的柵極，PMOS管P2和 PMOS管P3的漏極均接至PMOS管P5的源極，PMOS管P5的漏極作為電流源的輸出端向外 輸出It^PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P8、PMOS管P10、PMOS管P12 的柵極 均連接在一起后，一同接至PMOS管P6的漏極；PMOS管P7的漏極接至PMOS管P8的源極， PMOS管P9的漏極接至PMOS管PlO的源極，PMOS管P9的柵極同時接至PMOS管P3的柵極 和PMOS管PlO的漏極，PMOS管Pll的漏極接至PMOS管P12的源極；NPN管Ql的集電極接 至PMOS管P4的漏極，NPN管Ql的發(fā)射極接至電阻Rl的一端，NPN管Ql的基極與NPN管 Q2的基極連接至外部基準電壓VBG，NPN管Q2的集電極接PMOS管P6的漏極，NPN管Q2的 發(fā)射極接電阻R2的一端，電阻Rl和電阻R2的另一端均接地GND;NPN管Q3的集電極接至 PMOS管PlO的漏極，NPN管Q3的基極同時接至NPN管Q4的集電極和PMOS管P12的漏極， NPN管Q3的發(fā)射極同時接至NPN管Q4的基極和電阻R4的一端，電阻R4的另一端同時接電 阻R3的一端和PMOS管P8的漏極，電阻R3的另一端和NPN管Q4的發(fā)射極均接地。
[0007] 電阻Rl?電阻R4為恒溫電阻或負溫度系數(shù)電阻，且電阻R3和電阻R4為可變電 阻。
[0008] 本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點在于：
[0009] 1、電流合成電路輸出的最終電流Iwt由第一路電流產(chǎn)生電路輸出電流IO和第二 路電流產(chǎn)生電路輸出電流14乘以比例系數(shù)kl、k2后相加得到。其中，電流IO為正溫度系 數(shù)電流；當?shù)陀谀硞€溫度閾值（TO)時，電流14的溫度系數(shù)由電阻R4控制；而當高于TO時， 電流14降低到0,溫度閾值TO由電阻R3控制。
[0010] 2、本發(fā)明所述的電流源電路通過調(diào)節(jié)可變電阻R3和R4的值，及系數(shù)kl和k2,可 以得到溫度系數(shù)可控可變的輸出電流，使得低溫下電流的溫度系數(shù)可調(diào)，電流不會過小，高 溫下維持正溫度系數(shù)特性，能同時滿足高速模擬及射頻電路在高低溫下對電流源的不同需 求。

【專利附圖】

【附圖說明】
[0011] 圖1為本發(fā)明的一種用于高速模擬及射頻電路的電流源的結(jié)構(gòu)示意圖；
[0012] 圖2為電流IO和14合成為輸出電流1_的一種溫度特性曲線示意圖；
[0013] 圖3為改變電阻R4來改變1_在-55°C?TO段電流溫度系數(shù)的一種仿真示意圖；
[0014] 圖4為改變電阻R3來改變1_溫度閾值TO的一種仿真示意圖。

【具體實施方式】
[0015] 本發(fā)明提出的一種用于高速模擬及射頻電路的電流源，結(jié)合附圖詳細說明如下。
[0016] 設(shè)卩]?05管？1、？2、？3、？7、？9、？11上的電流分別為10、11、12、13、14、15，則？皿03 管P1、P2、P7、P11上的電流成比例鏡像關(guān)系，PMOS管P2上電流Il為PMOS管Pl上電流IO 的kl倍，PMOS管P7上電流13為PMOS管Pl上電流IO的k3倍。PMOS管P3、P9上的電流 成比例鏡像關(guān)系，PMOS管P3上電流12為PMOS管P9上電流14的k2倍，其中kl、k2、k3為 1?10之間的正數(shù)。
[0017] 電流源由第一路電流產(chǎn)生電路（100)、第二路電流產(chǎn)生電路（200)和電流合成電 路（300)三個部分組成。電流合成電路（300)的輸出電流Iwt即為最終輸出的電流，該電 流由PMOS管P2上電流Il和PMOS管P3上電流12相加得到，其中電流Il為電流IO的kl 倍，電流12為電流14的k2倍，可以得到輸出電流1_的表達式如下。
[0018] I〇ut=kl*I0+k2*I4 (1)
[0019] 電流IO為隨溫度增加而增大的電流（PTAT電流），由基準電壓VBe通過NPN管Ql 和電阻Rl產(chǎn)生。設(shè)NPN管Ql的基極和發(fā)射極之間的壓差為Vbei，則電流IO的表達式為：
[0020]

【權(quán)利要求】
1. 一種用于高速模擬及射頻電路的電流源，其特征在于：包括第一路電流產(chǎn)生電路 (100)、第二路電流產(chǎn)生電路（200)和電流合成電路（300); 所述第一路電流產(chǎn)生電路（100)包括PMOS管Pl、PMOS管P4、NPN管Q1和電阻R1 ;所 述第二路電流產(chǎn)生電路（200)包括PMOS管P7?PMOS管P12、NPN管Q3、NPN管Q4、電阻R3 和電阻R4 ;所述電流合成電路（300)包括PMOS管P2、PMOS管P3、PMOS管P5、PMOS管P6、 NPN管Q2及電阻R2 ; PMOS 管 Pl、PMOS 管 P2、PMOS 管 P3、PMOS 管 P6、PMOS 管 P7、PMOS 管 P9 和 PMOS 管 P11 的源極均接至電源VDD ;PM0S管P1的漏極接至PMOS管P4的源極，PMOS管P1的柵極同時接 至PMOS管P4的漏極和PMOS管P2、PMOS管P7、PMOS管P11的柵極，PMOS管P2和PMOS管 P3的漏極均接至PMOS管P5的源極，PMOS管P5的漏極作為電流源的輸出端向外輸出Iwt; PMOS 管 P4、PMOS 管 P5、PMOS 管 P6、PMOS 管 P8、PMOS 管 P10、PMOS 管 P12 的柵極均連接在 一起后，一同接至PMOS管P6的漏極；PMOS管P7的漏極接至PMOS管P8的源極，PMOS管P9 的漏極接至PMOS管P10的源極，PMOS管P9的柵極同時接至PMOS管P3的柵極和PMOS管 P10的漏極，PMOS管P11的漏極接至PMOS管P12的源極；NPN管Q1的集電極接至PMOS管 P4的漏極，NPN管Q1的發(fā)射極接至電阻R1的一端，NPN管Q1的基極與NPN管Q2的基極連 接至外部基準電壓VB(；，NPN管Q2的集電極接PMOS管P6的漏極，NPN管Q2的發(fā)射極接電阻 R2的一端，電阻R1和電阻R2的另一端均接地GND ;NPN管Q3的集電極接至PMOS管P10的 漏極，NPN管Q3的基極同時接至NPN管Q4的集電極和PMOS管P12的漏極，NPN管Q3的發(fā) 射極同時接至NPN管Q4的基極和電阻R4的一端，電阻R4的另一端同時接電阻R3的一端 和PMOS管P8的漏極，電阻R3的另一端和NPN管Q4的發(fā)射極均接地。
2. 根據(jù)權(quán)利要求1所述的一種用于高速模擬及射頻電路的電流源，其特征在于：電阻 R1?電阻R4為恒溫電阻或負溫度系數(shù)電阻，且電阻R3和電阻R4為可變電阻。
【文檔編號】G05F1/56GK104484007SQ201410659222
【公開日】2015年4月1日 申請日期:2014年11月18日 優(yōu)先權(quán)日:2014年11月18日
【發(fā)明者】魏慧婷, 趙元富, 文武, 侯訓(xùn)平, 畢波, 榮欣, 張佃偉, 李永峰, 張娜娜, 劉璐, 段沖, 焦洋, 韓放 申請人:北京時代民芯科技有限公司, 北京微電子技術(shù)研究所