一種用于數(shù)字電路的電壓源電路的制作方法
【專利摘要】本實(shí)用新型公開了一種用于數(shù)字電路的電壓源電路，包括電流鏡、PMOS管、NMOS管和低壓差線性穩(wěn)壓器，所述電流鏡的輸入端接電源電壓，它的輸出端連接PMOS管的源極，PMOS管的漏極連接NMOS管的漏極，PMOS管的柵極分別連接NMOS管的柵極和漏極，NMOS管的源極接地，所述低壓差線性穩(wěn)壓器的輸入端連接PMOS管的源極，它的輸出端連接數(shù)字電路模塊。本實(shí)用新型改進(jìn)了現(xiàn)有的電壓源電路，有效地減小了電路的短路電流，從而減少了電路的短路功耗。
【專利說明】—種用于數(shù)字電路的電壓源電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于集成電路設(shè)計(jì)領(lǐng)域，特別涉及了一種用于數(shù)字電路的電壓源電路。

【背景技術(shù)】
[0002]隨著數(shù)字集成電路和模擬集成電路的日益發(fā)展，低功耗問題在現(xiàn)在的工藝中顯得更加重要，功耗與電源電壓的平方成正比，因而較低電源電壓變得越來越重要。然而，隨著電源電壓的逐漸降低，短路功耗在電路總功耗中占的比重增大，甚至在當(dāng)今的先進(jìn)工藝中，短路功耗甚至有超越動(dòng)態(tài)功耗的趨勢。
[0003]如圖1所示一種傳統(tǒng)CMOS反相器，因輸入信號不完全理想，造成開關(guān)過程中電源電壓Vdd和GND之間在短期內(nèi)出現(xiàn)一條支流通路，此時(shí)NMOS和PMOS管會(huì)同時(shí)導(dǎo)通。如圖2所示的CMOS反相器輸入信號和短路電流的波形圖，其橫坐標(biāo)為時(shí)間t，縱坐標(biāo)由上至下依次為輸入信號Vin和短路電流ishOTt。在輸入信號Vin的上升沿和下降沿時(shí)會(huì)有一段時(shí)間內(nèi)出現(xiàn)較大的短路電流，假設(shè)所形成的電流脈沖可近似成三角形，以及CMOS反相器的上升和下降響應(yīng)都是對稱的情況下，每個(gè)開關(guān)的周期功耗Edp近似為:
[0004]Eap *+= ‘ L-
[0005]其中，Vdd為CMOS反相器的電源電壓，Ipeak為峰值短路電流，tsc為兩開關(guān)管同時(shí)導(dǎo)通的時(shí)間。從上述公式中不難發(fā)現(xiàn)，短路功耗與短路電流及短路時(shí)間的乘積成正比。為此，在數(shù)字電路設(shè)計(jì)中必須考慮短路電流引起的功耗問題，為數(shù)字電路提供一種合適的電壓源電路，它能夠減小短路電流，最終減少短路功耗，成為當(dāng)前集成電路發(fā)展和設(shè)計(jì)所需解決的問題。
實(shí)用新型內(nèi)容
[0006]為了解決上述【背景技術(shù)】存在的問題，本實(shí)用新型旨在提供一種用于數(shù)字電路的電壓源電路，減小短路電流，并最終減少短路功耗。
[0007]為了實(shí)現(xiàn)上述技術(shù)目的，本實(shí)用新型的技術(shù)方案為:
[0008]一種用于數(shù)字電路的電壓源電路，包括電流鏡、PMOS管、NMOS管和低壓差線性穩(wěn)壓器，所述電流鏡的輸入端接電源電壓，它的輸出端連接PMOS管的源極，PMOS管的漏極連接NMOS管的漏極，PMOS管的柵極分別連接NMOS管的柵極和漏極，NMOS管的源極接地，所述低壓差線性穩(wěn)壓器的輸入端連接PMOS管的源極，它的輸出端連接數(shù)字電路模塊。
[0009]采用上述技術(shù)方案帶來的有益效果是:
[0010](I)采用本實(shí)用新型的結(jié)構(gòu)，在一定的偏置電流下，使數(shù)字電路模塊電壓Vdigital始終保持在一個(gè)合理范圍，即Vdigital = Vgsn+Vgsp, Vgsn是指NMOS的柵源飽和電壓，Vgsp是指PMOS的柵源飽和電壓，也就是說數(shù)字電路模塊電壓Vdigital將是自適應(yīng)的。以【背景技術(shù)】中的CMOS反相器為例，那么圖2中所示的電源電壓VDD-開關(guān)管閾值電壓Vt和開關(guān)管閾值電壓Vt之間的范圍將被大幅減小，也就是反相器中的NMOS與PMOS同時(shí)導(dǎo)通的區(qū)間也大幅減小，最終大幅減小短路功耗。
[0011](2)CM0S工藝的閾值電壓會(huì)隨著溫度、工藝或不同的晶圓批次有較大的波動(dòng)。其中溫度影響尤其明顯，一般來說，CMOS工藝的閾值電壓會(huì)隨著溫度升高而降低，幅度大致是I?2mV/°C。在同一溫度下，不同批次的閾值電壓也會(huì)有幾十毫伏乃至上百毫伏的波動(dòng)。如果采用本實(shí)用新型的結(jié)構(gòu)，由于數(shù)字電路模塊電壓Vdigital是自適應(yīng)的，不會(huì)再有上述波動(dòng)的影響。

【專利附圖】

【附圖說明】
[0012]圖1是一種傳統(tǒng)CMOS反相器的電路圖。
[0013]圖2是圖1所示CMOS反相器輸入信號和短路電流的波形圖。
[0014]圖3是本實(shí)用新型的電路圖。
[0015]圖4為傳統(tǒng)電路在上升沿及該情況下對應(yīng)的短路電流波形圖。
[0016]圖5為本實(shí)用新型電路在上升沿及該情況下對應(yīng)的短路電流波形圖。
[0017]圖6為傳統(tǒng)電路在下降沿及該情況下對應(yīng)的短路電流波形圖。
[0018]圖7為本實(shí)用新型電路在下降沿及該情況下對應(yīng)的短路電流波形圖。

【具體實(shí)施方式】
[0019]以下將結(jié)合附圖，對本實(shí)用新型的技術(shù)方案進(jìn)行詳細(xì)說明。
[0020]如圖3所示本實(shí)用新型的電路圖，一種用于數(shù)字電路的電壓源電路，包括電流鏡、PMOS管、NMOS管和低壓差線性穩(wěn)壓器(LDO)，電流鏡的輸入端接電源電壓，它的輸出端連接PMOS管的源極，PMOS管的漏極連接NMOS管的漏極，PMOS管的柵極分別連接NMOS管的柵極和漏極，NMOS管的源極接地，低壓差線性穩(wěn)壓器的輸入端連接PMOS管的源極，它的輸出端連接數(shù)字電路模塊。
[0021]以0.35um CMOS工藝為例，說明采用本實(shí)用新型結(jié)構(gòu)的優(yōu)點(diǎn)。傳統(tǒng)設(shè)計(jì)方法中，電源電壓為3.3V，假設(shè)輸入信號的上升沿時(shí)間為InS，下降沿時(shí)間為0.75nS (實(shí)際電路中下降沿就是比上升沿要快20%?30%，本假設(shè)符合實(shí)際應(yīng)用)。
[0022]比較圖4和圖5、圖6和圖7，說明本實(shí)用新型的優(yōu)點(diǎn)。圖4至圖7的橫坐標(biāo)均為時(shí)間time (單位:微秒)，縱坐標(biāo)由上至下依次為短路電流I (單位:微安)、輸入電壓V (單位:伏特)。
[0023]圖4為傳統(tǒng)電路在上升沿及該情況下對應(yīng)的短路電流，峰值短路電流大約有126uA,圖5為本實(shí)用新型電路在上升沿及該情況下對應(yīng)的短路電流，峰值短路電流大約有26uA。由此可見，本實(shí)用新型電路明顯優(yōu)于傳統(tǒng)電路。
[0024]圖6為傳統(tǒng)電路在下降沿及該情況下對應(yīng)的短路電流，峰值短路電流大約有153uA,圖7為本實(shí)用新型電路在下降沿及該情況下對應(yīng)的短路電流，峰值短路電流大約有25uA。由此可見，本實(shí)用新型電路明顯優(yōu)于傳統(tǒng)電路。
[0025]以上實(shí)施例僅為說明本實(shí)用新型的技術(shù)思想，不能以此限定本實(shí)用新型的保護(hù)范圍，凡是按照本實(shí)用新型提出的技術(shù)思想，在技術(shù)方案基礎(chǔ)上所做的任何改動(dòng)，均落入本實(shí)用新型保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種用于數(shù)字電路的電壓源電路，其特征在于:包括電流鏡、PMOS管、NMOS管和低壓差線性穩(wěn)壓器，所述電流鏡的輸入端接電源電壓，它的輸出端連接PMOS管的源極，PMOS管的漏極連接NMOS管的漏極，PMOS管的柵極分別連接NMOS管的柵極和漏極，NMOS管的源極接地，所述低壓差線性穩(wěn)壓器的輸入端連接PMOS管的源極，它的輸出端連接數(shù)字電路模塊。
【文檔編號】G05F3/26GK203982253SQ201420211046
【公開日】2014年12月3日 申請日期:2014年4月25日 優(yōu)先權(quán)日:2014年4月25日
【發(fā)明者】周燁 申請人:無錫芯響電子科技有限公司