国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      低壓差線性穩(wěn)壓器的制造方法

      文檔序號(hào):6314985閱讀:379來(lái)源:國(guó)知局
      低壓差線性穩(wěn)壓器的制造方法
      【專利摘要】公開(kāi)了一種低壓差線性穩(wěn)壓器,包括:主電流路徑,包括由相反導(dǎo)電類(lèi)型的第一晶體管和第二晶體管構(gòu)成的級(jí)聯(lián)結(jié)構(gòu),該主電流路徑的一端作為輸入端,另一端作為輸出端;采樣電阻網(wǎng)絡(luò),連接在輸出端和地之間,用于提供輸出電壓的采樣電壓;電荷泵,用于產(chǎn)生第一柵極電壓,并且將第一柵極電壓提供給第一晶體管的柵極;以及運(yùn)算放大器,用于根據(jù)采樣電壓和參考電壓產(chǎn)生第二柵極電壓,并且將第二柵極電壓提供給第二晶體管的柵極,其特征在于,所述低壓差線性穩(wěn)壓器還包括箝位電路,所述箝位電路連接在電荷泵的輸出端與運(yùn)算放大器的供電端之間,用于將第一柵極電壓與運(yùn)算放大器的供電電壓之間的電壓差維持為恒定值。該低壓差線性穩(wěn)壓器可以提高電源抑制比并且改善可靠性。
      【專利說(shuō)明】低壓差線性穩(wěn)壓器
      【技術(shù)領(lǐng)域】
      [0001]本實(shí)用新型涉及線性穩(wěn)壓器,更具體地,涉及低壓差線性穩(wěn)壓器。
      【背景技術(shù)】
      [0002]低壓差線性穩(wěn)壓器(low dropout regulator,縮寫(xiě)為L(zhǎng)D0)可以提供與電源及環(huán)境溫度無(wú)關(guān)的輸出電壓,具有一定的負(fù)載能力,已經(jīng)廣泛地應(yīng)用于各種功率芯片中。相對(duì)于傳統(tǒng)的線性穩(wěn)壓器,LDO允許輸入端和輸出端之間的電壓差較小。例如,LDO的輸入端電壓可以僅比輸出端電壓高1.7V,或者更小。
      [0003]LDO的一個(gè)重要參數(shù)是電源抑制比(Power Supply Rejection Ratio,縮寫(xiě)為PSRR),即輸入端電壓變化與輸出端電壓變化的比值。如果電源抑制比較大,則LDO在電源環(huán)境較差的情形下也能夠提供穩(wěn)定的輸出端電壓。例如,在LDO用于驅(qū)動(dòng)電動(dòng)機(jī)時(shí),電動(dòng)機(jī)將產(chǎn)生低頻噪聲和高頻噪聲。電動(dòng)機(jī)在工作時(shí)產(chǎn)生非常大的電流毛刺,進(jìn)而很容易引起電源毛刺。在現(xiàn)有的LDO中已經(jīng)提出許多提高電源抑制比的方法,主要用于抑制低頻電源噪聲。然而,現(xiàn)有的LDO還是可能受到高頻電源噪聲的不利影響。尖電源毛刺導(dǎo)致LDO輸出端電壓的波動(dòng)。結(jié)果,LDO的電源抑制比仍然不佳。
      [0004]因此,期望LDO具有高電源抑制比,以抑制尖電源毛刺對(duì)LDO的輸出波形的嚴(yán)重干擾。
      實(shí)用新型內(nèi)容
      [0005]本實(shí)用新型的目的是提供一種可以提高電源抑制比,特別是抑制尖電源毛刺的低壓差線性穩(wěn)壓器。
      [0006]根據(jù)本實(shí)用新型,提供一種低壓差線性穩(wěn)壓器,包括:主電流路徑,包括由相反導(dǎo)電類(lèi)型的第一晶體管和第二晶體管構(gòu)成的級(jí)聯(lián)結(jié)構(gòu),該主電流路徑的一端作為輸入端,另一端作為輸出端;采樣電阻網(wǎng)絡(luò),連接在輸出端和地之間,用于提供輸出電壓的采樣電壓;電荷泵,用于產(chǎn)生第一柵極電壓,并且將第一柵極電壓提供給第一晶體管的柵極;以及運(yùn)算放大器,用于根據(jù)采樣電壓和參考電壓產(chǎn)生第二柵極電壓,并且將第二柵極電壓提供給第二晶體管的柵極,其特征在于,所述低壓差線性穩(wěn)壓器還包括箝位電路,所述箝位電路連接在電荷泵的輸出端與運(yùn)算放大器的供電端之間,用于將第一柵極電壓與運(yùn)算放大器的供電電壓之間的電壓差維持為恒定值。
      [0007]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,所述恒定值為第一晶體管和第二晶體管的閾值電壓之和。
      [0008]優(yōu)選地,所述低壓差線性穩(wěn)壓器還包括用于給運(yùn)算放大器提供電源電壓的偏置電路,該偏置電路產(chǎn)生的電源電壓與輸入端電壓弱相關(guān)
      [0009]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,所述偏置電路包括:依次串聯(lián)連接在輸入端和地之間的電流源以及相同導(dǎo)電類(lèi)型的第三晶體管和第四晶體管,其中在電流源和第三晶體管的中間節(jié)點(diǎn)提供電源電壓。[0010]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,所述第三晶體管和所述第四晶體管中的每一個(gè)的柵極與其各自的漏極短接。
      [0011 ] 優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,所述箝位電路包括第五晶體管,所述第五晶體管的柵極與其漏極短接。
      [0012]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,所述箝位電路還包括與第五晶體管串聯(lián)連接并且導(dǎo)電類(lèi)型的第六晶體管,所述第六晶體管的柵極與其漏極短接。
      [0013]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,第五晶體管的導(dǎo)電類(lèi)型與第一晶體管的導(dǎo)電類(lèi)型相同,第六晶體管的導(dǎo)電類(lèi)型與第二晶體管的導(dǎo)電類(lèi)型相同。
      [0014]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,第五晶體管的工藝參數(shù)與第一晶體管的工藝參數(shù)相同,第六晶體管的工藝參數(shù)與第二晶體管的工藝參數(shù)相同。
      [0015]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,所述箝位電路包括齊納二極管,其中,所述齊納二極管的正極與運(yùn)算放大器的供電端相連接,負(fù)極與電荷泵的輸出端相連接。
      [0016]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,第一晶體管為N型和P型MOSFET中的一種,第二晶體管為N型和P型MOSFET中的另一種。
      [0017]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,第三晶體管和第四晶體管均為N型和P型MOSFET中的一種。
      [0018]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,第五晶體管為N型和P型MOSFET中的一種,第六晶體管為N型和P型MOSFET中的另一種。
      [0019]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,采樣電阻網(wǎng)絡(luò)包括串聯(lián)在輸出端和地之間的第一電阻和第二電阻,并且在第一電阻和第二電阻的中間節(jié)點(diǎn)提供輸出電壓的采樣電壓。
      [0020]優(yōu)選地,在所述低壓差線性穩(wěn)壓器中,采樣電阻網(wǎng)絡(luò)包括連接在輸出端和地之間的第一電阻,并且在輸出端提供輸出電壓的米樣電壓。
      [0021]在本實(shí)用新型的低壓差線性穩(wěn)壓器中,由于第一晶體管的隔離作用,輸入端電壓的電源噪聲不會(huì)經(jīng)由主電流路徑傳遞到的低壓差線性穩(wěn)壓器的輸出端。
      [0022]該低壓差線性穩(wěn)壓器包括箝位電路,使得第一晶體管的柵極驅(qū)動(dòng)電壓與第二晶體管的柵極驅(qū)動(dòng)電壓之間的電壓差可以維持恒定值。在不同的負(fù)載電流下,該低壓差線性穩(wěn)壓器都可以實(shí)現(xiàn)良好的線性調(diào)節(jié)作用。并且,即使供電電壓、溫度、工藝參數(shù)發(fā)生變化,該低壓差線性穩(wěn)壓器也可以保證第一晶體管和第二晶體管的正常工作。本實(shí)用新型的低壓差線性穩(wěn)壓器可以顯著改善電源抑制比并且改善其可靠性。
      [0023]在優(yōu)選的實(shí)施例中,該低壓差線性穩(wěn)壓器包括偏置電路。由于偏置電路的隔離作用,輸入端電壓的電源噪聲也不會(huì)通過(guò)經(jīng)由運(yùn)算放大器的輸出而傳遞到低壓差線性穩(wěn)壓器的輸出端。因此,該優(yōu)選的低壓差線性穩(wěn)壓器可以進(jìn)一步改善電源抑制比。
      【專利附圖】

      【附圖說(shuō)明】
      [0024]通過(guò)以下參照附圖對(duì)本實(shí)用新型實(shí)施例的描述,本實(shí)用新型的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚,在附圖中:
      [0025]圖1為根據(jù)現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器的示意性電路圖;
      [0026]圖2為作為本實(shí)用新型的對(duì)照例的低壓差線性穩(wěn)壓器的示意性電路圖;[0027]圖3為根據(jù)本實(shí)用新型的實(shí)施例的低壓差線性穩(wěn)壓器的示意性電路圖;
      [0028]圖4為根據(jù)本實(shí)用新型的低壓差線性穩(wěn)壓器的第一實(shí)例;
      [0029]圖5為根據(jù)本實(shí)用新型的低壓差線性穩(wěn)壓器的第二實(shí)例;以及
      [0030]圖6為根據(jù)本實(shí)用新型的低壓差線性穩(wěn)壓器的第三實(shí)例。
      【具體實(shí)施方式】
      [0031]以下將參照附圖更詳細(xì)地描述本實(shí)用新型的各種實(shí)施例。在各個(gè)附圖中,相同的元件采用相同或類(lèi)似的附圖標(biāo)記來(lái)表示。為了清楚起見(jiàn),附圖中的各個(gè)部分沒(méi)有按比例繪制。
      [0032]圖1為根據(jù)現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器LDO的示意性電路圖。該LDO是包括第一晶體管麗1、第二晶體管MPl的級(jí)聯(lián)結(jié)構(gòu),以及第二晶體管MPl和地之間的采樣電阻Rl和R2。第二晶體管MPl與采樣電阻Rl的中間節(jié)點(diǎn)作為輸出端。
      [0033]第一晶體管麗I和第二晶體管MPl的導(dǎo)電類(lèi)型相反。在一個(gè)實(shí)例中,第一晶體管麗I是N型M0SFET,第二晶體管MPl是P型M0SFET。第一晶體管麗I的漏極連接至輸入端,源極連接第二晶體管MPl的源極,第二晶體管MPl的漏極經(jīng)由采樣電阻Rl和R2接地。
      [0034]第一晶體管麗I作為隔離晶體管。電荷泵101連接至第一晶體管麗I的柵極,向其提供柵極電壓Vgl。第二晶體管MPl作為調(diào)整晶體管,其源漏電壓降根據(jù)輸出端電壓的變化。采樣電阻Rl和R2的中間節(jié)點(diǎn)連接至運(yùn)算放大器UOl的同相輸入端。運(yùn)算放大器UOl的反相輸入端獲取參考電壓VREF,并將其與同相輸入端獲取的采樣電壓相比較。運(yùn)算放大器UOl的輸出端連接至第二晶體管MPl的柵極,向其提供柵極電壓Vg2。
      [0035]在工作時(shí),第一晶體管麗I通常工作在飽和區(qū)。輸入端電壓VCC經(jīng)由第一晶體管麗I提供至第二晶體管MPl的漏極。因此,輸入端電壓VCC的波動(dòng)僅僅出現(xiàn)在第一晶體管MNl的漏極。由于第一晶體管MNl的隔離作用,任何低頻噪聲都不能傳遞到第二晶體管MPl的輸出端。第二晶體管MPl通常工作在線性區(qū),通過(guò)調(diào)整源漏電壓降來(lái)穩(wěn)定輸出。當(dāng)輸出電壓VLDO的采樣電壓小于參考電壓VREF并且進(jìn)一步減小時(shí),運(yùn)算放大器輸出的輸出電壓Vg2降低,從而使輸出電壓升高。相反,當(dāng)輸出電壓VLDO的采樣電壓大于參考電壓VREF并且進(jìn)一步增加時(shí),運(yùn)算放大器輸出的輸出電壓Vg2升聞,從而使輸出電壓減小。在供電過(guò)程中,輸出電壓的調(diào)整連續(xù)進(jìn)行,從而獲得穩(wěn)定的輸出端電壓VLDO。
      [0036]盡管如圖1所不的LDO可以利用第一晶體管麗I抑制輸入端電壓VCC的電源噪聲經(jīng)由主電流路徑傳遞到輸出端,然而,運(yùn)算放大器UOI仍然由輸入端電壓VCC供電。輸入端電壓VCC的波動(dòng),特別是尖電源毛刺,將會(huì)明顯地影響運(yùn)算放大器UOl的輸出,使得第二晶體管MPl的柵極電壓Vg2出現(xiàn)明顯的波動(dòng)。在電源噪聲很大的情形下,第二晶體管MPl甚至可能由于尖電源毛刺而關(guān)閉,使得該LDO不能正常工作。
      [0037]圖2為作為本實(shí)用新型的對(duì)照例的LDO的示意性電路圖。在圖1所示的現(xiàn)有技術(shù)的LDO的基礎(chǔ)上,將運(yùn)算放大器UOl的電源改為獨(dú)立的電源或偏置電路供電,例如供電電壓為VX。該對(duì)照例的LDO的其他方面與圖1所示的現(xiàn)有技術(shù)的LDO相同。
      [0038]由于采用獨(dú)立的電源或偏置電路供電,運(yùn)算放大器UOl的供電電壓與輸入端電壓VCC是弱相關(guān)的。輸入端電壓VCC的波動(dòng)不會(huì)傳遞到運(yùn)算放大器UOl的輸出端,從而該電壓波動(dòng)也不會(huì)導(dǎo)致第二晶體管MPl的柵極電壓Vg2出現(xiàn)明顯的波動(dòng)。該對(duì)照例的LDO不僅抑制輸入端電壓VCC的電源噪聲經(jīng)由主電流路徑傳遞到輸出端,而且抑制輸入端電壓VCC的電源噪聲經(jīng)由運(yùn)算放大器UOl傳遞到輸出端,從而可以抑制低頻噪聲以及高頻的電源毛刺。
      [0039]然而,在該對(duì)照例的LDO中,由于獨(dú)立的電源或偏置電路提供供電電壓VX,運(yùn)算放大器UOl產(chǎn)生的輸出電壓,即第二晶體管MPl的柵極電壓Vg2的最大值等于供電電壓VX。該供電電壓VX的大小對(duì)LDO的正常工作非常重要。
      [0040]為了保證第一晶體管麗I和第二晶體管MPl均可正常工作,Vgl和VX必須有一個(gè)合理的匹配。如果,Vgl相對(duì)于VX太高,在LDO輸出小電流的時(shí)候,運(yùn)算放大器UOl必須輸出更高的電壓,使得第二晶體管MPl的柵極電壓Vg2增加,以減小第二晶體管MPl中的電流。如果由于供電電壓VX的限制,第二晶體管MPl的柵極電壓Vg2不能增加至所需的數(shù)值,則LDO將無(wú)法在小電流負(fù)載的情況下工作。反之,如果Vgl太低,則第一晶體管麗I的柵極電壓Vgl與第二晶體管MPl的柵極電壓Vg2的最大電壓差受到限制,LDO的輸出電流能力又會(huì)不足。
      [0041]此外,Vgl和VX本身還都會(huì)隨VCC、溫度、工藝參數(shù)的變化有很大的差異。在該對(duì)照例中,采用彼此獨(dú)立的電荷泵101和獨(dú)立的電源提供Vgl和VX,可能導(dǎo)致該LDO的穩(wěn)定性和可靠性不佳。在有些應(yīng)用領(lǐng)域,像電子玩具,電池的供電電壓隨使用時(shí)間而在很寬的電源電壓范圍內(nèi)工作。相應(yīng)地,Vgl和VX之間的電壓差也會(huì)發(fā)生很大的變化,難以滿足理想的匹配。既要保證LDO能正常工作,又要確保LDO的負(fù)載能力的矛盾會(huì)變得更加突出。
      [0042]圖3為根據(jù)本實(shí)用新型的實(shí)施例的LDO的示意性電路圖。該LDO的主電流路徑與圖1所示的根據(jù)現(xiàn)有技術(shù)的LDO相同,包括第一晶體管MN1、第二晶體管MPl的級(jí)聯(lián)結(jié)構(gòu),以及第二晶體管MPl和地之間的采樣電阻Rl和R2。第二晶體管MPl與采樣電阻Rl的中間節(jié)點(diǎn)作為輸出端。
      [0043]第一晶體管麗I和第二晶體管MPl的導(dǎo)電類(lèi)型相反。在一個(gè)實(shí)例中,第一晶體管麗I是N型M0SFET,第二晶體管MPl是P型M0SFET。第一晶體管麗I的漏極連接至輸入端,源極連接第二晶體管MPl的源極,第二晶體管MPl的漏極經(jīng)由采樣電阻Rl和R2接地。
      [0044]第一晶體管麗I作為隔離晶體管。電荷泵101連接至第一晶體管麗I的柵極,向其提供柵極電壓Vgl。第二晶體管MPl作為調(diào)整晶體管,其源漏電壓降根據(jù)輸出端電壓的變化。采樣電阻Rl和R2的中間節(jié)點(diǎn)連接至運(yùn)算放大器UOl的同相輸入端。運(yùn)算放大器UOl的反相輸入端獲取參考電壓VREF,并將其與同相輸入端獲取的采樣電壓相比較。運(yùn)算放大器UOl的輸出端連接至第二晶體管MPl的柵極,向其提供柵極電壓Vg2。
      [0045]在工作時(shí),第一晶體管麗I通常工作在飽和區(qū)。輸入端電壓VCC經(jīng)由第一晶體管麗I提供至第二晶體管MPl的漏極。因此,輸入端電壓VCC的波動(dòng)出現(xiàn)在第一晶體管麗I的漏極。由于第一晶體管MNl的隔離作用,任何低頻噪聲都不能傳遞到第二晶體管MPl的輸出端。第二晶體管MPl通常工作在線性區(qū),通過(guò)調(diào)整源漏電壓降來(lái)穩(wěn)定輸出。當(dāng)輸出電壓VLDO的采樣電壓小于參考電壓VREF并且進(jìn)一步減小時(shí),運(yùn)算放大器輸出的輸出電壓Vg2降低,從而使輸出電壓升高。相反,當(dāng)輸出電壓VLDO的米樣電壓大于參考電壓VREF并且進(jìn)一步增加時(shí),運(yùn)算放大器輸出的輸出電壓Vg2升聞,從而使輸出電壓減小。在供電過(guò)程中,輸出電壓的調(diào)整連續(xù)進(jìn)行,從而獲得穩(wěn)定的輸出端電壓VLD0。
      [0046]與圖1所示的根據(jù)現(xiàn)有技術(shù)的LDO不同,運(yùn)算放大器UOl并非由輸入端電壓VCC直接供電。替代地,該LDO包括偏置電路102,用于給運(yùn)算放大器UOl供電。偏置電路102是一個(gè)與輸入端電壓VCC相關(guān)的電路模塊,用于產(chǎn)生一個(gè)電壓VCXD。
      [0047]該LDO還包括連接在電荷泵101的輸出端與運(yùn)算放大器UOl的供電端之間的箝位電路103。箝位電路103使得電荷泵101的輸出電壓Vgl與偏置電路102的輸出電壓VCXD之間保持恒定的電壓差。
      [0048]在理想的情況下,箝位電路103使得該電壓差等于第一晶體管麗I和第二晶體管MPl的閾值電壓之和。當(dāng)?shù)诙w管MPl的柵極電壓Vg2等于VCCD的時(shí)候,第一晶體管麗I導(dǎo)通,并且第二晶體管MPl恰好進(jìn)入導(dǎo)通狀態(tài),可以承載很小的負(fù)載電流。當(dāng)?shù)诙w管MPl的柵極電壓Vg2等于O的時(shí)候,第一晶體管麗I導(dǎo)通,并且第二晶體管MPl完全導(dǎo)通,可以承載最大的負(fù)載電流。
      [0049]圖4為根據(jù)本實(shí)用新型的LDO的第一實(shí)例。在該LDO中,采樣電阻Rl和R2構(gòu)成采樣電阻網(wǎng)絡(luò),使得運(yùn)算放大器UOl的同相輸入端的電壓為L(zhǎng)DO的輸出電壓VLDO在采樣電阻R2上的分壓。也即,在LDO的輸出電壓大于參考電壓VREF時(shí),采樣電阻網(wǎng)絡(luò)包括采樣電阻Rl和R2。
      [0050]偏置電路102包括依次串聯(lián)在輸入端電壓VCC和地之間的電流源Id、第三晶體管麗3和第四晶體管MN4。第三晶體管麗3和第四晶體管MN4的導(dǎo)電類(lèi)型相同。在一個(gè)實(shí)例中,第三晶體管麗3和第四晶體管MN4均為N型MOSFET。第三晶體管麗3的漏極連接至電流源,源極與第四晶體管MN4的漏極連接。第四晶體管MN4的源極接地。并且,第三晶體管麗3和第四晶體管MN4的柵極均短接于其各自的漏極。電流源Id產(chǎn)生恒定電流,從輸入端經(jīng)由第三晶體管麗3和第四晶體管MN4流至地,從而在電流源Id與第三晶體管麗3的中間節(jié)點(diǎn)處產(chǎn)生一個(gè)和電源弱相關(guān)的電壓VCCD,用于給運(yùn)算放大器UOl供電。在另一個(gè)實(shí)例中,偏置電路102還可以包括與第三晶體管麗3和第四晶體管MN4串聯(lián)連接的更多的晶體管。在又一個(gè)實(shí)例中,第三晶體管MN3和第四晶體管MN4可以由齊納二極管代替。
      [0051]箝位電路103包括在電荷泵101的輸出端與運(yùn)算放大器UOl的供電端之間串聯(lián)連接的第五晶體管麗2和第六晶體管MP2。第五晶體管麗2與第六晶體管MP2的導(dǎo)電類(lèi)型相反。在一個(gè)實(shí)例中,第五晶體管麗2為N型M0SFET,第六晶體管MP2為P型M0SFET。第五晶體管MN2的漏極連接至電荷泵101的輸出端,源極連接至第六晶體管MP2的源極。第六晶體管MP2的漏極連接至運(yùn)算放大器UOl的供電端。并且,第五晶體管麗2與第六晶體管MP2的柵極均短接于其各自的漏極。電荷泵101產(chǎn)生一個(gè)高于VCC的電壓。然后,該電壓通過(guò)第五晶體管麗2與第六晶體管MP2箝位。結(jié)果,電壓VCXD還作為電荷泵101的輸出電壓Vgl的基準(zhǔn)。電荷泵101的輸出電壓Vgl與運(yùn)算放大器UOl的供電電壓VC⑶關(guān)聯(lián),滿足以下等式:
      [0052]Vgl = VCCD+Vthp+Vthn,
      [0053]其中,Vthn為第五晶體管麗2的閾值電壓,Vthp為第六晶體管MP2的閾值電壓。
      [0054]在該LDO中,運(yùn)算放大器UOl由包括電流源Id、第三晶體管麗3和第四晶體管MN4的偏置電路單獨(dú)供電。因此,輸入端電壓VCC的波動(dòng)僅僅出現(xiàn)在第一晶體管MNl的漏極。由于第一晶體管MNl的隔離作用,輸入端電壓VCC的電源噪聲不會(huì)經(jīng)由主電流路徑傳遞到LDO的輸出端。由于偏置電路的隔離作用,輸入端電壓VCC的電源噪聲也不會(huì)通過(guò)影響運(yùn)算放大器UOl的輸出而傳遞到LDO的輸出端。因此,本實(shí)用新型的LDO可以顯著改善電源抑制比。
      [0055]選擇第一晶體管麗I和第五晶體管麗2、第二晶體管MPl與第六晶體管MP2的工藝參數(shù)和溫度特性相同,使得第五晶體管MN2和第六晶體管MP2的閾值電壓之和(Vthp+Vthn)大致等于第一晶體管麗I和第二晶體管MPl的閾值電壓之和。無(wú)論輸入端電壓VCC、環(huán)境溫度和工藝參數(shù)如何變化,電荷泵101的輸出電壓Vgl與運(yùn)算放大器UOl的供電電壓VCCD的電壓差大致恒定,即電荷泵101的輸出電壓Vgl始終比運(yùn)算放大器UOl的供電電壓VCXD高(Vthp+Vthn)。因此,可以確保第一晶體管MNl和第二晶體管MPl在任何情況下都能正常工作。也就是說(shuō)在這些條件下該電路都能確保LDO能正常工作,并能最大限度的輸出負(fù)載電流。這樣整個(gè)LDO和電源VCC相關(guān)的只有麗I的漏極。VCC上的任何波動(dòng)都不能傳遞到LDO輸出。本發(fā)明的LDO和傳統(tǒng)LDO的區(qū)別在于麗I柵極電壓的控制。通過(guò)隔離運(yùn)算放大器UOl和VCC的通路來(lái)提高LDO的電源抑制比,然后,通過(guò)把Vg和運(yùn)算放大器UOl電源關(guān)聯(lián)起來(lái),可以顯著改善電源抑制比并且提高LDO的可靠性。
      [0056]在替代的實(shí)施例中,箝位電路103可以包括第一晶體管麗I和第二晶體管MPl中的一個(gè)晶體管。電荷泵101的輸出電壓Vgl與運(yùn)算放大器UOl的供電電壓VCXD的電壓差大致恒定,大致等于該晶體管的閾值電壓。選擇該晶體管的參數(shù),使得第一晶體管Ml工作在飽和區(qū)。
      [0057]圖5為根據(jù)本實(shí)用新型的LDO的第二實(shí)例。在該LDO中,采樣電阻網(wǎng)絡(luò)僅包括采樣電阻R2,從而參考電壓VREF等于輸出電壓VLDO。
      [0058]偏置電路102與第一實(shí)例中的LDO的偏置電路相同。偏置電路102產(chǎn)生一個(gè)和電源弱相關(guān)的電壓VCXD,用于給運(yùn)算放大器UOl供電。箝位電路103與第一實(shí)例中的LDO的箝位電路相同。箝位電路103維持電荷泵101的輸出電壓Vgl與運(yùn)算放大器UOl的供電電壓VCXD的電壓差大致恒定。
      [0059]圖6為根據(jù)本實(shí)用新型的LDO的第三實(shí)例。在該LDO中,偏置電路102與第一實(shí)例中的LDO的偏置電路相同。偏置電路102產(chǎn)生一個(gè)和電源弱相關(guān)的電壓V(XD,用于給運(yùn)算放大器UOl供電。
      [0060]箝位電路103包括在電荷泵101的輸出端與運(yùn)算放大器UOl的供電端之間連接的齊納二極管ZD1。具體地,齊納二極管ZDl的正極與運(yùn)算放大器UOl的供電端相連接,負(fù)極與電荷泵101的輸出端相連接。運(yùn)算放大器UOl的供電電壓VCCD還作為電荷泵101的輸出電壓Vgl的基準(zhǔn)。電荷泵101的輸出電壓Vgl與運(yùn)算放大器UOl的供電電壓VCXD關(guān)聯(lián),例如,滿足以下等式:
      [0061]Vgl = VCCD+Vzd,
      [0062]其中,Vzd為齊納二極管的擊穿電壓。
      [0063]選擇齊納二極管的擊穿電壓Vzd,使其大致等于第一晶體管麗I和第二晶體管MPl的閾值電壓之和(Vthp+Vthn)。電荷泵101的輸出電壓Vgl與運(yùn)算放大器UOl的供電電壓VCXD的電壓差大致恒定,即電荷泵101的輸出電壓Vgl比運(yùn)算放大器UOl的供電電壓VCXD大致高(Vthp+Vthn)。因此,可以確保第一晶體管MNl和第二晶體管MPl在任何情況下都能正常工作。也就是說(shuō)在這些條件下該電路都能確保LDO能正常工作,并能最大限度的輸出負(fù)載電流。這樣整個(gè)LDO和電源VCC相關(guān)的只有麗I的漏極。VCC上的任何波動(dòng)都不能傳遞到LDO輸出。本發(fā)明的LDO和傳統(tǒng)LDO的區(qū)別在于麗I柵極電壓的控制。通過(guò)隔離運(yùn)算放大器UOl和VCC的通路來(lái)提高LDO的電源抑制比,然后,通過(guò)把Vg和運(yùn)算放大器UOl電源關(guān)聯(lián)起來(lái),可以顯著改善電源抑制比并且提高LDO的可靠性。在上述的實(shí)施例中,描述了各個(gè)晶體管的導(dǎo)電類(lèi)型。然而,在替代的實(shí)例中,第一至第六晶體管中的每一個(gè)可以是相反的導(dǎo)電類(lèi)型,相應(yīng)地,在圖4的電路中需要互換其源極和漏極的位置。此外,正如本領(lǐng)域的技術(shù)人員可以理解的那樣,上述的電流源可以由輔助晶體管構(gòu)成,上述的電荷泵可以由包括電容的直流變換器構(gòu)成。
      [0064]依照本實(shí)用新型的實(shí)施例如上文所述,這些實(shí)施例并沒(méi)有詳盡敘述所有的細(xì)節(jié),也不限制該實(shí)用新型僅為所述的具體實(shí)施例。顯然,根據(jù)以上描述,可作很多的修改和變化。本說(shuō)明書(shū)選取并具體描述這些實(shí)施例,是為了更好地解釋本實(shí)用新型的原理和實(shí)際應(yīng)用,從而使所屬【技術(shù)領(lǐng)域】技術(shù)人員能很好地利用本實(shí)用新型以及在本實(shí)用新型基礎(chǔ)上的修改使用。本實(shí)用新型的保護(hù)范圍應(yīng)當(dāng)以本實(shí)用新型權(quán)利要求所界定的范圍為準(zhǔn)。
      【權(quán)利要求】
      1.一種低壓差線性穩(wěn)壓器,包括: 主電流路徑,包括由相反導(dǎo)電類(lèi)型的第一晶體管和第二晶體管構(gòu)成的級(jí)聯(lián)結(jié)構(gòu),該主電流路徑的一端作為輸入端,另一端作為輸出端; 采樣電阻網(wǎng)絡(luò),連接在輸出端和地之間,用于提供輸出電壓的采樣電壓; 電荷泵,用于產(chǎn)生第一柵極電壓,并且將第一柵極電壓提供給第一晶體管的柵極;以及 運(yùn)算放大器,用于根據(jù)采樣電壓和參考電壓產(chǎn)生第二柵極電壓,并且將第二柵極電壓提供給第二晶體管的柵極, 其特征在于,所述低壓差線性穩(wěn)壓器還包括箝位電路,所述箝位電路連接在電荷泵的輸出端與運(yùn)算放大器的供電端之間,用于將第一柵極電壓與運(yùn)算放大器的供電電壓之間的電壓差維持為恒定值。
      2.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器,其特征在于,所述恒定值為第一晶體管和第二晶體管的閾值電壓之和。
      3.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器,其特征在于,還包括用于給運(yùn)算放大器提供電源電壓的偏置電路,該偏置電路產(chǎn)生的電源電壓與輸入端電壓弱相關(guān)。
      4.根據(jù)權(quán)利要求3所述的低壓差線性穩(wěn)壓器,其特征在于,所述偏置電路包括:依次串聯(lián)連接在輸入端和地之間的電流源以及相同導(dǎo)電類(lèi)型的第三晶體管和第四晶體管,其中在電流源和第三晶體管的中間節(jié)點(diǎn)提供電源電壓。
      5.根據(jù)權(quán)利要求4所述的低壓差線性穩(wěn)壓器,其特征在于,所述第三晶體管和所述第四晶體管中的每一個(gè)的柵極與其各自的漏極短接。
      6.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器,其特征在于,所述箝位電路包括第五晶體管,所述第五晶體管的柵極與其漏極短接。
      7.根據(jù)權(quán)利要求6所述的低壓差線性穩(wěn)壓器,其特征在于,所述箝位電路還包括與第五晶體管串聯(lián)連接并且導(dǎo)電類(lèi)型相反的第六晶體管,所述第六晶體管的柵極與其漏極短接。
      8.根據(jù)權(quán)利要求7所述的低壓差線性穩(wěn)壓器,其特征在于,第五晶體管的導(dǎo)電類(lèi)型與第一晶體管的導(dǎo)電類(lèi)型相同,第六晶體管的導(dǎo)電類(lèi)型與第二晶體管的導(dǎo)電類(lèi)型相同。
      9.根據(jù)權(quán)利要求7所述的低壓差線性穩(wěn)壓器,其特征在于,第五晶體管的工藝參數(shù)與第一晶體管的工藝參數(shù)相同,第六晶體管的工藝參數(shù)與第二晶體管的工藝參數(shù)相同。
      10.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器,其特征在于,所述箝位電路包括齊納二極管,其中,所述齊納二極管的正極與運(yùn)算放大器的供電端相連接,負(fù)極與電荷泵的輸出端相連接。
      11.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器,其特征在于,第一晶體管為N型和P型MOSFET中的一種,第二晶體管為N型和P型MOSFET中的另一種。
      12.根據(jù)權(quán)利要求4所述的低壓差線性穩(wěn)壓器,其特征在于,第三晶體管和第四晶體管均為N型和P型MOSFET中的一種。
      13.根據(jù)權(quán)利要求7所述低壓差線性穩(wěn)壓器,其特征在于,第五晶體管為N型和P型MOSFET中的一種,第六晶體管為N型和P型MOSFET中的另一種。
      14.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器,其特征在于,采樣電阻網(wǎng)絡(luò)包括串聯(lián)在輸出端和地之間的第一電阻和第二電阻,并且在第一電阻和第二電阻的中間節(jié)點(diǎn)提供輸出電壓的米樣電壓。
      15.根據(jù)權(quán)利要求1所述的低 壓差線性穩(wěn)壓器,其特征在于,采樣電阻網(wǎng)絡(luò)包括連接在輸出端和地之間的第一電阻,并且在輸出端提供輸出電壓的米樣電壓。
      【文檔編號(hào)】G05F1/56GK203786597SQ201420222022
      【公開(kāi)日】2014年8月20日 申請(qǐng)日期:2014年4月30日 優(yōu)先權(quán)日:2014年4月30日
      【發(fā)明者】鄭烷, 胡鐵剛 申請(qǐng)人:杭州士蘭微電子股份有限公司
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1