一種基于dsp和fpga的嵌入式通用總線控制設(shè)備的制作方法
【專利摘要】本實(shí)用新型涉及一種基于DSP和FPGA的嵌入式通用總線控制設(shè)備，屬于總線控制【技術(shù)領(lǐng)域】。本實(shí)用新型采用DSP與FPGA組合提供了一種集成多種總線接口的通用總線控制設(shè)備，使DSP的高速數(shù)據(jù)處理能力與FPGA的高速、復(fù)雜的組合邏輯和時序邏輯控制相結(jié)合，克服了現(xiàn)有通信控制設(shè)備種類繁多，通用性、集成性差的問題，使其硬件成本與功耗與原有的實(shí)現(xiàn)相同功能的設(shè)備相比，得到有效降低。
【專利說明】—種基于DSP和FPGA的嵌入式通用總線控制設(shè)備

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及總線控制【技術(shù)領(lǐng)域】，具體涉及一種基于DSP和FPGA的嵌入式通用總線控制設(shè)備。

【背景技術(shù)】
[0002]目前，我國現(xiàn)有導(dǎo)彈武器系統(tǒng)信息化發(fā)射平臺研制起步較晚，與國外先進(jìn)技術(shù)水平相比存在明顯差距，如不同類型導(dǎo)彈武器發(fā)射平臺研制工作相對獨(dú)立分散，發(fā)射平臺信息接口的標(biāo)準(zhǔn)化、規(guī)范化和通用化程度較低，與頂層綜合作戰(zhàn)信息體系互通、互聯(lián)能力差，不利于實(shí)現(xiàn)體系對抗下的協(xié)同作戰(zhàn)；信息化發(fā)射平臺一體化綜合集成能力不足，研制中缺少系統(tǒng)性的信息設(shè)備功能整合和優(yōu)化研究，各分系統(tǒng)(如車控系統(tǒng)、測發(fā)控系統(tǒng)、指揮系統(tǒng))的組成和功能都較為分散，只能通過在發(fā)射平臺上簡單疊加各種信息設(shè)備提高系統(tǒng)的信息化能力；因此，迫切需要研制功能強(qiáng)大、通信接口通用、擴(kuò)展靈活的集成化設(shè)備。
實(shí)用新型內(nèi)容
[0003](一 )要解決的技術(shù)問題
[0004]本實(shí)用新型要解決的技術(shù)問題是:為了克服現(xiàn)有通信控制設(shè)備種類繁多，通用性、集成性差的問題，提供一種集成多種總線接口的通用總線控制設(shè)備，使其硬件成本與功耗與原有的實(shí)現(xiàn)相同功能的設(shè)備相比，得到有效降低。
[0005]( 二 )技術(shù)方案
[0006]為了解決上述技術(shù)問題，本實(shí)用新型提供了一種基于DSP和FPGA的嵌入式通用總線控制設(shè)備，包括基于DSP的控制模塊、基于FPGA的接口擴(kuò)展模塊、千兆以太網(wǎng)接口模塊、CAN接口模塊、1553B接口模塊、串口模塊、ADC/DAC模塊、I/O 口模塊和脈沖發(fā)生器接口?！缞A，所述千兆以太網(wǎng)接口模塊與基于DSP的控制模塊連接，所述基于DSP的控制模塊與基于FPGA的接口擴(kuò)展模塊連接，所述基于FPGA的接口擴(kuò)展模塊分別與CAN接口模塊、1553B接口模塊、串口模塊、ADC/DAC模塊、I/O 口模塊和脈沖發(fā)生器接口模塊連接。
[0007]優(yōu)選地，所述基于DSP的控制模塊采用TMS320C6455芯片實(shí)現(xiàn)。
[0008]優(yōu)選地，所述基于FPGA的接口擴(kuò)展模塊采用XC5VLX85-FFG676芯片實(shí)現(xiàn)。
[0009]優(yōu)選地，所述CAN接口模塊包括依次連接的CAN控制器、光電耦合器和CAN驅(qū)動器，所述CAN控制器與基于FPGA的接口擴(kuò)展模塊連接。
[0010]優(yōu)選地，所述CAN控制器為SJA1000。
[0011](三)有益效果
[0012]本實(shí)用新型采用DSP與FPGA組合提供了一種集成多種總線接口的通用總線控制設(shè)備，使DSP的高速數(shù)據(jù)處理能力與FPGA的高速、復(fù)雜的組合邏輯和時序邏輯控制相結(jié)合，克服了現(xiàn)有通信控制設(shè)備種類繁多，通用性、集成性差的問題，使其硬件成本與功耗與原有的實(shí)現(xiàn)相同功能的設(shè)備相比，得到有效降低。

【專利附圖】

【附圖說明】
[0013]圖1為本實(shí)用新型的結(jié)構(gòu)原理示意圖；
[0014]圖2為本實(shí)用新型在兩種工作模式下的工作流程圖。

【具體實(shí)施方式】
[0015]為使本實(shí)用新型的目的、內(nèi)容、和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例，對本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。
[0016]本實(shí)用新型的嵌入式通用總線控制設(shè)備采用DSP與FPGA的并行結(jié)構(gòu)。DSP可以實(shí)現(xiàn)較高速的數(shù)據(jù)采集，但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制，其外部接口的通用性較差。而FPGA時鐘頻率高，內(nèi)部時延小，全部控制邏輯由硬件完成，速度快、效率高，適于大數(shù)據(jù)量的高速傳輸控制，可以集成外圍控制、譯碼和接口電路，在高速數(shù)據(jù)采集方面，F(xiàn)PGA有單片機(jī)和DSP無法比擬的優(yōu)勢，其缺點(diǎn)是難于實(shí)現(xiàn)一些復(fù)雜的算法。因此，單獨(dú)采用DSP或者FPGA作為通用總線控制單元的控制核心部分都不是最佳的選擇，如果采用DSP與FPGA的組合，使DSP的高速數(shù)據(jù)處理能力與FPGA的高速、復(fù)雜的組合邏輯和時序邏輯控制相結(jié)合，則可以互補(bǔ)二者的不足。因此本實(shí)用新型利用DSP作為主控制器，并利用FPGA擴(kuò)展出各個總線接口，輔助DSP進(jìn)行邏輯控制、時序轉(zhuǎn)換、數(shù)據(jù)存儲，大大增強(qiáng)了系統(tǒng)的可維護(hù)性和可擴(kuò)展性。
[0017]如圖1所示，本實(shí)用新型提供的基于DSP和FPGA的嵌入式通用總線控制設(shè)備，其功能全部由硬件實(shí)現(xiàn)，包括基于DSP的控制模塊1、基于FPGA的接口擴(kuò)展模塊2、千兆以太網(wǎng)接口模塊3、CAN接口模塊4、1553B接口模塊5、串口模塊6、ADC/DAC模塊7 (具有ADC模塊與DAC模塊的功能，可以為并聯(lián)連接方式)、I/O 口模塊8和脈沖發(fā)生器接口模塊9，所述千兆以太網(wǎng)接口模塊3與基于DSP的控制模塊I連接，所述基于DSP的控制模塊I與基于FPGA的接口擴(kuò)展模塊2連接，所述基于FPGA的接口擴(kuò)展模塊2分別與CAN接口模塊4、1553B接口模塊5、串口模塊6、ADC/DAC模塊7、I/O 口模塊8和脈沖發(fā)生器接口模塊9連接。本實(shí)用新型的控制設(shè)備還包括電源模塊10，用于為其他各模塊供電，圖1中未示出其與其它模塊的連接關(guān)系，實(shí)際上與其他各部分都連接。
[0018]其中，基于DSP的控制模塊作為主控制器，基于FPGA的接口擴(kuò)展模塊輔助DSP完成電平匹配(先邏輯控制，后時序轉(zhuǎn)換)、數(shù)據(jù)存儲工作。千兆以太網(wǎng)接口模塊、CAN接口模塊、1553B接口模塊、串口模塊配合DSP和FPGA實(shí)現(xiàn)千兆以太網(wǎng)、CAN總線、1553B總線、串口等多種總線間信息的實(shí)時交互；脈沖發(fā)生器接口模塊實(shí)現(xiàn)脈沖信號在0-20M寬頻率范圍內(nèi)連續(xù)、高精度的輸出，并且實(shí)現(xiàn)了輸出脈沖個數(shù)可控；ADC模塊完成采集4-20mA范圍內(nèi)的電流信號或0-2.5V范圍內(nèi)的電壓信號，DAC模塊完成輸出± 1V范圍內(nèi)的模擬信號，I/O 口模塊實(shí)現(xiàn)I/O信號的輸入、輸出等。
[0019]上述部分主要器件的相關(guān)參數(shù)分別為:
[0020]基于DSP的控制模塊選用TMS320C6455芯片實(shí)現(xiàn)，是適用于大批數(shù)據(jù)通信和處理的DSP芯片，其最高工作頻率可達(dá)1.2GHzο片內(nèi)集成了一個10M/100M/1000M以太網(wǎng)媒體訪問控制模塊(EMAC)，它是DSP處理器內(nèi)核與片外的網(wǎng)絡(luò)物理層數(shù)據(jù)傳輸?shù)慕涌?，?fù)責(zé)以太網(wǎng)數(shù)據(jù)的接收和發(fā)送。圖1中的DDR2、FIF0、時鐘電路、看門狗電路均為TMS320C6455芯片的可選外圍電路。[0021 ] 基于FPGA的接口擴(kuò)展模塊選用XC5VLX85-FFG676芯片，其采用最新的65nm工藝，具有多達(dá)33萬個的邏輯單元，550MHz的性能，具有更加靈活的時鐘管路管道(CMT)，并結(jié)合了用于精確時鐘相位控制與抖動濾除的新型PLL和用于各種時鐘綜合的數(shù)字時鐘管理器(DCM)。
[0022]CAN接口模塊有四個，分別包括依次連接的CAN控制器、光電耦合器和CAN驅(qū)動器，所述CAN控制器與基于FPGA的接口擴(kuò)展模塊連接。CAN控制器為CAN2.0控制器，其為SJA1000,該控制器支持CAN2.0協(xié)議。CAN控制器用于進(jìn)行初始化驅(qū)動環(huán)境等常用配置，光耦實(shí)現(xiàn)隔離，CAN驅(qū)動器用于進(jìn)行電平匹配。
[0023]1553B接口模塊包括依次連接的1553B總線接口電路、變壓器和1553B接口芯片，1553B總線接口電路采用BU-61580協(xié)議芯片。該芯片是一種可在處理機(jī)與1553B總線之間接口的全集成化芯片，它具有較強(qiáng)智能性，內(nèi)部集成了能自動進(jìn)行切換的雙收發(fā)器，編解碼器、協(xié)議邏輯、內(nèi)存管理和中斷控制邏輯。1553B接口芯片實(shí)現(xiàn)電平匹配。
[0024]根據(jù)通用總線控制設(shè)備的通信功能，將通信模式按數(shù)據(jù)流的傳輸方向分為兩種，如圖2所示。
[0025]在圖2(a)模式中，顯控終端通過千兆以太網(wǎng)下發(fā)控制指令到TMS320C6455芯片，TMS320C6455芯片首先進(jìn)行指令解析，然后通過EMIFA 口將解析的指令傳給XC5VLX85-FFG676芯片，最后XC5VLX85-FFG676芯片將指令信息實(shí)時分發(fā)到對應(yīng)的功能接口，功能接口根據(jù)控制指令，執(zhí)行相應(yīng)的任務(wù)，如控制繼電器或上傳數(shù)據(jù)等。
[0026]在圖2(b)模式中，為了比較好地利用硬件資源，降低系統(tǒng)功耗，提高處理效能，各功能接口產(chǎn)生的數(shù)據(jù)信息首先在XC5VLX85-FFG676芯片進(jìn)行數(shù)據(jù)緩存，數(shù)據(jù)存滿后向TMS320C6455芯片發(fā)出中斷請求，TMS320C6455芯片響應(yīng)中斷后，通過EMIFA 口讀取數(shù)據(jù)信息，最后通過千兆以太網(wǎng)將數(shù)據(jù)上傳給顯控終端。
[0027]本實(shí)用新型不僅可以實(shí)現(xiàn)千兆以太網(wǎng)、CAN總線、1553B總線、串口等多種數(shù)據(jù)總線間數(shù)據(jù)的實(shí)時、雙向傳輸，而且實(shí)現(xiàn)了脈沖信號在0-20M寬頻率范圍內(nèi)連續(xù)、高精度的輸出，并且實(shí)現(xiàn)了輸出脈沖個數(shù)可控；還可以采集4-20mA范圍內(nèi)的電流信號或0-2.5V范圍內(nèi)的電壓信號，可以輸出± 1V范圍內(nèi)的模擬信號，以及實(shí)現(xiàn)I/O信號的輸入、輸出等。該設(shè)備接口資源豐富，集成度高，通用性強(qiáng)，且其硬件成本與功耗與原有的實(shí)現(xiàn)相同功能的設(shè)備相比，都得到了有效降低。在總線數(shù)據(jù)信息交互、總線控制等領(lǐng)域有極大的應(yīng)用前景。
[0028]以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本實(shí)用新型技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種基于DSP和FPGA的嵌入式通用總線控制設(shè)備，其特征在于，包括基于DSP的控制模塊、基于FPGA的接口擴(kuò)展模塊、千兆以太網(wǎng)接口模塊、CAN接口模塊、1553B接口模塊、串口模塊、ADC/DAC模塊、I/O 口模塊和脈沖發(fā)生器接口模塊，所述千兆以太網(wǎng)接口模塊與基于DSP的控制模塊連接，所述基于DSP的控制模塊與基于FPGA的接口擴(kuò)展模塊連接，所述基于FPGA的接口擴(kuò)展模塊分別與CAN接口模塊、1553B接口模塊、串口模塊、ADC/DAC模塊、I/O 口模塊和脈沖發(fā)生器接口模塊連接。
2.如權(quán)利要求1所述的總線控制設(shè)備，其特征在于，所述基于DSP的控制模塊采用TMS320C6455芯片實(shí)現(xiàn)。
3.如權(quán)利要求1所述的總線控制設(shè)備，其特征在于，所述基于FPGA的接口擴(kuò)展模塊采用 XC5VLX85-FFG676 芯片實(shí)現(xiàn)。
4.如權(quán)利要求1或2或3所述的總線控制設(shè)備，其特征在于，所述CAN接口模塊包括依次連接的CAN控制器、光電耦合器和CAN驅(qū)動器，所述CAN控制器與基于FPGA的接口擴(kuò)展模塊連接。
5.如權(quán)利要求4所述的總線控制設(shè)備，其特征在于，所述CAN控制器為SJA1000。
【文檔編號】G05B19/042GK204178172SQ201420232707
【公開日】2015年2月25日 申請日期:2014年5月8日 優(yōu)先權(quán)日:2014年5月8日
【發(fā)明者】蘇紅, 趙春海 申請人:北京特種機(jī)械研究所