高性能基準源的制作方法
【專利摘要】本實用新型公開一種高性能基準源，包括電源切換模塊、帶隙基準源及低壓差線性穩(wěn)壓源，帶隙基準源和低壓差線性穩(wěn)壓源分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓；帶隙基準源具有帶隙基準源單元、帶隙基準源自啟動單元和帶隙基準源放大單元，帶隙基準源自啟動單元可以使帶隙基準源單元自啟動，帶隙基準源放大單元可使帶隙基準源單元的兩個輸入節(jié)點電平保持相等；低壓差線性穩(wěn)壓源包括誤差放大電路、功率級輸出電路及拓增帶寬電路，可增加整個負反饋環(huán)路的帶寬。本實用新型可在實現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負載調(diào)整率中的某一個方面改善性能。
【專利說明】高性能基準源

【技術領域】
[0001]本實用新型涉及集成電路設計技術，尤其涉及集成電路的基準源及其附屬電路。

【背景技術】
[0002]基準源廣泛應用于各種模擬集成電路、數(shù)?；旌闲盘柤呻娐泛拖到y(tǒng)集成芯片中，其精度和穩(wěn)定性直接決定整個系統(tǒng)的精度。在模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、動態(tài)存儲器(DRAM)等集成電路設計中，低溫度系數(shù)、高電源抑制比(PSRR)的基準源設計十分關鍵。帶隙基準源就是一種較為穩(wěn)定的基準源，它將負溫度系數(shù)的電壓與正溫度系數(shù)的電壓加權相加，由此抵消溫度對輸出電壓的影響。
[0003]傳統(tǒng)的帶隙基準源需要采用運算放大器形成的反饋環(huán)路實現(xiàn)電壓基準源的穩(wěn)定輸出，由于運算放大器自身帶寬、增益的限制，使得電源電壓的波動在一定帶寬范圍內(nèi)(尤其時中頻段)無法得到很好的抑制，由此影響基準電壓源的輸出信號質(zhì)量。此外，傳統(tǒng)的帶隙基準電路中，輸出電壓VBE約為1.25V，這就限制了電源電壓在IV以下的應用。隨后改進的增強型帶隙基準源電路結構，采用前置電壓源單獨給帶隙基準源供電，使得電源電壓抑制比得到一定的提高，但是改進之后的電路結構，增加了靜態(tài)功耗與芯片面積。
[0004]此外，現(xiàn)有帶隙基準源還存在其它的不足。有鑒于此，有必要設計一種新的基準源及其附屬電路。
實用新型內(nèi)容
[0005]針對現(xiàn)有技術存在的缺陷，本實用新型的目的在于提供基準源及其附屬電路，以便至少能在實現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負載調(diào)整率中的某一個方面改善性能。
[0006]為解決以上技術問題，本實用新型提供一種高性能基準源，包括電源切換模塊、帶隙基準源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準源輸入端，帶隙基準源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓；該帶隙基準源具有帶隙基準源單元、帶隙基準源的自自啟動單元和帶隙基準源的放大單元，帶隙基準源的自自啟動單元可以使帶隙基準源單元自啟動，帶隙基準源的放大單元可使帶隙基準源單元的兩個輸入節(jié)點電平保持相等；低壓差線性穩(wěn)壓源包括誤差放大電路、功率級輸出電路及拓增帶寬電路，功率級輸出電路的輸出端負反饋接至誤差放大電路的正相輸入端，誤差放大電路的負相輸入端接入基準電壓；拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負反饋環(huán)路的帶寬。
[0007]與現(xiàn)有技術相比，本實用新型可以至少可以取得以下某一個方面的優(yōu)點:
[0008]1、通過較為簡單的電源模式切換電路，可實現(xiàn)高電源電壓抑制比帶隙基準的設計，由此滿足低功耗、高電源電壓抑制比的設計需求；
[0009]2、在帶隙基準源基礎上增加自啟動電路單元及放大電路單元，使帶隙基準源可以自動進入正常工作狀態(tài)并增加其穩(wěn)定性；
[0010]3、針對低壓差線性穩(wěn)壓器結構增加帶寬的電路單元，優(yōu)化了負載調(diào)整率，可滿足較大負載電容下輸出電壓穩(wěn)定的要求。

【專利附圖】

【附圖說明】
[0011]通過閱讀下文優(yōu)選實施方式的詳細描述，各種其他的優(yōu)點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優(yōu)選實施方式的目的，而并不認為是對本實用新型的限制。而且在整個附圖中，用相同的參考符號來表示相同的部件。在附圖中:
[0012]圖1是本實用新型實施例基準源的電路框圖；
[0013]圖2是圖1中電源切換模塊的一種電路結構；
[0014]圖3是圖1中帶隙基準源的一種電路結構；
[0015]圖4是圖1中帶隙基準源的另一種電路結構；
[0016]圖5是圖1中低壓差線性穩(wěn)壓源的一種電路結構；
[0017]圖6是圖1中低壓差線性穩(wěn)壓源的另一種電路結構。

【具體實施方式】
[0018]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本實用新型。但是本實用新型能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本實用新型內(nèi)涵的情況下做類似推廣，因此本實用新型不受下面公開的具體實施例的限制。
[0019]參見圖1，表示本實用新型基準源的整體結構。該帶隙基準源應用于模擬集成電路、數(shù)?；旌霞呻娐坊蛳到y(tǒng)集成芯片，其主要包括三個主要單元，即電源切換模塊(PowerSupply) 100、帶隙基準源(Bandgap) 200、低壓差線性穩(wěn)壓源(LD0&C0MP) 300，連接方式是:電源切換模塊100的一輸入端接入外部電源，其輸出端接帶隙基準源200輸入端，帶隙基準源200輸出端接低壓差線性穩(wěn)壓源300輸入端，低壓差線性穩(wěn)壓源300輸出端反饋接入電源切換模塊100的另一輸入端，且?guī)痘鶞试?00和低壓差線性穩(wěn)壓源300分別向電源切換模塊100提供使能信號。以下對三個單元的主要功能分別進行描述。
[0020]如圖1所示，電源切換模塊100經(jīng)過數(shù)字邏輯信號的判斷，自動切換供電模式給帶隙基準源電路200，實現(xiàn)前置電壓源的功能；帶隙基準源電路200穩(wěn)定輸出低溫漂系數(shù)的基準電壓Switch Output給低壓差線性穩(wěn)壓源300，為芯片內(nèi)部提供一個穩(wěn)定的電壓源，并輸出使能信號Bandgap_0K ;低壓差線性穩(wěn)壓源300給電源切換模塊100提供穩(wěn)定的電源電壓Vout,并輸出使能信號LD0_0K，實現(xiàn)外部電源電壓VDD與低壓差線性穩(wěn)壓源300輸出電壓的切換。
[0021]如圖1所示，本實用新型中電源切換模塊100主要實現(xiàn)外部電源電壓與低壓差線性穩(wěn)壓源300輸出電壓之間的切換:當外部電源上電后，帶隙基準源200與低壓差線性穩(wěn)壓源300正常工作以后，分別輸出使能信號，之后經(jīng)過電源切換模塊100數(shù)字邏輯電路的控制，電源切換模塊100將外部電源電壓切換到低壓差線性穩(wěn)壓源輸出電壓給帶隙基準源。相比之下，內(nèi)部低壓差線性穩(wěn)壓源基準電壓的波動比外部電源電壓要小很多，由此間接地提高了帶隙基準源200的電源電壓抑制比。
[0022]本實用新型中的電源切換模塊100、帶隙基準源200、低壓差線性穩(wěn)壓源300均可采用多種電路形式，以下分別進行說明。
[0023]1、電源切換模塊
[0024]參見圖2，表示本實用新型基準源中電源切換模塊100 —較優(yōu)實施例的電路結構。該電源切換模塊100的電路包括電流源IB、增強型MOS管M1-M17、電阻R1、電容Cl、二極管Dl等元件，由此分別構成帶隙基準源輸出使能信號輸入級電路、邏輯判斷級電路、開關級電路及保護級電路，以下進一步進行描述。
[0025]帶隙基準源輸出使能信號輸入級電路，由電流源IB、增強型MOS管M1、M2、M3，電阻R1、電容Cl構成，其中:電流源IB與增強型MOS管Ml構成帶隙基準源輸出使能信號判斷電路；M2與M3構成反相電路，以便將帶隙基準源輸出使能信號反相；電阻Rl與電容Cl構成延時電路，以便將反相后的帶隙基準源輸出使能信號延時預設時間后輸入到后續(xù)的邏輯判斷級電路。
[0026]邏輯判斷級電路，分別接入帶隙基準源輸出使能信號Bandgap_0K和低壓差線性穩(wěn)壓源輸出使能信號LD0_0K，其輸出電源轉(zhuǎn)換開關信號，以便后續(xù)開關級電路選擇性地接入外部電源或帶隙基準源，其中:M4-M7組成與非門，其對帶隙基準源使能信號與線性穩(wěn)壓源輸出使能信號做出邏輯判斷，輸出電源轉(zhuǎn)換開關信號；M8、M9構成反相器，對電源轉(zhuǎn)換開關信號反相，之后輸出至開關級電路。
[0027]開關級電路，由開關管Mil、M12、M13、M14、M15、M16構成，根據(jù)邏輯判斷級電路輸出的電源轉(zhuǎn)換開關信號，各Ml?M17相應導通或截止，以便選擇性地接入外部電源或低壓差線性穩(wěn)壓源電壓。
[0028]保護級電路，特別地設置有三鉗位電路，其中:M10、M17為增強型PM0SM0S管，實現(xiàn)鉗位保護；D1為保護二極管，也起鉗位作用。
[0029]如圖2所示，該電源切換模塊100的工作過程是:電流源IB與增強型MOS管Ml、構成帶隙基準源輸出使能信號判斷電路，其中Ml滿足下拉功能；M2與M3將帶隙基準源輸出使能信號反相以后經(jīng)過電阻Rl與Cl組成的延時單元，最終輸出到與非門的輸入端；M4-M7組成與非門，其對帶隙基準源使能信號與線性穩(wěn)壓源輸出使能信號做出邏輯判斷；使能信號最終經(jīng)過由M8、M9構成的反相器，分別為開關管M11、M12、M13、M14、M15、M16提供開關信號，由此實現(xiàn)電源的切換。
[0030]需說明的是，上述實施例中的各級電路結構均可采用其它電路形式實現(xiàn)。例如，圖2中數(shù)字邏輯電路部分采用與非門，之后經(jīng)反相器輸出到開關電路，顯然也可采用其它邏輯電路結構，例如直接以與門代替，不再贅述。
[0031]如圖2所示，該電源切換模塊100的主要邏輯為:
[0032](I)帶隙基準源使能信號Bandgap_0K = “0”，低壓差線性穩(wěn)壓源輸出使能信號LD0_0K = “O” 時，
[0033]Vout = VIN-VDS_15-VDS_17
[0034](2)帶隙基準源使能信Bandgap_0K = “ 1”，低壓差線性穩(wěn)壓源輸出使能信號LD0_OK = “I” 時，
[0035]Vout = VBIAS-VDS_12
[0036]本實施例通過供電開關的作用，基準電壓的電源電壓抑制比得到很大改善，在低頻10Hz下，能夠達到106dB ;在中頻10KHz下，能夠達到55dB。
[0037]2、帶隙基準源
[0038]帶隙基準源為得到與溫度無關的電壓源，其基本思路是將具有負溫度系數(shù)的雙極三級管的基極-發(fā)射極電壓VBE與具有正溫度系數(shù)的雙極三級管VBE的差值Λ VBE以不同權重相加，使Λ VBE的溫度系數(shù)剛好抵消VBE的溫度系數(shù)，得到一個與溫度無關的基準電壓。
[0039]參見圖3，為本實用新型實施例中帶隙基準源的一種電路結構。該帶隙基準源中，Vref為輸出的基準電壓，VBE為圖2中三級管Ql的基極-發(fā)射極電壓；R2、R3、R4在電路中的位置如圖3所示。具體電路結構為:包括晶體管M18、晶體管M19、三極管Q1、三級管Q2、放大器IC及電阻R2、電阻R3、電阻R4，晶體管M18的源極與晶體管M19的源極共同接至電源，晶體管M18的柵極與晶體管M19的柵極共同接放大器IC的輸出端，晶體管M18的漏極通過電阻R2接放大器IC的一輸入端，晶體管M19的漏極通過電阻R3接放大器IC另一輸入端，該電阻R2接至三級管Ql的集電極，該三級管Ql的集電極與該三級管Ql的基極連接，該三級管Ql的發(fā)射極接地；該電阻R3通過電阻R4接至三級管Q2的集電極，該三級管Q2的集電極與該三級管Q2的基極連接，該三級管Q2的發(fā)射極接地。
[0040]圖2中電路工作原理為:運算放大器1C、PMOS管M18和M19構成一個負反饋，使得運放正負輸入端電壓相等。發(fā)射極面積之比為η的兩個三極管Q1、Q2的VBE差值Λ VBE加在電阻R2上。運放的輸入電流為零，所以電阻R2、R3上的電壓也和絕對溫度成正比，可以用來補償三級管Ql管子VBE中隨絕對溫度線性減小的部分。因此，合理選擇R2、R3及η的值，可以得到與溫度無關的輸入電壓
[0041 ] Vrcf = Vhe + (I + f.)—In η

’ q
[0042]參見圖4，表示本實用新型實施例另一種帶隙基準源的電路結構。該帶隙基準源電路，是在Banba結構基準源的基礎上添加自啟動電路及放大電路,具體結構如下所示。
[0043]如圖4所示，該帶隙基準源包括以下組成部分:第一部分為帶隙基準源的自啟動單元(Start_up Part),主要由MSA, MSB, MSC三個管子的性能來決定帶隙基準源單元的自啟動；第二部分為帶隙基準源的放大單元(Two-stage Amplifer),采用二級Miller電路，并且從帶隙基準源單元獲得偏置電流；第三部分為帶隙基準源單元，與Hiixmori Banba結構的帶隙基準源電路基本一致。
[0044]本實施例的帶隙基準源結構的優(yōu)點體現(xiàn)在以下幾個方面:
[0045]該帶隙基準源電路中，具有以下特點:
[0046](I)Hironori Banba 帶隙基準源單元包括 NMOS 管 M20、M21、M22 及三級管 Q3、Q4、電阻R5、R6、R7及R8等元件，輸出參考電壓Vref通過兩個電流的和在電阻R8上的壓降來實現(xiàn):一個電流與三極管Q3的VBE成正比，另一個與三級管Q4的VBE成正比，產(chǎn)生的基準電流通過MOS管M22鏡像到輸出電流，再通過輸出負載電阻R8決定輸出參考電壓，方便改變所需產(chǎn)生的電壓值。
[0047](2)帶隙基準源放大器單元中采用Miller補償來增加穩(wěn)定性，其包括MOS管MA1、MA2、MA3、MA4、MA5、MA6、MA7等，各節(jié)點I?7位置具體如圖所示。一般的Hironori Banba結構等采用的是以NMOS為差分輸出管的單級運放，這樣要達到較低電源電壓則需要非標準的耗盡型器件，對工藝的轉(zhuǎn)換性較差，本實施例中采用PMOS管M20、M21作為差分輸入。由于放大器在電路中起的作用是保證節(jié)點1、2電壓的相等，達到對核心部分沒有影響的效果O
[0048](3)帶隙基準源自啟動單元包括MOS管MSA、MSB、MSC、M23、M24，其使電路節(jié)點處于簡并狀態(tài)時也可以自動進入正常工作狀態(tài)。在本實施例中，通過添加啟動部分的電路，雖然增加了元件數(shù)，卻能使制造和啟動過程簡單實用。與之不同，在Hironori Banba結構中，其自啟動方法是采用一個額外的脈沖(Power On-Reset Signal)來實現(xiàn),這在模擬與混合電路中較少用到。
[0049]以下對本實施例的自啟動單元及放大電路單元進行分析。
[0050]如圖4所示，該帶隙基準源的自啟動單元包括由PMOS管MSA、PMOS管MSB、PMOS管MSC構成的開啟電路；PM0S管MSA的源極接電源，PMOS管MSA的漏極接NMOS管MSC的漏極和NMOS管MSB的柵極，MOS管MSA的柵極、NMOS管MSC的源極和NMOS管MSB的源極接地，NMOS管MSB的漏極、NMOS管MSC的柵極分別接至帶隙基準源的放大單元。該帶隙基準源的自啟動單元設置有反相電路，NMOS管MSB的漏極、NMOS管MSC的柵極通過該反相電路接至該帶隙基準源的放大單元
[0051]如圖4所示，該帶隙基準源的放大單元包括PMOS管MAUPM0S管MA2、PM0S管MA5、PMOS 管 MA7 和 NMOS 管 MA3、NM0S 管 MA4、NM0S 管 MA6 ；PM0S 管 MAl 的柵極和 PMOS 管 MA2 的柵極分別接帶隙基準源模塊的對應輸入端，PMOS管MAl的源極和PMOS管MA2的源極共同接PMOS管MA5的漏極，PMOS管MA5的源極接電源，PMOS管MA5的柵極接至帶隙基準源的自啟動單元，PMOS管MAl的漏極與NMOS管MA3的漏極、NMOS管MA3的柵極和NMOS管MA4的柵極連接，NMOS管MA3的源極和NMOS管MA4的源極接地，構成第一級放大電路；NM0S管MA6的柵極接NMOS管MA4的漏極，NMOS管MA6的柵極與MOS管MA6的漏極之間接電容Ce，PMOS管MA7的漏極連接NMOS管MA6的漏極，PMOS管MA7源極接電源，PMOS管MA7的柵極接PMOS管MA5的襯底，構成第二級放大電路。該帶隙基準源的放大單元的偏置電路，該偏置電路的偏置電壓受帶隙基準源的自啟動單元的輸出電壓控制。
[0052]在包括M25管與M26管的放大器的偏置電路中，如果初始狀態(tài)節(jié)點2的電壓為0，則出現(xiàn)簡并，在沒有外界刺激情況下不會工作。這在實際應用中是不可接受的，所以必須去除簡并點。具體由3個MOS管形成開啟電路:由于PMOS管MSA的柵極接地，所以MSA始終導通，這樣使得節(jié)點S點電平升高；節(jié)點S也是MSB管的柵極，因此MSB管導通，它的漏極電平降低；這樣如果啟動點為PMOS柵極，該PMOS管導通，電路可以開始工作。最后還必須使MSB管脫離，當電路開始正常工作時，MSC管開啟，這樣就再次使節(jié)點5電平下降，MSB管由此關斷，脫離了啟動部分。
[0053]帶隙基準源的放大單元主要作用是使兩個輸入節(jié)點1、2的電平相等，所以只要增益足夠就可以，另外為了防止振蕩，相位裕度也要足夠，其他指標不是特別重要。其中放大器的核心部分作用為:MA1、MA2為第一級差分放大，MA6為第二級放大，MA5、MA7從帶隙部分偏置電流分配給放大部分MOS管。Ce為密勒電容，將主次極點分離，也可增大相位裕度。
[0054]3、低壓差線性穩(wěn)壓源
[0055]參見圖5，示出低壓差線性穩(wěn)壓源的一種電路結構，由串聯(lián)調(diào)整管(三極管)VT、取樣電阻R9和R10、比較放大器A等元件組成，三級管VT的集電極接低壓差線性穩(wěn)壓源的輸出端，三級管VT的發(fā)射極接低壓差線性穩(wěn)壓源的輸入端，三極管VT的基極接比較放大器A的輸出端，比較放大器A的正輸入端接于電阻R9和RlO的連接點，電阻R9和電阻Rl串接于低壓差線性穩(wěn)壓源的輸出端與地之間，比較放大器A的負輸入端接二極管的陰極，該二極管的陽極接地。
[0056]工作原理為:取樣電壓加在放大比較器A的正相輸入端，與加在負相輸入端的基準電壓Uin相比較，兩者的差值經(jīng)比較放大器A放大后，控制串聯(lián)調(diào)整管VT的壓降，從而穩(wěn)定輸出電壓。當輸出電壓Uout降低時，基準電壓與取樣電壓的差值增加，比較放大器輸出的驅(qū)動電流增加，串聯(lián)調(diào)整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓Uout超過所需要的設定值，比較放大器A輸出的前驅(qū)動電流減小，從而使輸出電壓降低。供電過程中，輸出電壓校正連續(xù)進行，調(diào)整時間只受比較放大器A和輸出晶體管回路反應速度的限制。
[0057]參見圖6，表示本實用新型低壓差線性穩(wěn)壓源的另一種電路結構。該低壓差線性穩(wěn)壓源，包括誤差放大電路、功率級輸出電路及拓增帶寬電路，其中:功率級輸出電路的輸出端負反饋接至誤差放大電路的正相輸入端，誤差放大電路的負相輸入端接入基準電壓；拓增帶寬電路的輸入端連接誤差放大電路的輸出端，拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負反饋環(huán)路的帶寬。以下對各部分電路單元分別進行描述:
[0058]拓增帶寬電路中設置有鏡像恒流源，具體包括恒流源IB_1、恒流源IB_2組成，可用以使流經(jīng)拓增帶寬電路中的電流保持恒定。此外，還包括晶體管M27、晶體管M28及電阻R11，其中晶體管M27和晶體管M28均為增強型CMOS管，電阻Rll為低溫差電阻。具體連接關系是:恒流源IB_1的一端接外部電源正端，另一端接晶體管M28的漏極，且晶體管M28的漏極與晶體管M27的柵極連接；恒流源IB_1的一端接地，另一端接晶體管M27的漏極，且晶體管M27的漏極與功率級輸出電路的輸入端連接；晶體管M27的柵極通過電阻Rll與晶體管M27漏極連接，晶體管M27的源極接電源正端；晶體管M27的柵極連接誤差放大電路的輸出端，晶體管M27的源極接地。如圖2所示，低壓差線性穩(wěn)壓源中鏡像電流源IB_1、IB_2、低壓差線性穩(wěn)壓源的電流來源于帶隙基準源(圖未示出)輸出電流的鏡像；由于設置了該拓增帶寬電路結構，可增加整個負反饋環(huán)路的帶寬。
[0059]誤差放大電路采用二級運算放大器VBG，可做為第一級增益級；而增強型晶體管M27、晶體管M28，低溫度系數(shù)電阻R11，恒流流源IB_1、IB_2組成的拓增帶寬電路作為為第二級非反相放大器，可最后驅(qū)動PMOS功率晶體管MP。
[0060]功率級輸出電路包括P型的功率晶體管MP、分壓網(wǎng)絡及外部補償用的電容Cout，其中:P型功率晶體管MP的柵極接拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過分壓網(wǎng)絡接地，該穩(wěn)壓輸出端設有壓焊點PAD，其與誤差放大電路的輸出端之間接有電容C3 ；電容Cout接于P型功率晶體管MP的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波；該分壓網(wǎng)絡具體由電阻R12、電阻R13及電容C2，其中電阻R12和電阻R13串接于P型功率晶體管MP的漏極和地之間，電容C2與電阻R12并接，誤差放大電路的正相輸入端接于電阻R12和電阻R13的連接節(jié)點上以實現(xiàn)負反饋連接。
[0061]如圖6所不，該功率級輸出電路中外部穩(wěn)壓輸出用的電容Cout的寄生電阻ESR在帶寬之外較遠處，對環(huán)路穩(wěn)定性影響不大，故選取輸出電容的范圍和要求不做較高要求，由此可節(jié)約系統(tǒng)成本。
[0062]該低壓差線性穩(wěn)壓源在電源電壓VDD上電以后基準電壓建立的整個過程為:通過包括放大器使能信號BG_0K、低壓差線性穩(wěn)壓源信號LD0_EN的翻轉(zhuǎn)過程，最終實現(xiàn)電源供電的切換:當輸入電源電壓緩慢上升，達到帶隙基準源的最低工作電壓時，帶隙基準源提供
1.24V基準電壓給LDO第一級運算放大器的負相端，隨后輸出BG_0K信號，此時LDO輸出電壓緩慢上升且超過基準電壓正常工作的電壓范圍，并輸出LD0_EN信號；再由電源切換模塊(圖1所示)開始將輸入電源電壓切換到LDO輸出供電模式，從而滿足基準電壓源的工作需要，并最終穩(wěn)定輸出LDO的電壓。
[0063]該低壓差線性穩(wěn)壓源在保證足夠的相位裕度情況下，單位增益帶寬可達近400KHZ。用于系統(tǒng)級芯片時，由于內(nèi)設有上述的高帶寬低壓差線性穩(wěn)壓源，可有效地拓寬穩(wěn)壓源環(huán)路帶寬，使其負反饋環(huán)路穩(wěn)定的同時，可較好地滿足低負載調(diào)整率的要求，這就有助于保證基準電壓的精度，提升模擬/數(shù)?；旌闲酒男阅?。
[0064]與之不同，現(xiàn)有低壓差線性穩(wěn)壓源由誤差放大器、補償網(wǎng)絡、功率管、分壓電阻網(wǎng)絡形成的負反饋環(huán)路組成。由于誤差運算放大器自身的帶寬限制和負反饋環(huán)路的穩(wěn)定性要求，通常將環(huán)路帶寬減小，一般情況下僅有10KHz左右，其環(huán)路帶寬的減小嚴重影響了負載調(diào)整率的性能。由此可見，該低壓差線性穩(wěn)壓源可有效拓寬穩(wěn)壓源環(huán)路帶寬，使其負反饋環(huán)路穩(wěn)定的同時，可較好地滿足低負載調(diào)整率的要求。
[0065]以上僅是本實用新型的優(yōu)選實施方式，應當指出的是，上述優(yōu)選實施方式不應視為對本實用新型的限制，本實用新型的保護范圍應當以權利要求所限定的范圍為準。對于本【技術領域】的普通技術人員來說，在不脫離本實用新型的精神和范圍內(nèi)，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本實用新型的保護范圍。
【權利要求】
1.一種高性能基準源，其特征在于，包括電源切換模塊、帶隙基準源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準源輸入端，帶隙基準源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓；該帶隙基準源具有帶隙基準源單元、帶隙基準源的自啟動單元和帶隙基準源的放大單元，帶隙基準源的自啟動單元可以使帶隙基準源單元自啟動，帶隙基準源的放大單元可使帶隙基準源單元的兩個輸入節(jié)點電平保持相等；低壓差線性穩(wěn)壓源包括誤差放大電路、功率級輸出電路及拓增帶寬電路，功率級輸出電路的輸出端負反饋接至誤差放大電路的正相輸入端，誤差放大電路的負相輸入端接入基準電壓；拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負反饋環(huán)路的帶寬。
2.如權利要求1所述的高性能基準源，其特征在于，電源切換模塊包括邏輯判斷級電路和開關級電路；邏輯判斷級電路分別接入帶隙基準源輸出使能信號和低壓差線性穩(wěn)壓源輸出使能信號，根據(jù)相應邏輯輸出電源轉(zhuǎn)換開關信號；開關級電路根據(jù)電源轉(zhuǎn)換開關信號相應導通或截止，用以選擇性地接入外部電源或低壓差線性穩(wěn)壓源。
3.如權利要求2所述的高性能基準源，其特征在于，邏輯判斷級電路包括與非門及輸出反相器，其中:與非門對帶隙基準源輸出使能信號與低壓差線性穩(wěn)壓源輸出使能信號做出邏輯判斷，輸出電源轉(zhuǎn)換開關信號；輸出反相器對電源轉(zhuǎn)換開關信號反相后輸出至開關級電路。
4.如權利要求1所述的高性能基準源，其特征在于，帶隙基準源的自啟動單元包括由PMOS管MSA、PM0S管MSB、PM0S管MSC構成的開啟電路；PM0S管MSA的源極接電源，PMOS管MSA的漏極接NMOS管MSC的漏極和NMOS管MSB的柵極，MOS管MSA的柵極、NMOS管MSC的源極和NMOS管MSB的源極接地，匪OS管MSB的漏極、NMOS管MSC的柵極分別接至帶隙基準源的放大單元。
5.如權利要求4所述的高性能基準源，其特征在于，所述帶隙基準源的自啟動單元設置有反相電路，?OS管MSB的漏極、NMOS管MSC的柵極通過該反相電路接至該帶隙基準源的放大單元。
6.如權利要求1所述的高性能基準源，其特征在于，帶隙基準源的放大單元包括PMOS管 MAUPM0S 管 MA2、PM0S 管 MA5、PM0S 管 MA7 和 NMOS 管 MA3、NM0S 管 MA4、NM0S 管 MA6 ；PM0S管MAl的柵極和PMOS管M2的柵極分別接帶隙基準源模塊的對應輸入端，PMOS管MAl的源極和PMOS管MA2的源極共同接PMOS管MA5的漏極，PMOS管MA5的源極接電源，PMOS管MA5的柵極接至帶隙基準源的自啟動單元，PMOS管MAl的漏極與NMOS管MA3的漏極、NMOS管MA3的柵極和NMOS管MA4的柵極連接，NMOS管MA3的源極和NMOS管MA4的源極接地，構成第一級放大電路；NM0S管MA6的柵極接NMOS管MA4的漏極，NMOS管MA6的柵極與MOS管MA6的漏極之間接電容Ce，PMOS管MA7的漏極連接NMOS管MA6的漏極，PMOS管MA7源極接電源，PMOS管MA7的柵極接PMOS管MA5的襯底，構成第二級放大電路。
7.如權利要求1所述的高性能基準源，其特征在于，設置帶隙基準源的放大單元的偏置電路，該偏置電路的偏置電壓受帶隙基準源的自啟動單元的輸出電壓控制。
8.如權利要求1所述的高性能基準源，其特征在于，拓增帶寬電路包括恒流源IB_1、恒流源18_2、1?5管1127、1?)5管128及電阻1?11，其中:恒流源IB_1的一端接外部電源正端，另一端接MOS管M28的漏極，且MOS管M28的漏極與MOS管M27的柵極連接；恒流源IB_2的一端接地，另一端接MOS管M27的漏極，且MOS管M27的漏極與功率級輸出電路的輸入端連接；M0S管M27的柵極通過電阻Rll與MOS管M27的漏極連接，MOS管M27的源極接電源正端；M0S管M28的柵極連接誤差放大電路的輸出端，MOS管M28的源極接地。
9.如權利要求8所述的高性能基準源，其特征在于，所述MOS管M27和所述MOS管M28均為增強型CMOS管，所述電阻Rll為低溫差電阻。
10.如權利要求1所述的高性能基準源，其特征在于，功率級輸出電路包括P型功率MOS管MP、分壓網(wǎng)絡及外部補償用的電容Cout，其中:P型功率MOS管MP的柵極接拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過分壓網(wǎng)絡接地；電容Cout接于P型功率MOS管MP的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波。
【文檔編號】G05F1/56GK203982247SQ201420387365
【公開日】2014年12月3日 申請日期:2014年7月14日 優(yōu)先權日:2014年7月14日
【發(fā)明者】周磊 申請人:衢州市沃思電子技術有限公司