基于dds的高頻超聲波換能器驅(qū)動電路的制作方法
【專利摘要】本實用新型公開了一種基于DDS的高頻超聲波換能器驅(qū)動電路，包括依次連接的MCU、DDS模塊、開關(guān)管和換能器；所述MCU采用AT89S52芯片，所述DDS模塊采用AD9850BRS芯片，所述AT89S52芯片的P1.0-P1.7引腳通過接線端子J2與AD9850BRS芯片的D0-D7引腳連接，所述AD9850BRS芯片的QOUT引腳通過開關(guān)管連接換能器；該電路簡單，成本低；更容易實現(xiàn)，輸出頻率穩(wěn)定，最高發(fā)射頻率可達40MHz；功耗低，節(jié)約能源，在功率滿足的情況下，即可驅(qū)動超聲波換能器。
【專利說明】基于DDS的高頻超聲波換能器驅(qū)動電路

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及超聲波換能器領(lǐng)域，具體是一種基于DDS的高頻超聲波換能器驅(qū)動電路。

【背景技術(shù)】
[0002]2009年I月，《電子測量技術(shù)》第32卷，第I期，公開了《一種頻率可調(diào)超聲波驅(qū)動電路的設(shè)計》，該電路通過FPGA產(chǎn)生頻率可調(diào)信號，設(shè)計了一種新型互補對稱的驅(qū)動電路，并用其制作驅(qū)動超聲波電機。通過建立超聲波電機的電路模型，以及實際電路的制作，驗證了該電路確實能產(chǎn)生頻率可調(diào)的信號，從而使超聲波電機始終工作在最佳狀態(tài)。最后進行了實驗驗證，效果良好。但該電路也存在一些不足之處，比如，F(xiàn)PGA技術(shù)對電路設(shè)計者要求比較高，且電路功耗大。
[0003]目前，由集成電路發(fā)射模塊和分立元件組成的驅(qū)動電路的發(fā)射頻率多為40KHz?IMHz0 2009年4月，《電子測量技術(shù)》第32卷，第4期，公開了《一種高頻超聲波換能器驅(qū)動電路的設(shè)計》，此電路的發(fā)射頻率僅達IMHz，可用于對精度要求極高，如基于超聲波的精確測量、美容器等領(lǐng)域，為超聲波應(yīng)用于更多的領(lǐng)域提供了必要的準(zhǔn)備。但該發(fā)射頻率仍然較低，滿足不了更多領(lǐng)域的應(yīng)用。
[0004]DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫，同DSP (數(shù)字信號處理)一樣，是一項關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換等優(yōu)點，廣泛使用在電信與電子儀器領(lǐng)域，是實現(xiàn)設(shè)備全數(shù)字化的一個關(guān)鍵技術(shù)。
[0005]DDS芯片中主要包括頻率控制寄存器、高速相位累加器和正弦計算器三個部分(如Q2220)。頻率控制寄存器可以串行或并行的方式裝載并寄存用戶輸入的頻率控制碼；而相位累加器根據(jù)頻率控制碼在每個時鐘周期內(nèi)進行相位累加，得到一個相位值；正弦計算器則對該相位值計算數(shù)字化正弦波幅度(芯片一般通過查表得到)。DDS芯片輸出的一般是數(shù)字化的正弦波，因此還需經(jīng)過高速D/A轉(zhuǎn)換器和低通濾波器才能得到一個可用的模擬頻率信號。另外，有些DDS芯片還具有調(diào)幅、調(diào)頻和調(diào)相等調(diào)制功能及片內(nèi)D/A變換器(如AD7008)。
[0006]DDS的優(yōu)點如下:
[0007](I)頻率分辨率高、輸出頻點多、可達2的N次方個頻點(N為相位累加器位數(shù))；
[0008](2)頻率切換速度快，可達us量級；
[0009](3)頻率切換時相位連續(xù)；
[0010](4)可以輸出寬帶正交信號；
[0011](5)輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；
[0012](6)可以產(chǎn)生任意波形；
[0013](7)全數(shù)字化實現(xiàn)、便于集成、體積小、重量輕。實用新型內(nèi)容
[0014]本實用新型的目的在于提供一種低成本、低功耗、高分辨率和快速轉(zhuǎn)換的基于DDS的聞頻超聲波換能器驅(qū)動電路，該電路可廣生方波或正弦波，其最聞發(fā)射頻率可達40MHz ；在功率滿足的情況下，即可驅(qū)動超聲波換能器。
[0015]為實現(xiàn)上述目的，本實用新型提供如下技術(shù)方案:
[0016]一種基于DDS的高頻超聲波換能器驅(qū)動電路，包括依次連接的MCU、DDS模塊、開關(guān)管和換能器；所述MCU采用AT89S52芯片，所述DDS模塊采用AD9850BRS芯片，所述AT89S52芯片的Pl.0-P1.7引腳通過接線端子J2與AD9850BRS芯片的D0-D7引腳連接，所述AD9850BRS芯片的QOUT引腳通過開關(guān)管連接換能器。
[0017]作為本實用新型進一步的方案:所述開關(guān)管采用MOS管，且AD9850BRS芯片與MOS管Ql之間設(shè)有運放電路。
[0018]作為本實用新型進一步的方案:所述AT89S52芯片的EA/VPP引腳連接VCC端，AT89S52芯片的XTALl引腳同時連接晶振Y的一端和電容C2的一端，AT89S52芯片的XTAL2引腳同時連接晶振Y的另一端和電容C13的一端，所述電容C2的另一端和電容C13的另一端同時連接電阻R5，并接地，電阻R5的另一端同時連接電容Cll和AD9850BRS芯片的RST引腳，電容Cll的另一端連接VCC端，AT89S52芯片的P2.0引腳、P2.1引腳、P2.2引腳通過接線端子JI依次連接AD9850BRS芯片的RESET引腳、FQUP引腳、WCLK引腳。
[0019]作為本實用新型進一步的方案:所述AD9850BRS芯片的CLKIN引腳通過電阻R3連接電源的OUT端，所述電源的VCC端通過并聯(lián)的電容Cl、電容C6和電容C7接地；AD9850BRS芯片的D2引腳同時連接GND端、電容C15和電容C16，電容C15另一端和電容C16另一端同時連接VCC端；AD9850BRS芯片的IN-引腳同時連接電阻R9、電阻R7、電阻R6、電容C17和變阻器RV的滑動端，電阻R9另一端連接VCC端，電阻R7另一端接地，電阻R6的另一端同時連接VCC端和變阻器RV的接線端，電容C17另一端和變阻器RV的另一接線端接地；AD9850BRS芯片的IN+引腳同時連接電阻RlO和接線端子J3的WAVE2端，電阻RlO另一端連接接線端子J3的WAVEl端，AD9850BRS芯片的RSET引腳通過電阻Rll連接接線端子Jl的VADJ端；AD9850BRS芯片的DACBL引腳通過電容C14接地；AD9850BRS芯片的QOUTB引腳連接接線端子J3的WAVE3端；AD9850BRS芯片的1UTB引腳連接插座Pl ；AD9850BRS芯片的1UT引腳同時連接電容C10、電容C5、電阻R2和電感L3，所述電容ClO與電容C9、電容C8串聯(lián)，電容C8另一端同時連接電感L4 一端、電阻Rl兩端、電容C2兩端、電容C3 —端、電容C4 一端、電容C5 —端、電阻R2的另一端，以及接線端子J3的第3引腳、第4引腳和第5引腳，所述電感L4另一端同時連接電容C3另一端和電感LI，電感LI另一端連接電容C4另一端和電感L2，電感L2另一端連接電感L3另一端。
[0020]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是:該電路簡單，成本低；更容易實現(xiàn)，輸出頻率穩(wěn)定，最高發(fā)射頻率可達40MHz ;功耗低,節(jié)約能源,在功率滿足的情況下，即可驅(qū)動超聲波換能器。

【專利附圖】

【附圖說明】
[0021]圖1為基于DDS的聞頻超聲波換能器驅(qū)動電路的原理框圖。
[0022]圖2為基于DDS的聞頻超聲波換能器驅(qū)動電路中MCU的電路圖。
[0023]圖3為基于DDS的高頻超聲波換能器驅(qū)動電路中DDS模塊的電路圖。
[0024]圖4為基于DDS的高頻超聲波換能器驅(qū)動電路中開關(guān)管與換能器的電路圖。

【具體實施方式】
[0025]下面結(jié)合【具體實施方式】對本專利的技術(shù)方案作進一步詳細地說明。
[0026]請參閱圖1，一種基于DDS的高頻超聲波換能器驅(qū)動電路，包括依次連接的MCU、DDS模塊、開關(guān)管和換能器。
[0027]請參閱圖2-4，所述MCU采用AT89S52芯片，所述DDS模塊采用AD9850BRS芯片，所述AT89S52芯片的Pl.0-P1.7引腳通過接線端子J2與AD9850BRS芯片的D0-D7引腳連接，所述AD9850BRS芯片的QOUT引腳通過開關(guān)管連接換能器；作為優(yōu)先方案，所述開關(guān)管采用MOS管，且AD9850BRS芯片與MOS管Ql之間設(shè)有運放電路。
[0028]請參閱圖2，所述AT89S52芯片的EA/VPP引腳連接VCC端，AT89S52芯片的XTALl引腳同時連接晶振Y的一端和電容C2的一端，AT89S52芯片的XTAL2引腳同時連接晶振Y的另一端和電容C13的一端，所述電容C2的另一端和電容C13的另一端同時連接電阻R5，并接地，電阻R5的另一端同時連接電容Cll和AD9850BRS芯片的RST引腳，電容Cll的另一端連接VCC端，AT89S52芯片的P2.0引腳、P2.1引腳、P2.2引腳通過接線端子JI依次連接AD9850BRS芯片的RESET引腳、FQUP引腳、WCLK引腳。
[0029]請參閱圖3，所述AD9850BRS芯片的CLKIN引腳通過電阻R3連接電源的OUT端，所述電源的VCC端通過并聯(lián)的電容Cl、電容C6和電容C7接地；AD9850BRS芯片的D2引腳同時連接GND端、電容C15和電容C16，電容C15另一端和電容C16另一端同時連接VCC端；AD9850BRS芯片的IN-引腳同時連接電阻R9、電阻R7、電阻R6、電容C17和變阻器RV的滑動端，電阻R9另一端連接VCC端，電阻R7另一端接地，電阻R6的另一端同時連接VCC端和變阻器RV的接線端，電容C17另一端和變阻器RV的另一接線端接地；AD9850BRS芯片的IN+引腳同時連接電阻RlO和接線端子J3的WAVE2端，電阻RlO另一端連接接線端子J3的WAVEl端，AD9850BRS芯片的RSET弓丨腳通過電阻Rl I連接接線端子Jl的VADJ端；AD9850BRS芯片的DACBL引腳通過電容C14接地；AD9850BRS芯片的QOUTB引腳連接接線端子J3的WAVE3端；AD9850BRS芯片的1UTB引腳連接插座Pl ;AD9850BRS芯片的1UT引腳同時連接電容C10、電容C5、電阻R2和電感L3，所述電容ClO與電容C9、電容C8串聯(lián)，電容C8另一端同時連接電感L4 一端、電阻Rl兩端、電容C2兩端、電容C3 —端、電容C4 一端、電容C5 —端、電阻R2的另一端，以及接線端子J3的第3引腳、第4引腳和第5引腳，所述電感L4另一端同時連接電容C3另一端和電感LI，電感LI另一端連接電容C4另一端和電感L2，電感L2另一端連接電感L3另一端。
[0030]上面對本專利的較佳實施方式作了詳細說明，但是本專利并不限于上述實施方式，在本領(lǐng)域的普通技術(shù)人員所具備的知識范圍內(nèi)，還可以在不脫離本專利宗旨的前提下做出各種變化。
【權(quán)利要求】
1.一種基于DDS的高頻超聲波換能器驅(qū)動電路，其特征在于，包括依次連接的MCU、DDS模塊、開關(guān)管和換能器；所述MCU采用AT89S52芯片，所述DDS模塊采用AD9850BRS芯片，所述AT89S52芯片的Pl.0-P1.7引腳通過接線端子J2與AD9850BRS芯片的D0-D7引腳連接，所述AD9850BRS芯片的QOUT引腳通過開關(guān)管連接換能器。
2.根據(jù)權(quán)利要求1所述的基于DDS的高頻超聲波換能器驅(qū)動電路，其特征在于，所述開關(guān)管采用MOS管，且AD9850BRS芯片與MOS管Ql之間設(shè)有運放電路。
3.根據(jù)權(quán)利要求1或2所述的基于DDS的高頻超聲波換能器驅(qū)動電路，其特征在于，所述AT89S52芯片的EA/VPP引腳連接VCC端，AT89S52芯片的XTALl引腳同時連接晶振Y的一端和電容C2的一端，AT89S52芯片的XTAL2引腳同時連接晶振Y的另一端和電容C13的一端，所述電容C2的另一端和電容C13的另一端同時連接電阻R5，并接地，電阻R5的另一端同時連接電容Cl I和AD9850BRS芯片的RST引腳，電容Cl I的另一端連接VCC端，AT89S52芯片的P2.0引腳、P2.1引腳、P2.2引腳通過接線端子JI依次連接AD9850BRS芯片的RESET引腳、FQUP引腳、WCLK引腳。
4.根據(jù)權(quán)利要求3所述的基于DDS的高頻超聲波換能器驅(qū)動電路，其特征在于，所述AD9850BRS芯片的CLKIN引腳通過電阻R3連接電源的OUT端，所述電源的VCC端通過并聯(lián)的電容Cl、電容C6和電容C7接地；AD9850BRS芯片的D2引腳同時連接GND端、電容C15和電容C16，電容C15另一端和電容C16另一端同時連接VCC端;AD9850BRS芯片的IN-弓丨腳同時連接電阻R9、電阻R7、電阻R6、電容C17和變阻器RV的滑動端，電阻R9另一端連接VCC端，電阻R7另一端接地，電阻R6的另一端同時連接VCC端和變阻器RV的接線端，電容C17另一端和變阻器RV的另一接線端接地；AD9850BRS芯片的IN+引腳同時連接電阻RlO和接線端子J3的WAVE2端，電阻RlO另一端連接接線端子J3的WAVEl端，AD9850BRS芯片的RSET引腳通過電阻Rll連接接線端子Jl的VADJ端；AD9850BRS芯片的DACBL引腳通過電容C14接地；AD9850BRS芯片的QOUTB引腳連接接線端子J3的WAVE3端；AD9850BRS芯片的1UTB引腳連接插座Pl ;AD9850BRS芯片的1UT引腳同時連接電容C10、電容C5、電阻R2和電感L3，所述電容ClO與電容C9、電容C8串聯(lián)，電容C8另一端同時連接電感L4 一端、電阻Rl兩端、電容C2兩端、電容C3 —端、電容C4 一端、電容C5 —端、電阻R2的另一端，以及接線端子J3的第3引腳、第4引腳和第5引腳，所述電感L4另一端同時連接電容C3另一端和電感LI，電感LI另一端連接電容C4另一端和電感L2，電感L2另一端連接電感L3另一端。
【文檔編號】G05B19/042GK204166334SQ201420659283
【公開日】2015年2月18日 申請日期:2014年11月6日 優(yōu)先權(quán)日:2014年11月6日
【發(fā)明者】李川 申請人:皖西學(xué)院