一種雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路的制作方法
【專利摘要】本實(shí)用新型公開了一種雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路，包括一階補(bǔ)償基準(zhǔn)產(chǎn)生電路、誤差放大器、高低溫補(bǔ)償跨導(dǎo)放大器、補(bǔ)償與分壓電阻；一階補(bǔ)償基準(zhǔn)產(chǎn)生電路產(chǎn)生一階補(bǔ)償?shù)幕鶞?zhǔn)電壓和正溫度系數(shù)電壓；一階補(bǔ)償?shù)幕鶞?zhǔn)電壓經(jīng)分壓電阻分壓產(chǎn)生高電壓和低電壓，與正溫度系數(shù)電壓一起輸入高低溫補(bǔ)償跨導(dǎo)放大器，在高溫段和低溫段時，高低溫補(bǔ)償跨導(dǎo)放大器的輸出端從外部抽取電流，在基準(zhǔn)電壓輸出支路的補(bǔ)償電阻上產(chǎn)生補(bǔ)償電壓。本實(shí)用新型的雙邊溫度補(bǔ)償，使得二階補(bǔ)償電路可以獲得三階補(bǔ)償?shù)男Ч?，從而獲得極低溫度系數(shù)的基準(zhǔn)電壓；高低溫的雙邊溫度補(bǔ)償由同一電路完成，極大地簡化了電路復(fù)雜度，實(shí)現(xiàn)方式簡單可靠。
【專利說明】一種雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及ADC、DC-DC電路中需要產(chǎn)生極低溫度系數(shù)的基準(zhǔn)電壓源，尤其是 高速高精度電路中的不隨溫度變化的基準(zhǔn)電壓源，

【背景技術(shù)】
[0002] 現(xiàn)代模擬電路中，模數(shù)/數(shù)模轉(zhuǎn)換器（ADC/DAC)、低壓差線性穩(wěn)壓器（LDO)、電 壓-電壓轉(zhuǎn)換器等電路，都需要一個高精度的基準(zhǔn)電壓，基準(zhǔn)電壓直接影響上述模擬電路 的性能。為滿足不同環(huán)境下的要求，尤其是溫度要求，基準(zhǔn)電壓源應(yīng)該具有極低的溫度系 數(shù)。目前應(yīng)用最多的基準(zhǔn)電壓源是帶隙基準(zhǔn)，輸出電壓約為1.25V。其原理是利用雙極型晶 體管（BJT)不同電流密度下的基極-發(fā)射極壓差（AVBE)的正溫度特性，與雙極型晶體管 的基極-發(fā)射極電壓VBE的負(fù)溫度特性相抵消，產(chǎn)生一階補(bǔ)償?shù)碾妷夯鶞?zhǔn)，并可以通過高階 溫度補(bǔ)償消除VBE的高階溫度項(xiàng)，獲得更低溫度系數(shù)的基準(zhǔn)電壓源。 實(shí)用新型內(nèi)容
[0003] 本實(shí)用新型提出了一種雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路，使用BiCMOS工藝實(shí)現(xiàn)，在 傳統(tǒng)一階補(bǔ)償?shù)幕鶞?zhǔn)電路上進(jìn)行改進(jìn)，增加雙邊溫度補(bǔ)償電路，進(jìn)行高低溫的雙邊補(bǔ)償，消 除VBE的高階溫度項(xiàng)，從而獲得極低溫度系數(shù)的基準(zhǔn)電壓。
[0004] 本實(shí)用新型的技術(shù)方案如下：
[0005]一種雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路，包括一階補(bǔ)償基準(zhǔn)產(chǎn)生電路、誤差放大器、高 低溫補(bǔ)償跨導(dǎo)放大器、補(bǔ)償與分壓電阻；所述一階補(bǔ)償基準(zhǔn)產(chǎn)生電路產(chǎn)生一階補(bǔ)償?shù)幕鶞?zhǔn) 電壓和正溫度系數(shù)電壓；所述一階補(bǔ)償?shù)幕鶞?zhǔn)電壓經(jīng)分壓電阻分壓產(chǎn)生高電壓和低電壓， 所述高電壓、低電壓和正溫度系數(shù)電壓輸入高低溫補(bǔ)償跨導(dǎo)放大器，所述高低溫補(bǔ)償跨導(dǎo) 放大器的輸出端連接基準(zhǔn)電壓輸出支路的補(bǔ)償電阻下端，在正溫度系數(shù)電壓高于高電壓和 低于低電壓時，所述高低溫補(bǔ)償跨導(dǎo)放大器的輸出端從外部抽取電流，在基準(zhǔn)電壓輸出支 路的補(bǔ)償電阻上產(chǎn)生補(bǔ)償電壓；所述誤差放大器連接一階補(bǔ)償基準(zhǔn)產(chǎn)生電路和補(bǔ)償電阻， 對基準(zhǔn)進(jìn)行鉗位，同時為基準(zhǔn)電壓輸出支路提供電流。
[0006]其進(jìn)一步的技術(shù)方案為：
[0007]所述一階補(bǔ)償基準(zhǔn)產(chǎn)生電路包括第一晶體管、第一電阻、第二電阻、第三電阻、第 四電阻、第一三極管以及第二三極管；第一晶體管的柵極接偏置電壓，第一晶體管的漏極接 電源電壓；第一三極管和第二三極管的基極相連；第一電阻連接在第一晶體管的源極和第 一三極管的集電極之間，第二電阻連接在第一晶體管的源極和第二三極管的集電極之間， 第三電阻連接在第一三極管和第二三極管的發(fā)射極之間，第四電阻連接在第二三極管的發(fā) 射極和地之間；
[0008]所述誤差放大器的反向輸入端連接第一三極管的集電極，同向輸入端連接第二三 極管的集電極，輸出端作為基準(zhǔn)電壓輸出端；
[0009] 所述補(bǔ)償與分壓電阻包括串聯(lián)的第五電阻、第六電阻、第七電阻、第八電阻以及第 九電阻；第五電阻連接基準(zhǔn)電壓輸出端，第九電阻接地；第六電阻和第七電阻的中點(diǎn)連接 第一三極管和第二三極管的基極；
[0010] 所述高低溫補(bǔ)償跨導(dǎo)放大器的三個輸入端分別連接第七電阻和第八電阻的中點(diǎn)、 第八電阻和第九電阻的中點(diǎn)、第二三極管的發(fā)射極；輸出端連接第五電阻和第六電阻的中 點(diǎn)。
[0011] 以及，其進(jìn)一步的技術(shù)方案為：
[0012] 所述高低溫補(bǔ)償跨導(dǎo)放大器包括第二晶體管、第三晶體管、第四晶體管、第五晶體 管、第六晶體管、第七晶體管、第十電阻、第十一電阻、第三三極管、第四三極管以及第五三 極管；
[0013] 第三晶體管和第四晶體管的柵極連接所述一階補(bǔ)償基準(zhǔn)產(chǎn)生電路產(chǎn)生的正溫度 系數(shù)電壓，第二晶體管的柵極連接所述高電壓，第五晶體管的柵極連接所述低電壓，第二晶 體管和第四晶體管的漏極相連，第三晶體管和第五晶體管的漏極相連；
[0014] 第六晶體管和第七晶體管的柵極接偏置電壓，第六晶體管和第七晶體管的源極接 電源電壓，第六晶體管的漏極與第二晶體管和第三晶體管的源極相連，第七晶體管的漏極 與第四晶體管和第五晶體管的源極相連；
[0015] 第十電阻連接在第三晶體管的漏極和第三三極管的集電極之間，第十一電阻連接 在第四晶體管的漏極和第四三極管的集電極之間；
[0016] 第三三極管的基極和集電極相連，第四三極管的基極和集電極相連，第四三極管 和第五三極管的基極相連，第五三極管的集電極作為輸出端，第三三極管、第四三極管、第 五三極管的發(fā)射極接地。
[0017] 本實(shí)用新型的有益技術(shù)效果是：
[0018] -、本實(shí)用新型的雙邊溫度補(bǔ)償，使得二階補(bǔ)償電路可以獲得三階補(bǔ)償?shù)男Ч?，?而獲得極低溫度系數(shù)的基準(zhǔn)電壓。
[0019] 二、本實(shí)用新型高低溫的雙邊溫度補(bǔ)償由同一電路完成，極大地簡化了電路復(fù)雜 度，實(shí)現(xiàn)方式簡單可靠。
[0020] 三、本實(shí)用新型的電路可以獲得I. 25V至電源電壓之間的任意值電壓，并且輸出 基準(zhǔn)電壓具有帶載能力。
[0021] 本實(shí)用新型的優(yōu)點(diǎn)將在下面【具體實(shí)施方式】部分的描述中給出，部分將從下面的描 述中變得明顯，或通過本實(shí)用新型的實(shí)踐了解到。

【專利附圖】

【附圖說明】
[0022] 圖1是本實(shí)用新型的結(jié)構(gòu)框圖。
[0023] 圖2是本實(shí)用新型的整體電路原理圖。
[0024] 圖3是本實(shí)用新型的高低溫補(bǔ)償跨導(dǎo)放大器的具體電路圖。
[0025] 圖4是本實(shí)用新型的補(bǔ)償原理圖。
[0026] 圖5是本實(shí)用新型補(bǔ)償前后的輸出電壓隨溫度的變化曲線。

【具體實(shí)施方式】
[0027] 下面結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】做進(jìn)一步說明。
[0028] 圖1示出了本實(shí)用新型的結(jié)構(gòu)框圖。如圖1所示，本實(shí)用新型包括：一階補(bǔ)償基準(zhǔn) 產(chǎn)生電路1、誤差放大器2、高低溫補(bǔ)償跨導(dǎo)放大器3、補(bǔ)償與分壓電阻4。
[0029] 圖2示出了本實(shí)用新型的整體電路原理圖。如圖2所示，其中晶體管麗1、電阻 R1-R4、三極管QN1-QN2構(gòu)成一階補(bǔ)償基準(zhǔn)產(chǎn)生電路I;AMP構(gòu)成誤差放大器2,用于為基準(zhǔn) 電路提供鉗位與反饋環(huán)路，并為輸出基準(zhǔn)電壓提供電流；OTA構(gòu)成高低溫補(bǔ)償跨導(dǎo)放大器 3,用于產(chǎn)生高低溫的高階補(bǔ)償電流；電阻R5-R9構(gòu)成補(bǔ)償與分壓電阻4,R5為補(bǔ)償電阻， R6-R9為分壓電阻。
[0030] 圖2的具體工作方式如下：首先由一階補(bǔ)償基準(zhǔn)產(chǎn)生電路1產(chǎn)生一階補(bǔ)償?shù)膸?基準(zhǔn)電壓REFl和正溫度系數(shù)電壓VPTAT。一階補(bǔ)償?shù)膸痘鶞?zhǔn)電壓REFl經(jīng)過電阻R7、R8、R9分壓之后，產(chǎn)生了與其同樣溫度系數(shù)的電壓VH、VL，并且VH>VL。接著將電壓VH、VL和正 溫度系數(shù)電壓VPTAT輸入高低溫補(bǔ)償跨導(dǎo)放大器0ΤΑ，高低溫補(bǔ)償跨導(dǎo)放大器OTA的輸出端 接到基準(zhǔn)電壓輸出支路的補(bǔ)償電阻R5下端，這樣就構(gòu)成了所需的高階補(bǔ)償電路，最終輸出 的基準(zhǔn)電壓為VREF。三極管QNl和QN2選取β很大的NPN型管，使基極電流非常小，可暫 時忽略其影響。輸出的基準(zhǔn)電壓表達(dá)式為：
[0031]

【權(quán)利要求】
1. 一種雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路，其特征在于，包括一階補(bǔ)償基準(zhǔn)產(chǎn)生電路、誤差 放大器、高低溫補(bǔ)償跨導(dǎo)放大器、補(bǔ)償與分壓電阻；所述一階補(bǔ)償基準(zhǔn)產(chǎn)生電路產(chǎn)生一階補(bǔ) 償?shù)幕鶞?zhǔn)電壓和正溫度系數(shù)電壓；所述一階補(bǔ)償?shù)幕鶞?zhǔn)電壓經(jīng)分壓電阻分壓產(chǎn)生高電壓和 低電壓，所述高電壓、低電壓和正溫度系數(shù)電壓輸入高低溫補(bǔ)償跨導(dǎo)放大器，所述高低溫補(bǔ) 償跨導(dǎo)放大器的輸出端連接基準(zhǔn)電壓輸出支路的補(bǔ)償電阻下端，在正溫度系數(shù)電壓高于高 電壓和低于低電壓時，所述高低溫補(bǔ)償跨導(dǎo)放大器的輸出端從外部抽取電流，在基準(zhǔn)電壓 輸出支路的補(bǔ)償電阻上產(chǎn)生補(bǔ)償電壓；所述誤差放大器連接一階補(bǔ)償基準(zhǔn)產(chǎn)生電路和補(bǔ)償 電阻，對基準(zhǔn)進(jìn)行鉗位，同時為基準(zhǔn)電壓輸出支路提供電流。
2. 根據(jù)權(quán)利要求1所述雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路，其特征在于，所述一階補(bǔ)償基 準(zhǔn)產(chǎn)生電路包括第一晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第一三極管以及第 二三極管；第一晶體管的柵極接偏置電壓，第一晶體管的漏極接電源電壓；第一三極管和 第二三極管的基極相連；第一電阻連接在第一晶體管的源極和第一三極管的集電極之間， 第二電阻連接在第一晶體管的源極和第二三極管的集電極之間，第三電阻連接在第一三極 管和第二三極管的發(fā)射極之間，第四電阻連接在第二三極管的發(fā)射極和地之間； 所述誤差放大器的反向輸入端連接第一三極管的集電極，同向輸入端連接第二三極管 的集電極，輸出端作為基準(zhǔn)電壓輸出端； 所述補(bǔ)償與分壓電阻包括串聯(lián)的第五電阻、第六電阻、第七電阻、第八電阻以及第九 電阻；第五電阻連接基準(zhǔn)電壓輸出端，第九電阻接地；第六電阻和第七電阻的中點(diǎn)連接第 一三極管和第二三極管的基極； 所述高低溫補(bǔ)償跨導(dǎo)放大器的三個輸入端分別連接第七電阻和第八電阻的中點(diǎn)、第八 電阻和第九電阻的中點(diǎn)、第二三極管的發(fā)射極；輸出端連接第五電阻和第六電阻的中點(diǎn)。
3. 根據(jù)權(quán)利要求1或2所述雙邊溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路，其特征在于，所述高低溫補(bǔ) 償跨導(dǎo)放大器包括第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶 體管、第十電阻、第十一電阻、第三三極管、第四三極管以及第五三極管； 第三晶體管和第四晶體管的柵極連接所述一階補(bǔ)償基準(zhǔn)產(chǎn)生電路產(chǎn)生的正溫度系數(shù) 電壓，第二晶體管的柵極連接所述高電壓，第五晶體管的柵極連接所述低電壓，第二晶體管 和第四晶體管的漏極相連，第三晶體管和第五晶體管的漏極相連； 第六晶體管和第七晶體管的柵極接偏置電壓，第六晶體管和第七晶體管的源極接電源 電壓，第六晶體管的漏極與第二晶體管和第三晶體管的源極相連，第七晶體管的漏極與第 四晶體管和第五晶體管的源極相連； 第十電阻連接在第三晶體管的漏極和第三三極管的集電極之間，第十一電阻連接在第 四晶體管的漏極和第四三極管的集電極之間； 第三三極管的基極和集電極相連，第四三極管的基極和集電極相連，第四三極管和第 五三極管的基極相連，第五三極管的集電極作為輸出端，第三三極管、第四三極管、第五三 極管的發(fā)射極接地。
【文檔編號】G05F1/567GK204256580SQ201420783471
【公開日】2015年4月8日 申請日期:2014年12月11日 優(yōu)先權(quán)日:2014年12月11日
【發(fā)明者】徐義強(qiáng), 董春波, 范建林, 史訓(xùn)南, 朱波 申請人:無錫新硅微電子有限公司