本發(fā)明涉及一種能隙參考電路。
背景技術(shù)：
：能隙參考電路用于產(chǎn)生準(zhǔn)確的輸出電壓。能隙參考電路所產(chǎn)生的輸出電壓不會(huì)受制造工藝、供應(yīng)電源和溫度變化的影響。因此，能隙參考電路可廣泛使用于各種的模擬電路和數(shù)字電路中，這些電路在運(yùn)作時(shí)需要準(zhǔn)確的參考電壓。圖1例示一常見(jiàn)的能隙參考電路100。參照?qǐng)D1，該能隙參考電路100包含PMOS晶體管M1、M2和M3，一運(yùn)算放大器OP，電阻R1和R2以及雙極性晶體管(bipolartransistor)Q1、Q2和Q3。當(dāng)忽略基極電流時(shí)，該能隙參考電路100的輸出電壓VOUT可以表示為:VOUT=VEB3+VT×lnN×(R2R1)---(1)]]>其中，VEB3為雙極性晶體管Q3的發(fā)射極-基極間電壓差，VT為室溫時(shí)的熱電壓(thermalvoltage)，N為雙極性晶體管Q2的發(fā)射極面積(emitterarea)和雙極性晶體管Q1的發(fā)射極面積的比例。如方程式(1)所示，在調(diào)整電阻R2和R1的阻值比例后，該能隙參考電路100可以提供具有零溫度系數(shù)的穩(wěn)定輸出電壓VOUT。該電壓VOUT的電壓電平約為1.25V，接近于硅能隙(energygap)的電子伏(electronvolt)，亦即，硅能隙參考電壓。參照?qǐng)D1，使該能隙參考電路100能維持正常運(yùn)作的供應(yīng)電源VDD的最低電壓電平為:VDD=|VDS|+VEB3+VT×lnN×(R1R2)---(2)]]>其中∣VDS∣為PMOS晶體管M1的漏極-源極間電壓差。由方程式(2)中可發(fā)現(xiàn)，由于VEB3的電壓電平約為0.7V，該供應(yīng)電源VDD的電壓電平須大于1.8V方能使該能隙參考電路100維持正常運(yùn)作。技術(shù)實(shí)現(xiàn)要素：本發(fā)明目的在于提供一種能隙參考電路，以產(chǎn)生具有穩(wěn)定的輸出電壓。依據(jù)本發(fā)明一實(shí)施例，該能隙參考電路包含一第一電流源、一第二電流源、一第三電流源、一第四電流源、一運(yùn)算放大器、一第一雙極性晶體管、一分壓電路、一第二雙極性晶體管、一第三雙極性晶體管、一第一電阻及一第二電阻。該運(yùn)算放大器電氣連接至第一至第四電流源。該第一雙極性晶體管具有電氣連接至該第一電流源的一發(fā)射極，和具有電氣連接至一接地電壓的一基極和一集電極。該分壓電路電氣連接于該第一雙極性晶體管的該發(fā)射極和該基極之間，該分壓電路提供比例于該第一雙極性晶體管的發(fā)射極-基極間電壓差的一偏壓電壓。該第二雙極性晶體管具有用以接收該偏壓電壓的一基極，具有電氣連接至該第二電流源的一發(fā)射極，和具有電氣連接至該接地電壓的一集電極。該第三雙極性晶體管具有電氣連接至該接地電壓的一集電極和一基極。該第一電阻電氣連接于該第三電流源和該第三雙極性晶體管的一發(fā)射極之間。該第二電阻電氣連接于該第四電流源和該接地電壓之間。該第四電流源和該第二電阻的一交叉點(diǎn)提供一能隙參考電壓。附圖說(shuō)明圖1例示一常見(jiàn)的能隙參考電路。圖2顯示結(jié)合本發(fā)明一實(shí)施例的能隙參考電路的電路圖。附圖標(biāo)記說(shuō)明100能隙參考電路200能隙參考電路22電流源單元24分壓電路M1,M2,M3,M4PMOS晶體管OP運(yùn)算放大器Q1,Q2,Q3,Q4雙極性晶體管R1,R2,R3,R4電阻具體實(shí)施方式圖2顯示結(jié)合本發(fā)明一實(shí)施例的能隙參考電路200的電路圖。如圖2所示，該能隙參考電路200包含一電流源單元22、一分壓電路24、一運(yùn)算放大器OP、電阻R1和R2以及多個(gè)雙極性晶體管Q1、Q2和Q3。該電流源單元22用以提供穩(wěn)定的電流I1、I2、I3及I4。在本實(shí)施例中，該電流源單元22是由四個(gè)PMOS晶體管M1、M2、M3和M4所組成的一電流鏡單元。參照?qǐng)D2，這些PMOS晶體管M1、M2、M3及M4中的每個(gè)具有電氣連接至一供應(yīng)電源VDD的一源極和具有電氣連接至該運(yùn)算放大器OP的一輸出端的一柵極。由于這些PMOS晶體管M1、M2、M3及M4的柵極連接在一起，且PMOS晶體管M1、M2、M3及M4的源極電性連接至共同的供應(yīng)電源VDD，流過(guò)PMOS晶體管M1的電流I1、流過(guò)PMOS晶體管M2的電流I2、流過(guò)PMOS晶體管M3的電流I3及流過(guò)PMOS晶體管M4的電流I4會(huì)正比于PMOS晶體管的寬長(zhǎng)比(W/Lratio)。參照?qǐng)D2，該雙極性晶體管Q1具有電氣連接至該P(yáng)MOS晶體管M1的漏極和該分壓電路24的一發(fā)射極，和具有電氣連接至一接地端的一基極和一集電極。該雙極性晶體管Q2具有電氣連接至該P(yáng)MOS晶體管M2的漏極的一發(fā)射極，具有電氣連接至來(lái)自該分壓電路24的一電壓VA的一基極，和具有電氣連接至該接地端的一集電極。該雙極性晶體管Q3具有電氣連接至該接地端的一集電極和一基極。該電阻R1電氣連接于該P(yáng)MOS晶體管M3的一漏極和該雙極性晶體管Q3的一發(fā)射極之間。如圖2所示，該運(yùn)算放大器OP具有電氣連接至該P(yáng)MOS晶體管M3的該漏極的一正輸入端，具有電氣連接至該P(yáng)MOS晶體管M2的該漏極的一負(fù)輸入端，和具有電氣連接至這些PMOS晶體管M1、M2、M3及M4的柵極的一輸出端。該放大器OP和PMOS晶體管M2和M3構(gòu)成一負(fù)反饋回路，使得輸入端電壓VD1和VD3實(shí)質(zhì)上相同。因此，電壓VD1和VD3可表示為:VD1＝VD3＝VA+VEB2＝VEB3+I3×R1(3)其中，VEB2為該雙極性晶體管Q2的發(fā)射極-基極間電壓差，VEB3為雙極性晶體管Q3的發(fā)射極-基極間電壓差。參照?qǐng)D2，該分壓電路24電氣連接至該雙極性晶體管Q1的該發(fā)射極。在本實(shí)施例中，該分壓電路24是由兩個(gè)串聯(lián)連接的電阻R3和R4所組成。因此，該分壓電路24提供的電壓VA比例于該雙極性晶體管Q1的發(fā)射極- 基極間電壓差，故該電壓VA可以表示為:VA=VEB1×R4R3+R4---(4)]]>其中，VEB1為該雙極性晶體管Q1的發(fā)射極-基極間電壓差。據(jù)此，方程式(2)套入方程式(4)后可重新整理為:I3×R1=VA+VEB2-VEB3=VEB1×(R4R3+R4)+VT×lnN---(5)]]>其中，VT為室溫時(shí)的熱電壓(thermalvoltage)，N為雙極性晶體管Q3的發(fā)射極面積和雙極性晶體管Q2的發(fā)射極面積的比例。在本實(shí)施例中，流過(guò)該雙極性晶體管Q2的電流和流過(guò)該雙極性晶體管Q3的電流會(huì)調(diào)整為實(shí)質(zhì)上相同。因此，流過(guò)該電阻R1的電流I3可表示為:I3=1R1×((VEB1×(R4R3+R4)+VT×lnN))---(6)]]>由于熱電壓VT具有值為0.085mV/℃的正溫度系數(shù)，而該雙極性晶體管Q1的發(fā)射極-基極間電壓差具有值為-2mV/℃的負(fù)溫度系數(shù)，故根據(jù)方程式(6)電流I3的溫度系數(shù)可調(diào)整為正溫度系數(shù)或負(fù)溫度系數(shù)。當(dāng)N值增加時(shí)，該電流I3可獲得正溫度系數(shù)。當(dāng)分壓電路24的比例增加(亦即R4/(R3+R4)的比例增加)時(shí)，該電流I3可獲得負(fù)溫度系數(shù)。該電流I3也能藉由調(diào)整N值和分壓電路24的比例得到實(shí)質(zhì)為零的溫度系數(shù)。為了提供具有實(shí)質(zhì)為零的溫度系數(shù)的一穩(wěn)定參考電壓，如圖2所示，該能隙參考電路200包含電氣連接于該P(yáng)MOS晶體管M4的該漏極和該接地端之間的電阻R2。依此組態(tài)，該能隙參考電路200的輸出電壓VREF可表示為:VREF＝I4×R2(7)在本實(shí)施例中，流過(guò)雙極性晶體管Q1、Q2和Q3電壓的電流實(shí)質(zhì)上相同。該電流源單元22中的PMOS晶體管M1、M2、M3和M4的寬長(zhǎng)比設(shè)定為2:1:1:1。因此，電流I2、I3和I4實(shí)質(zhì)上相同，而電流I1會(huì)是電流I2的兩倍。由于電流I3和電流I4具有相同的電流值，將方程式(6)套入方程式(7)后可重新整理為:VREF=(R2R1)×((VEB1×(R4R3+R4)+VT×lnN))---(8)]]>根據(jù)方程式(8)，該電壓VREF的溫度系數(shù)可藉由N值的增加而調(diào)整為 正溫度系數(shù)。該電壓VREF的溫度系數(shù)可藉由該分壓電路24的比例的增加(VA增加)而調(diào)整為負(fù)溫度系數(shù)。當(dāng)N值、該分壓電路24的比例和電阻R2對(duì)R1的比例適當(dāng)?shù)剡x擇后，該能隙參考電路200可獲得具有零溫度系數(shù)和對(duì)溫度為低敏感度的輸出電壓VREF。此外，與現(xiàn)有技術(shù)相比，圖2的該能隙參考電路200可工作在較低的供應(yīng)電源電壓電平?；氐椒匠淌?1):VOUT=VEB3+VT×lnN×R1R2---(1)]]>從方程式(1)可發(fā)現(xiàn)為獲得零溫度系數(shù)，現(xiàn)有的能隙參考電路的輸出電壓VOUT的電壓電平會(huì)限制在1.25V。然而，參照方程式(8)，本發(fā)明所揭示的能隙參考電路的輸出電壓VREF的電壓電平可減少至0.7V以下。參照?qǐng)D2，電阻R2是直接連接于接地端，而不是如圖1所示連接于雙極性晶體管Q3。因此，該能隙參考電路200的輸出電壓VREF可藉由選擇不同的電阻R2來(lái)調(diào)整電壓電平。藉由本發(fā)明所揭示的能隙參考電路的組態(tài)，輸出電壓VREF的電壓電平可調(diào)整為0V至0.64V。由于輸出電壓VREF的電壓電平下降，該供應(yīng)電源VDD的電壓電平可低至1V以下。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本領(lǐng)域技術(shù)人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本發(fā)明的權(quán)利要求所涵蓋。當(dāng)前第1頁(yè)1 2 3