本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及一種電壓調(diào)節(jié)器電路，尤其是高電源抑制比的電壓調(diào)節(jié)器電路。

背景技術(shù)：

在電源管理領(lǐng)域，電壓調(diào)節(jié)器(LDO)被廣泛領(lǐng)域。電壓調(diào)節(jié)器是模擬電路中用于穩(wěn)定電壓的電路，對(duì)于智能卡類電源穩(wěn)壓器而言，其目的是為大量的存儲(chǔ)單元(例如CPU，SRAM，F(xiàn)LASH)提供穩(wěn)定的電源，保證在合理的工作電壓范圍內(nèi)。在智能卡芯片中，外部VCC電源可以工作在A類(4.5V～5.5V)，B類(2.7V～3.3V)和C類(1.62V～1.98V)三種工作電壓下，因此需要內(nèi)部集成電壓調(diào)節(jié)器，將外部的VCC電壓，轉(zhuǎn)變?yōu)檩^低的內(nèi)部電壓(1V～1.5V)，給內(nèi)部電路使用。本發(fā)明提出一種高電源抑制比的電壓調(diào)節(jié)器電路，可以在很寬的頻率范圍內(nèi)(到MHz級(jí)別)，提供足夠高的電源抑制比。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提出了一種高電源抑制比的電壓調(diào)節(jié)器電路。通常的電壓調(diào)節(jié)器電路采用PMOS作為輸出級(jí)功率管，而補(bǔ)償方式通常為米勒補(bǔ)償?shù)姆绞?。因?yàn)槊桌昭a(bǔ)償?shù)拇嬖?，?dǎo)致高頻的時(shí)候，輸出功率管的柵極和漏極短接，輸出級(jí)功率管為二極管導(dǎo)通形式，從而高頻的電源抑制比值很差。為了提高高頻的電源抑制比，在本發(fā)明中，輸出級(jí)功率管采用NMOS管，而補(bǔ)償方式采用在NMOS的柵極加補(bǔ)償電容的形式。在低頻的情況下，電源抑制比由環(huán)路的增益決定，而在高頻的情況下，電源抑制比主要由功率管柵極的補(bǔ)償電容和功率管的柵極和漏極間的電容Cgd的比值決定。通過選擇合適的補(bǔ)償電容的值，可以提高高頻的電源抑制比值。

本發(fā)明電路包括核心(CORE)和電源選擇電路。在CORE電路中，包括運(yùn)放，輸出級(jí)功率管NM1，環(huán)路補(bǔ)償電容C1，輸出濾波電容C2和反饋電阻RF1，RF2.在本發(fā)明中，為了提供高頻的電源抑制比，功率管NM1選擇NMOS的形式。NM1可以是各種類型的高壓NMOS器件，包括標(biāo)準(zhǔn)的高壓器件，在獨(dú)立高壓N阱中的高壓NMOS器件，低閾值高壓NMOS，甚至本征高壓NMOS。

對(duì)于智能卡芯片而言，當(dāng)工作在C類時(shí)，芯片電源VCC的電壓范圍為1.62V～1.98V，如果運(yùn)放的輸入電源為芯片的外加電源VCC，運(yùn)放中的電路會(huì)存在電壓裕度不夠的問題，導(dǎo)致環(huán)路增益下降，降低電源抑制比。在本發(fā)明中，運(yùn)放電路的電源由電源選擇電路來提供，在電源選擇電路中，利用電荷泵電路，可以輸出2倍VCC的電壓作為運(yùn)放的電源電壓，從而保證在C類電源條件下，運(yùn)放電路有足夠的電壓裕度。為了防止在A，B類條件下，運(yùn)放電源電壓過高，導(dǎo)致運(yùn)放電路的器件過壓的問題，本發(fā)明中包括電源檢測(cè)電路，檢測(cè)到芯片電源VCC在A，B類工作時(shí)，電源檢測(cè)電路的輸出信號(hào)為低電平，電荷泵電路關(guān)閉，輸出電壓為芯片電源電壓VCC，當(dāng)芯片電源VCC在C類工作時(shí)，電源檢測(cè)電路輸出為高電平，電荷泵電路使能，輸出電壓為2倍VCC。從而保證在整個(gè)芯片電源的工作范圍內(nèi)，運(yùn)放中的電路有足夠的電壓裕度，也不會(huì)有過壓的問題。

附圖說明

圖1電壓調(diào)節(jié)器電路的結(jié)構(gòu)圖

圖2電源選擇電路的結(jié)構(gòu)圖

具體實(shí)施方式

為使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于理解，下面結(jié)合具體實(shí)施方式，進(jìn)一步闡述本發(fā)明。

下面結(jié)合附圖具體介紹本發(fā)明工作原理

電壓調(diào)節(jié)器電路如圖1所示，電壓調(diào)節(jié)器電路分為電源選擇電路(101)和CORE電路(102)。電源選擇電路(101)中，根據(jù)VCC的不同電壓，給CORE電路中的運(yùn)放電路提供合適的電源電壓(VCC_OP)。在CORE電路(102)中，具體包括運(yùn)放(OP)(103)，輸出級(jí)功率管NM1(104)，環(huán)路補(bǔ)償電容C1(105)，輸出濾波電容C2(106)，反饋電阻RF1(107)和RF2(108)。運(yùn)放(103)的正端輸入接參考電壓VREF，負(fù)端輸入接反饋電阻RF1的負(fù)端和反饋電阻RF2的正端，運(yùn)放(103)的輸出接環(huán)路補(bǔ)償電容C1(105)的正端和功率管NM1(104)的柵極，運(yùn)放(103)的電源接電源選擇電路的輸出。環(huán)路補(bǔ)償電容C1(105)的正端接運(yùn)放(103)的輸出，以及功率管NM1(104)的柵極，負(fù)端接地。功率管NM1(103)的柵極接運(yùn)放(103)的輸出，以及環(huán)路補(bǔ)償電容C1(105)的正端，漏極接電源電壓VCC，源極接輸出電壓VOUT。功率管NM1(103)的襯底可以按照選擇器件類型的不同，選擇接輸出電壓VOUT或者接地。輸出濾波電容C2(106)的正端接輸出電壓VOUT，負(fù)端接地。反饋電阻RF1(107)的正端接輸出電壓VOUT，負(fù)端電壓接RF2(108)的正端和運(yùn)放(103)的負(fù)輸入端。反饋電阻RF2(108)的正端接反饋電阻RF1(107)的負(fù)端和運(yùn)放(103)的負(fù)輸入端，負(fù)端接地。CORE電路根據(jù)輸入VREF的電壓和反饋電阻的比例，在運(yùn)放的負(fù)反饋的作用下，可以得到穩(wěn)定的輸出電壓VOUT＝VREF*(1+RF1/RF2)。

CORE電路(102)中的輸出級(jí)功率管是NMOS器件，從而可以消除米勒補(bǔ)償造成的高頻高頻抑制比過低的問題。在高頻情況下，電源抑制比主要由NM1(104)柵極NG的環(huán)路補(bǔ)償電容C1(105)和NM1的Cgd的電容值決定。增大C1的值可以提高高頻的電源抑制比。

CORE電路在芯片工作電源VCC為A類和B類的情況下工作得很好，但是在C類的情況下，運(yùn)放會(huì)存在電壓裕度不足的問題，從而會(huì)降低環(huán)路增益和電源抑制比。本發(fā)明提出電源選擇電路來解決這個(gè)問題。

圖2是本發(fā)明中提出的電源選擇電路，包括電源檢測(cè)電路(201)和電荷泵電路(202)。電源檢測(cè)電路(201)用來檢測(cè)芯片的工作電壓范圍，而電荷泵電路可以輸出1倍或者2倍VCC的電壓來作為運(yùn)放的電源。電源檢測(cè)電路(201)的三端分別和電源電壓VCC，參考電壓VREF，以及電荷泵電路相連。電荷泵電路(202)的三端分別和電源電壓VCC，電源選擇電路，以及運(yùn)放電路相連。電源檢測(cè)電路(201)檢測(cè)芯片電源電壓VCC和參考電壓VREF的電壓，輸出pump_en信號(hào)給電荷泵電路。當(dāng)VCC在A類和B類工作時(shí)，電源檢測(cè)輸出信號(hào)pump_en的值為低電平，電荷泵電路關(guān)閉，輸出電壓VCC_OP等于芯片電源電壓VCC。而當(dāng)芯片在C類工作的時(shí)候，電源檢測(cè)電路的輸出信號(hào)pump_en為高電平，電荷泵電路工作，輸出電壓VCC_OP等于2倍芯片電源電壓。通過根據(jù)芯片電源的不同電壓狀態(tài)，給運(yùn)放的電源提供不同的VCC_OP電壓值，從而保證在整個(gè)芯片電源電壓的工作范圍內(nèi)，運(yùn)放中的器件都有足夠的電壓裕度，從而保證電壓調(diào)節(jié)器電路有足夠高的環(huán)路增益和電源抑制比。

以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)范圍由所述的權(quán)利要求書及其等效物界定。