本發(fā)明涉及模擬電路設計技術領域，尤其是一種電流鏡，具體為一種有效抑制電源電壓影響的電流鏡。

背景技術：

在模擬電路設計中，電路模塊經(jīng)常需要用到比較精確的偏置電流，這對電路性能的穩(wěn)定和提高非常重要，特別是隨著近年來便攜式消費類電子產品的普及，要求供電電源電壓在一定范圍內變化設備都能正常工作，這對電流鏡電路的設計提出了更高的要求。

傳統(tǒng)的電流鏡電路如圖1所示，電路中的所有管子都要求工作在飽和區(qū)，其中PMOS管PM1的柵極接NMOS管NM1的漏極，PMOS管PM1的源極接電源，PMOS管PM1的漏極接NMOS管NM1的漏極；PMOS管PM2的柵極接NMOS管NM1的漏極，PMOS管PM2的源極接電源，PMOS管PM2的漏極接NMOS管NM2的漏極；NMOS管NM1的柵極接外部電壓偏置端口Vbias，NMOS管NM1的源極接地；NMOS管NM2的柵極接NMOS管NM2的漏極，NMOS管NM2的源極接地；NMOS管NM3的柵極接NMOS管NM2的漏極，NMOS管NM3的源極接地，NMOS管NM3的漏極接電流輸出端口Iout1；NMOS管NM3的柵極接NMOS管NM2的漏極，NMOS管NM3的源極接地，NMOS管NM4的漏極接電流輸出端口Iout2；

在不考慮溝道長度調制效應的前提下，根據(jù)飽和區(qū)MOS管的電路公式(1)為

$I_D=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\left(\frac{W}{L}\right){(V_{GS}-V_{TH})}^2---\left(1\right)$

如果考慮MOS管的二級效應，可以得到更為精確的電流公式(2)為

$I_D=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}{\left(\frac{W}{L}\right)}_{NM2}{(V_{GS}-V_{TH})}^2(1+{\mathrm{\λV}}_{DS})---\left(2\right)$

現(xiàn)在對流過NMOS管NM2和NMOS管NM3的電流做一個簡單地分析：

$I_{DNM2}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}{\left(\frac{W}{L}\right)}_{NM2}{(V_{GSNM2}-V_{THN})}^2(1+{\mathrm{\λV}}_{DSNM2})---\left(3\right)$

式子中μ_n為電子遷移率，介電常數(shù)其中ε_o為真空介電常數(shù)，為二氧化硅相對介電常數(shù)，t_ox為柵氧化層的厚度，W為溝道寬度，L為溝道長度，稱為器件的寬長比，V_TH為MOS管的閾值電壓，V_GS為柵源級電壓，V_DS為漏源級電壓；V_GSNM2為NMOS管NM2的柵極對源極電壓，V_DSNM2為NMOS管NM2的漏極對源極電壓，對NMOS管NM2來說，兩者在數(shù)值上是相等的，同理得到流經(jīng)NMOS管NM3的電流

$I_{DNM3}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}{\left(\frac{W}{L}\right)}_{NM3}{(V_{GSNM3}-V_{THN})}^2(1+{\mathrm{\λV}}_{DSNM3})---\left(4\right)$

式子中V_GSNM3為NMOS管NM3的柵極對源極電壓，V_DSNM3為NMOS管NM3的漏極對源極電壓；

因為NMOS管NM2和NMOS管NM3的柵極電壓相同，公式(3)、(4)兩式相比，得到

$\frac{I_{DNM2}}{I_{DNM3}}=\frac{{(W/L)}_{NM2}}{{(W/L)}_{NM3}}\left(\frac{1+{\mathrm{\λV}}_{DSNM2}}{1+{\mathrm{\λV}}_{DSNM3}}\right)---\left(5\right)$

由上式(5)中可以看出，復制的鏡像電流值有兩個影響因素：1.寬長比，2.電流鏡管子的漏源極電壓偏差，然而事實上，公式(5)的結論是在忽略NMOS管NM2和NMOS管NM3的閾值電壓的不同得到的，在精確的電流鏡電路中，這個影響因子是不能簡單忽略的；其中管子的寬長比通過版圖的布局優(yōu)化可以做到相當小的差別，因此影響電流鏡電流精度很大程度上取決于鏡像管的漏源電壓差，而在傳統(tǒng)電流鏡電路中，由于結構上的缺陷，兩個鏡像管漏源電壓的壓差較大，特別是當電源電壓出現(xiàn)波動時，會引起電流輸出部分鏡像管的漏源電壓隨之出現(xiàn)較大的變化，導致輸出電流嚴重偏離設計值。

技術實現(xiàn)要素：

針對現(xiàn)有電流鏡鏡像管的漏源電壓差對輸出電流影響大的問題，本發(fā)明提供了一種有效抑制電源電壓影響的電流鏡，其可有效提高輸出電流對電源電壓波動的抑制能力，保證電流精度。

其技術方案是這樣的，其特征在于：其包括參考電流產生電路、第一鏡像電路、第二鏡像電路及電流輸出電路，所述參考電流產生電路的輸出端連接所述第一鏡像電路、第二鏡像電路的輸入端，所述第一鏡像電路、第二鏡像電路的輸出端輸出至所述電流輸出電路。

其進一步特征在于：所述參考電流產生電路包括PMOS管PM1、NMOS管NM1，所述PMOS管PM1的柵極接所述NMOS管NM1的漏極，所述PMOS管PM1的源極接電源，所述PMOS管PM1的漏極接所述NMOS管NM1的漏極；所述NMOS管NM1的柵極接對外端口的偏置電壓Vbias，所述NMOS管NM1的源極接地；

所述第一鏡像電路包括PMOS管PM2、NMOS管NM2，所述PMOS管PM2的柵極接所述NMOS管NM1的漏極，所述PMOS管PM2的源極接電源，所述PMOS管PM2的漏極接所述NMOS管NM2的漏極，所述NMOS管NM2的柵極接所述NMOS管NM2的漏極，所述NMOS管NM2的源極接地；

所述第二鏡像電路包括PMOS管PM3、NMOS管NM7、NMOS管NM8，所述PMOS管PM3的柵極接所述NMOS管NM1的漏極，所述PMOS管PM3的源極接電源，所述PMOS管PM3的漏極接所述NMOS管NM7的漏極，所述NMOS管NM7的柵極接所述NMOS管NM2的漏極，所述NMOS管NM7的源極接所述NMOS管NM8的漏極，所述NMOS管NM8的柵極接所述NMOS管NM7的漏極，所述NMOS管NM8的源極接地；

所述電流輸出電路包括NMOS管NM3～NM6，所述NMOS管NM3的柵極接所述NMOS管NM2的漏極，所述NMOS管NM3的源極接所述NMOS管NM4的漏極，所述NMOS管NM3的漏極接電流輸出端口Iout1；所述NMOS管NM4的柵極接所述NMOS管NM7的漏極，所述NMOS管NM4的源極接地；所述NMOS管NM5的柵極接NMOS管NM2的漏極，所述NMOS管NM5的源極接所述NMOS管NM6的漏極，所述NMOS管NM5的漏極接電流輸出端口Iout2；所述NMOS管NM6的柵極接所述NMOS管NM7的漏極，所述NMOS管NM6的源極接地；

其進一步地，

所述參考電流產生電路包括PMOS管PM1、NMOS管NM1，所述PMOS 管PM1的柵極接對外端口的偏置電壓Vbias，所述PMOS管PM1的源極接電源，所述PMOS管PM1的漏極接所述NMOS管NM1的漏極，所述NMOS管NM1的柵極接所述NMOS管NM1的漏極，所述NMOS管NM1的源極接地；

所述第一鏡像電路包括PMOS管PM2、NMOS管NM2，所述PMOS管PM2的柵極接所述NMOS管NM2的漏極，所述PMOS管PM2的源極接電源，所述PMOS管PM2的漏極接所述NMOS管NM2的漏極，所述NMOS管NM2的柵極接所述NMOS管NM1的漏極，所述NMOS管NM2的源極接地；

所述第二鏡像電路包括PMOS管PM7、PM8、NMOS管NM3，所述PMOS管PM7的柵極接所述NMOS管NM3的漏極，所述PMOS管PM7的源極接電源，所述PMOS管PM7的漏極接所述PMOS管PM8的源極，所述PMOS管PM8的柵極接所述NMOS管NM2的漏極，所述PMOS管PM8的漏極接所述NMOS管NM3的漏極，所述NMOS管NM3的柵極接所述NMOS管NM1的漏極，所述NMOS管NM3的源極接地；

所述電流輸出電路包括PMOS管PM3～PM6，所述PMOS管PM3的柵極接所述NMOS管NM3的漏極，所述PMOS管PM3的源極接電源，所述PMOS管PM3的漏極接所述PMOS管PM4的源極，所述PMOS管PM4的柵極接所述NMOS管NM2的漏極，所述PMOS管PM4的漏極接所述電流輸出端口Iout1，所述PMOS管PM5的柵極接所述NMOS管NM3的漏極，所述PMOS管PM5的源極接電源，所述PMOS管PM5的漏極接所述PMOS管PM6的源極，所述PMOS管PM6的柵極接所述NMOS管NM2的漏極，所述PMOS管PM6的漏極接所述電流輸出端口Iout2。

本發(fā)明的有益效果是，其通過兩組鏡像電路的鏡像作用，可使電流輸出電路鏡像管漏源極電壓相等，從而抵消溝道長度調制效應帶來的誤差，能有效抑制電源電壓波動對輸出電流的影響，提高了電流鏡的電源抑制比。

附圖說明

圖1為傳統(tǒng)電流鏡電路示意圖；

圖2為本發(fā)明的電路流程圖；

圖3為本發(fā)明的一種實施例的電路示意圖；

圖4為本發(fā)明的另外一種實施例的電路示意圖；

圖5為傳統(tǒng)電流鏡電路在電源電壓波動時輸出電流的仿真波形；

圖6為本發(fā)明電路在電源電壓波動時輸出電流的仿真波形。

具體實施方式

本發(fā)明包括參考電流產生電路、第一鏡像電路、第二鏡像電路及電流輸出電路，參考電流產生電路的輸出端連接第一鏡像電路、第二鏡像電路的輸入端，第一鏡像電路、第二鏡像電路的輸出端輸出至電流輸出電路。

實施例一

如圖2、圖3所示，參考電流產生電路包括PMOS管PM1、NMOS管NM1，PMOS管PM1的柵極接NMOS管NM1的漏極，PMOS管PM1的源極接電源，PMOS管PM1的漏極接NMOS管NM1的漏極；NMOS管NM1的柵極接對外端口的偏置電壓Vbias，NMOS管NM1的源極接地；第一鏡像電路包括PMOS管PM2、NMOS管NM2，PMOS管PM2的柵極接NMOS管NM1的漏極，PMOS管PM2的源極接電源，PMOS管PM2的漏極接NMOS管NM2的漏極，NMOS管NM2的柵極接NMOS管NM2的漏極，NMOS管NM2的源極接地；第二鏡像電路包括PMOS管PM3、NMOS管NM7、NMOS管NM8，PMOS管PM3的柵極接NMOS管NM1的漏極，PMOS管PM3的源極接電源，PMOS管PM3的漏極接NMOS管NM7的漏極，NMOS管NM7的柵極接NMOS管NM2的漏極，NMOS管NM7的源極接NMOS管NM8的漏極，NMOS管NM8的柵極接NMOS管NM7的漏極，NMOS管NM8的源極接地；電流輸出電路包括NMOS管NM3～NM6，NMOS管NM3的柵極接NMOS管NM2的漏極，NMOS管NM3的源極接NMOS管NM4的漏極，NMOS管NM3的漏極接電流輸出端口Iout1；NMOS管NM4的柵極接NMOS管NM7的漏極，NMOS管NM4的源極接地；NMOS管NM5的柵極接NMOS管NM2的漏極，NMOS管NM5的源極接NMOS管NM6的漏極，NMOS管NM5的漏極接電流輸出端口Iout2；NMOS管NM6的柵極接NMOS管NM7的漏極，NMOS管NM6的源極接地；其中，在電路設計時，可根據(jù)需求增減電流輸出端口的數(shù)量，也就是在NMOS管NM3和NM5、NM4和NM6之間并聯(lián)若干MOS管即可，從而提供給不同電路模塊穩(wěn)定高精度的電流。

工作過程中，對外端口的偏置電壓Vbias以產生穩(wěn)定的參考電流，(而在 實際電路中，考慮到版圖的布局，經(jīng)常是把NMOS管NM2分拆為兩個NMOS管的串聯(lián))，通過NMOS管NM7作用，隔離電源電壓對電流輸出鏡像管的影響，也就是對NMOS管NM8的影響，使NMOS管NM4、NM6、NM8這三個管子的漏源級電壓VDS相等，從而有效抵消溝道長度調制效應和漏極電壓不一致帶來的閾值電壓不相等的誤差，以及根據(jù)公式(2)可看出，對同一工藝下的NMOS管，只要保證柵源極電壓V_GS和漏源極電壓V_DS相等，流過NMOS管的電流只與管子的寬長比有關；則在偏置電壓Vbias的作用下，產生基準電流Iref并流過NMOS管NM1，這樣與NMOS管NM1串聯(lián)的PMOS管PM1上也流過該電流，通過PMOS管PM2和PM3的鏡像復制，產生與基準電流Iref成比例的電流，則流過NMOS管NM2和PMOS管PM2的電流相等，流過NMOS管NM7、NM8和PMOS管PM3的電流也相等，這樣通過調節(jié)相應管子的寬長比就能調節(jié)輸出電流的大小，同時，通過NMOS管NM3、NM5、NM7的隔離，電源電壓的波動對NMOS管NM4、NM6的影響被有效削弱，從而穩(wěn)定了輸出電流。

則假設電源電壓為5V時，針對傳統(tǒng)電流鏡電路和實施例一中電流鏡電路的電流輸出端口Iout1或是Iout2的輸出結果進行仿真(因MOS管尺寸相同，電流輸出端口Iout1或是Iout2的輸出結果均相同)：

傳統(tǒng)電流鏡電路的仿真結果如圖5所示，電源電壓在3V到5V之間變化時，其輸出電流從44.6uA飄到59.7uA；

實施例一中電流鏡電路的仿真結果如圖6所示，電源電壓同樣在3V到5V之間變化時，其輸出電流從64.1uA飄到66.2uA；

綜上，通過傳統(tǒng)電流鏡電路和實施例一中電流鏡電路的電流輸出端口的仿真圖及仿真結果得出，實施例一中電流鏡電路的輸出電流漂浮范圍較小，從而具有比傳統(tǒng)電流鏡電路更強的抑制能力。

實施例二

如圖4所示，參考電流產生電路包括PMOS管PM1、NMOS管NM1，PMOS管PM1的柵極接對外端口的偏置電壓Vbias，PMOS管PM1的源極接電源，PMOS管PM1的漏極接NMOS管NM1的漏極，NMOS管NM1的柵極接NMOS管NM1的漏極，NMOS管NM1的源極接地；第一鏡像電路包括PMOS管PM2、NMOS管NM2，PMOS管PM2的柵極接NMOS管NM2的漏極，PMOS管PM2的源 極接電源，PMOS管PM2的漏極接NMOS管NM2的漏極，NMOS管NM2的柵極接NMOS管NM1的漏極，NMOS管NM2的源極接地；第二鏡像電路包括PMOS管PM7、PM8、NMOS管NM3，PMOS管PM7的柵極接NMOS管NM3的漏極，PMOS管PM7的源極接電源，PMOS管PM7的漏極接PMOS管PM8的源極，PMOS管PM8的柵極接NMOS管NM2的漏極，PMOS管PM8的漏極接NMOS管NM3的漏極，NMOS管NM3的柵極接NMOS管NM1的漏極，NMOS管NM3的源極接地；電流輸出電路包括PMOS管PM3～PM6，PMOS管PM3的柵極接NMOS管NM3的漏極，PMOS管PM3的源極接電源，PMOS管PM3的漏極接PMOS管PM4的源極，PMOS管PM4的柵極接NMOS管NM2的漏極，PMOS管PM4的漏極接電流輸出端口Iout1，PMOS管PM5的柵極接NMOS管NM3的漏極，PMOS管PM5的源極接電源，PMOS管PM5的漏極接PMOS管PM6的源極，PMOS管PM6的柵極接NMOS管NM2的漏極，PMOS管PM6的漏極接電流輸出端口Iout2；其中，在電路設計時，可根據(jù)需求增減電流輸出端口的數(shù)量，也就是在PMOS管PM3和PM5、PM4和PM6之間并聯(lián)若干MOS管即可，從而提供給不同電路模塊穩(wěn)定高精度的電流；且實施例二中的工作原理同實施例一，則不作詳細論述，但是實施例二中電源電壓的波動直接作用于PMOS管PM3、PM5和PM7的源極，則沒有任何屏蔽隔離，受電源影響會大一點，所以電源電壓的抑制作用會略差于實施例一。