本申請(qǐng)涉及電子，尤其涉及一種穩(wěn)壓電路、低壓差線性穩(wěn)壓器芯片、芯片系統(tǒng)及電子設(shè)備。

背景技術(shù)：

1、微控制器芯片(micro?controller?unit，mcu)芯片是一種集成了中央處理器、存儲(chǔ)器和各種外設(shè)接口的芯片級(jí)計(jì)算機(jī)系統(tǒng)。為適應(yīng)不同的應(yīng)用場(chǎng)景，mcu芯片通常具備多種工作模式。根據(jù)不同的工作狀態(tài)下，可以靈活地切換為高功耗工作(high?powerconsumption，hp)或低功耗(low?power?consumption，lp)工作模式，這樣能夠降低功耗、延長(zhǎng)電池壽命。

2、片上電容(capless)型低壓差線性穩(wěn)壓器(low?dropout?regulator，ldo)去除了外接的負(fù)載大電容，能夠?qū)崿F(xiàn)更高的芯片集成度，降低了整個(gè)mcu芯片的成本，但也失去了電容的緩沖，其瞬態(tài)響應(yīng)能力較差。

3、大型mcu芯片在高溫下會(huì)有較大的漏電，當(dāng)切換至低功耗的工作模式時(shí)，ldo的輸出電壓會(huì)被大負(fù)載電流瞬間拉低，導(dǎo)致mcu芯片內(nèi)數(shù)字邏輯錯(cuò)誤。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例提供一種穩(wěn)壓電路、低壓差線性穩(wěn)壓器芯片、芯片系統(tǒng)及電子設(shè)備，用于當(dāng)mcu芯片切換工作模式時(shí)，避免因?yàn)殡娫措妷旱溥^(guò)大而出現(xiàn)芯片異常的情況。

2、為達(dá)到上述目的，本申請(qǐng)采用如下技術(shù)方案：

3、本申請(qǐng)實(shí)施例的第一方面，提供一種穩(wěn)壓電路，包括：低壓差線性穩(wěn)壓器，被配置為接收基準(zhǔn)電壓和電源電壓端的電源電壓，并輸出第一電壓；電壓輸出端，被配置為接收所述第一電壓，并輸出輸出電壓；第一比較電路，被配置為接收第一閾值電壓和所述第一電壓，并輸出第一比較結(jié)果；并聯(lián)的多個(gè)第二開(kāi)關(guān)電路，被配置為接收所述第一比較結(jié)果，并輸出第二電壓給所述電壓輸出端；電流源電路，所述電流源電路耦接于所述電源電壓端與所述多個(gè)并聯(lián)的第二開(kāi)關(guān)電路之間。

4、本申請(qǐng)實(shí)施例中，采用數(shù)模混合架構(gòu)的穩(wěn)壓電路結(jié)構(gòu)，在穩(wěn)壓電路中設(shè)置第一比較電路，可快速響應(yīng)電壓輸出端輸出的輸出電壓的變化。并通過(guò)第二開(kāi)關(guān)電路控制電源電壓端與第一比較電路輸出端之間的通斷，來(lái)控制第一電壓的輸出。通過(guò)電流源電路及時(shí)為穩(wěn)壓電路輸出端的輸出電壓提供補(bǔ)充電流，使得穩(wěn)壓電路輸出端的輸出電壓不至于跌落得過(guò)大，而導(dǎo)致芯片出現(xiàn)異常情況。

5、在一種可能的實(shí)現(xiàn)方式中，所述第一比較電路被配置為在所述第一閾值電壓大于所述輸出電壓時(shí)，輸出的所述第一比較結(jié)果用于控制所述第二開(kāi)關(guān)電路開(kāi)啟；在所述第一閾值電壓小于所述輸出電壓時(shí)，輸出的所述第一比較結(jié)果用于控制所述第二開(kāi)關(guān)電路關(guān)斷。

6、在一種可能的實(shí)現(xiàn)方式中，所述第二開(kāi)關(guān)電路包括第二晶體管；所述第二晶體管的控制極與所述第一比較電路的輸出端耦接，所述第二晶體管的第一極與所述電流源電路的輸出端耦接，所述第二晶體管的第二極與所述電壓輸出端耦接。

7、在一種可能的實(shí)現(xiàn)方式中，所述穩(wěn)壓電路還包括：第二比較電路，被配置為接收第二閾值電壓和所述第一電壓，并輸出第二比較結(jié)果；

8、在一種可能的實(shí)現(xiàn)方式中，所述第二比較電路包括級(jí)聯(lián)的多級(jí)運(yùn)算放大器。

9、本申請(qǐng)實(shí)施例的第二方面，提供一種低壓差線性穩(wěn)壓器芯片，包括基底和第一方面任一項(xiàng)所述的穩(wěn)壓電路，所述穩(wěn)壓電路設(shè)置在所述基底上。

10、本申請(qǐng)實(shí)施例的第三方面，提供一種芯片系統(tǒng)，包括第一方面任一項(xiàng)所述的穩(wěn)壓電路或者第二方面所述的低壓差線性穩(wěn)壓器芯片以及負(fù)載電路；穩(wěn)壓電路的電壓輸出端與所述負(fù)載電路耦接。

11、本申請(qǐng)實(shí)施例的第四方面，提供一種電子設(shè)備，包括第一方面任一項(xiàng)所述的穩(wěn)壓電路或者第二方面所述的低壓差線性穩(wěn)壓器芯片或者第三方面所述的芯片系統(tǒng)和電路板，穩(wěn)壓電路設(shè)置在所述電路板上。

技術(shù)特征：

1.一種穩(wěn)壓電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的穩(wěn)壓電路，其特征在于，所述第一比較電路被配置為在所述第一閾值電壓大于所述輸出電壓時(shí)，輸出的所述第一比較結(jié)果用于控制所述第二開(kāi)關(guān)電路開(kāi)啟；在所述第一閾值電壓小于所述輸出電壓時(shí)，輸出的所述第一比較結(jié)果用于控制所述第二開(kāi)關(guān)電路關(guān)斷。

3.根據(jù)權(quán)利要求1或2所述的穩(wěn)壓電路，其特征在于，所述第二開(kāi)關(guān)電路包括第二晶體管；所述第二晶體管的控制極與所述第一比較電路的輸出端耦接，所述第二晶體管的第一極與所述電流源電路的輸出端耦接，所述第二晶體管的第二極與所述電壓輸出端耦接。

4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的穩(wěn)壓電路，其特征在于，所述穩(wěn)壓電路還包括：

5.根據(jù)權(quán)利要求4所述的穩(wěn)壓電路，其特征在于，所述第二比較電路包括級(jí)聯(lián)的多級(jí)運(yùn)算放大器。

6.一種低壓差線性穩(wěn)壓器芯片，其特征在于，包括基底和權(quán)利要求1-5任一項(xiàng)所述的穩(wěn)壓電路，所述穩(wěn)壓電路設(shè)置在所述基底上。

7.一種芯片系統(tǒng)，其特征在于，包括權(quán)利要求1-5任一項(xiàng)所述的穩(wěn)壓電路或者權(quán)利要求6所述的低壓差線性穩(wěn)壓器芯片以及負(fù)載電路；穩(wěn)壓電路的電壓輸出端與所述負(fù)載電路耦接。

8.一種電子設(shè)備，其特征在于，包括權(quán)利要求1-5任一項(xiàng)所述的穩(wěn)壓電路或者權(quán)利要求6所述的低壓差線性穩(wěn)壓器芯片或者權(quán)利要求7所述的芯片系統(tǒng)和電路板，穩(wěn)壓電路設(shè)置在所述電路板上。

技術(shù)總結(jié)
本申請(qǐng)實(shí)施例提供一種穩(wěn)壓電路、低壓差線性穩(wěn)壓器芯片、芯片系統(tǒng)及電子設(shè)備，涉及電子技術(shù)領(lǐng)域，用于改善輸出電壓不穩(wěn)定的問(wèn)題。穩(wěn)壓電路包括：低壓差線性穩(wěn)壓器，被配置為接收基準(zhǔn)電壓和電源電壓端的電源電壓，并輸出第一電壓，耦接至穩(wěn)壓電路的輸出端；第一比較電路，被配置為接收第一閾值電壓和所述第一電壓，并輸出第一比較結(jié)果；并聯(lián)的多個(gè)第二開(kāi)關(guān)電路，被配置為接收所述第一比較結(jié)果，并輸出第二電壓給所述電壓輸出端；電流源電路，所述電流源電路耦接于所述電源電壓端與所述多個(gè)并聯(lián)的第二開(kāi)關(guān)電路之間。在第一比較電路和第二開(kāi)關(guān)電路、電流源電路的調(diào)控下，穩(wěn)壓電路正常輸出電壓，從而提高輸出電壓的穩(wěn)定性。

技術(shù)研發(fā)人員：王毛冬,郭斐,陳卓佳
受保護(hù)的技術(shù)使用者：華為技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/9