專利名稱：可控硅相位控制裝置的制作方法
技術領域：
本發(fā)明是關于數(shù)字式可控硅相位控制裝置的改進。
作為例子，“在可控硅電子學第一卷可控硅元件”一書的第185～186頁中(丸善，1973年)中，有第六圖所示的數(shù)字式脈沖移相器的電路圖。圖中，(1)是次級有中點抽頭的變壓器，(2)～(10)是電阻，(11)～(14)是二極管，(15)與(16)是電容器，(17)(18)是晶體管，(19)是接地端，(20)是直流電源正極接線端，(21a)，(21b)～(21n)是帶有復位端的T型觸發(fā)器，(22)是輸出具有既定頻率的方波發(fā)生器，(23a)～(23n)是設定相位用的數(shù)字指令值，(23)是一個數(shù)字比較電路，在檢出由T型觸發(fā)器(21a)～(21n)構成的2n進制計數(shù)器的輸出大于指令值(23a)～(23n)后，產生脈沖。(24)(25)是與門，其輸出(26)(27)與加于變壓器(1)的初級線圈(28)(29)間的交流電壓V同步，是能進行相位控制的可控硅的門信號。(30)(31)與圖中相同標號的地方相聯(lián)。
下面，說明電路動作原理，當加于變壓器(1)初級線圈(28)(29)間的電壓V處于正半周時，由于變壓器(1)的次級產生感應電壓，使晶體管(17)導通的同時，而另一邊的晶體管變?yōu)榻刂?。因此，晶體管(17)的收集極電位(30)變?yōu)榻拥囟?19)的電位，而晶體管(18)的收集極電位變?yōu)橹绷麟妷?20)的電位。當交流電壓負半周時，晶體管(17)截止，晶體管(18)導通。因此，與正半周時相反，晶體管(17)的收集極(30)的電位變?yōu)橹绷麟妷?20)的電位，而晶體管(18)的收集極電位(31)變?yōu)榻拥囟?19)的電位。
這里當晶體管(17)或者(18)由截止到導通狀態(tài)轉變之際，電容(15)或(16)由于對交流是短路的，所以T型觸發(fā)器電路(21a)～(21n)的復位端，瞬時變?yōu)榻拥囟?19)的電位。也就是由T型觸發(fā)電路(21a)～(21n)構成的2n進制的計數(shù)器，在交流電壓V極性反轉時被復位。在其它時刻，一直計數(shù)由振蕩器(22)發(fā)出的脈沖數(shù)目。當計數(shù)值大于相位指令電路(圖中未畫出)輸出的相位角指令值(23a)～(23n)時，數(shù)字比較回路(23)就立刻由接地電位變?yōu)檎闹绷麟娢?。此信號與與門電路(24)、(25)的一輸入端相聯(lián)接。而與門(24)、(25)的另一輸入端分別與(30)、(31)相聯(lián)接。
因此，交流電壓V正半周時，相位控制信號由與門(25)的輸出端(27)輸出;負半周時，相位控制信號由與門(24)輸出端(26)輸出。如果把與門(26)、(27)作為可控硅的門信號，那么可控硅的相位控制可達到180〔度〕/2n的精度。
過去的可控硅相位控制裝置，由上述的電路構成。例如，由插入交流電源各相中的逆並聯(lián)的可控硅去控制三相交流電時，那么用與過去構造相同的相位控制裝置，以每相各一個計算共需要三臺，而且，因為各裝置中必須加與相應各相電源電壓同步的交流電壓，所以整個裝置存在著價格昂貴又復雜的問題。
本發(fā)明就是為了解決存在的上述問題，目的是得到下述那樣的可控硅相位控制裝置。在多相交流電源中，僅輸入一個與一相交流電源電壓同步的電壓，而與其它相電源同步的可控硅門信號可由本裝置產生。
本發(fā)明的可控硅相位控制裝置，是具備下述各個電路的設備在多相交流電源中檢出一相間電壓的極性變化並能輸出與極性變化相應的邏輯電平信號的同步電路，監(jiān)視一極性變化並從檢出該極性變化時起，經一定時間后開始計時，再經過一定的計時時間后產生相位角設定脈沖的第1計數(shù)器，由該相位角設定脈沖的輸入，起動脈沖上升邊同時開始計時，經過一定時間后起動脈沖下降邊，以此產生一定時間寬度的門脈沖的第二計數(shù)器。伴隨上述相位角設定脈沖的邏輯電平變化的同時，在計數(shù)到一定時鐘脈沖后產生與電源同步的 1/(2n) 周期的脈沖的第三計數(shù)器。以此第三計數(shù)器和上述的門脈沖信號為基礎，產生各自相位相差360°/n的門信號，向插在各相中的可控硅門輸出的多相門控脈沖產生電路。
本發(fā)明的可控硅相位控制裝置，在多相交流電源中，將對一相電源進行相位角控制的第二計數(shù)器的脈沖輸出作為基準脈沖輸出，根據(jù)該基準脈沖，再利用第三計數(shù)器的脈沖輸出信號，產生各自相位相差360°/n的門脈沖信號，這樣，我們就能產生與其它相電源同步的相位控制用的可控硅門信號。
第1圖示出了本發(fā)明的可控硅相位控制裝置的一個實用例的線路圖。第2、3、4圖是第1圖中使用的計數(shù)器的具體電路圖，第5圖的(a)～(g)是表示本發(fā)明動作原理的時間圖表，第6圖是表示以前的可控硅相位控制裝置的線路圖。
(1a)的輸出(61)是L(即低電平)(見第5圖(b))，第二圖中，計數(shù)器(44a)～(44n)的輸出被復位。另一方面，由圖中未示出控制裝置產生的相當于相位角的數(shù)字指令值，若此值不為零，比較器(57)的輸出(62)為H(即高電平)。其次，當R-S線間電壓一旦進入正半周時，同步回路的輸出(61)變?yōu)镠(第5圖(b))，即是由(44a)～(44n)構成的第1計數(shù)器(38)的復位被解除，開始計數(shù)由振蕩器(22)產生的脈沖。這樣當計數(shù)到與鎖存電路(47)的輸出同值時，比較器(57)的輸出(62)變?yōu)長(第5圖(c))。因此，計數(shù)器(38)的輸出(62)，在電源電壓正的180°度區(qū)間內的一指定時刻，產生1個時鐘周期寬度的負脈沖。因此，當由n位計數(shù)器構成的情況時，相位角設定精度為180°/2n。
其次，比較電路(57)的輸出(62)輸入到第二計數(shù)器及第三計數(shù)器。第2計數(shù)器(39)由圖3所示那樣的電路構成，當比較電路(57)輸出(62)變?yōu)長時，R-S觸發(fā)器(56)輸出變?yōu)镠，在下一個時鐘脈沖(22a)的下降邊時D型觸發(fā)器(27)輸出變?yōu)镠(第5圖(d))。由T型觸發(fā)器(45a)～(45n)構成的第2計數(shù)器(39)，當比較電路(57)的輸出(62)變?yōu)長時，被復位，從比較回路(57)的輸出(62)變?yōu)镠時起，開始計數(shù)振蕩器(22)的脈沖數(shù)。然后當其記數(shù)值達到鎖存器(48)的值時，R-S觸發(fā)器56，被復位，于下一個時鐘脈沖的下降邊時，D型觸發(fā)電路的輸出(27)變?yōu)長。直到比較電路(57)的輸出(62)變?yōu)長后，下一個時鐘脈沖(22a)下降之前，D型觸發(fā)器的輸出(27)一直保持為L(低電平)。也就是圖中，(1a)為同步電路，(1b)是多相門脈沖生成電路，(38)為第一計數(shù)器，(39)為第二計數(shù)器，(40)為第三計數(shù)器。
而且，圖中同一符號表示是同一部分或是相當部分。
下面，按圖對本發(fā)明的一個實用例進行說明。

圖1中，(32)為變壓器。(33)～(36)為電阻，(37)是運算放大器，它們共同構成同步電路(1a)。(38)～(40)分別為第一、第二及第三計數(shù)器。(41)(42)為D型觸發(fā)電路，(43)為非門電路，它們構成多相門控脈沖產生回路(1b)。第二圖是第一計數(shù)器(38)，第三圖是第二計數(shù)器(39)，第四圖是第三計數(shù)器(40)的一個具體電路實例。第2圖～第4圖中，(44a)～(44n)、(45a)～(45n)以及(46a)～(46n)為T型觸發(fā)器，各自構成上升計數(shù)器。(47)～(48)是用信號(50)～(52)的上升邊保持數(shù)據(jù)(49a)的鎖存電路。(53)(54)是D型觸發(fā)器，(56)是RS型觸發(fā)器，(57)～(59)是數(shù)字比較器，(60)是與門電路。
在第1～4圖中，(61)～(63)各與相同標號的點相聯(lián)接。
(26)、(27)，(64)～(67)是能控制相位的可控硅門信號。
下面，說明工作原理。主要信號的時間圖表示于圖5的(a)～(g)中。
在這里，以三相交流電源R、S、T(圖中未畫出)的R-S線間電壓加于變壓器(32)的初級線圈時的情況為例進行分析。
R-S線間電壓(V)(見第5圖(b)在負半周時，同步電路由第二計數(shù)器(39)輸出既定寬度的脈沖(27)，由它決定了門脈沖的寬度。
另一方面，第三計數(shù)器(40)的電路構成如圖4所示，比較電路(57)的輸出(62)變?yōu)長時，由T型觸發(fā)器(46a)～(46n)構成的計數(shù)器及T型觸發(fā)器(55)被復位，在下一個時鐘脈沖(22a)的下降邊時，D型觸發(fā)器(54)的輸出(63)變?yōu)镠(第5圖(e))。比較電路(57)的輸出(62)變?yōu)镠時起，按時鐘脈沖(22a)開始計數(shù)，直到達到鎖存器(49)的值時，T型觸發(fā)器(46a)～(46n)被復位，同時，T型觸發(fā)器(55)的輸出翻轉，在下一個時鐘脈沖(22)的下降邊，D型觸發(fā)器(54)的輸出(63)變?yōu)長。
也就是，計數(shù)器(40)是到達指定時間時，輸出(63)翻轉的計數(shù)器，在這里，預先設定相當于電源電壓周期30度的時間。因此，計數(shù)器(39)的輸出是用于產生120度相位差脈沖的時鐘信號。
在第1圖中，計數(shù)器(62)的輸出(27)與構成多相門脈沖產生電路(1b)的D型觸發(fā)器(41)的D輸入聯(lián)接，D型觸發(fā)器(41)的Q輸出與D型觸發(fā)器(42)的輸入聯(lián)接，第三計數(shù)(40)的輸出(63)聯(lián)結到D型(41)翻42)的T輸入，當以第二計數(shù)器(39)的輸出做為基準時，D型觸發(fā)器(42)的Q輸出信號(66)，為延遲120°的信號，而以信號(27)做為基準時，D型觸發(fā)器(41)的Q輸出信號(64)便為延遲240°的信號(第5圖(g))。因為信號(27)與R-S線間電壓同步，所以D型觸發(fā)器(42)的Q輸出信號(66)與S-T線間電壓同步，D型觸發(fā)器(41)的Q輸出信號(64)便與T-R線間電壓同步。
信號(26)、D型觸發(fā)器(41)的Q輸出信號(65)及D型觸發(fā)器(42)的Q輸出信號(67)分別是上述各信號(27)、(64)、(66)的反向信號，這些信號分別加于插入三相各相中的逆並聯(lián)可控硅的控制門上。
在上述實用例中，逆並聯(lián)可控硅的一端聯(lián)向三相交流電源的電源側，而另外一端與三相負載側相聯(lián)，這樣將逆並聯(lián)的可控硅同三相的各相聯(lián)結起來。雖然所述的是控制三相負荷電力的情況，即使是可控硅的構成改變時，本實用例也是可用的。即使是在這種情況下，可以向各逆並聯(lián)的可控硅組中的一個可控硅輸出門信號(27)、(64)、(66)為基礎，很容易產生主電路所希望的門信號。
另外，在上述實用例中，已就三相交流電力控制情況做了說明，但利用第三計數(shù)器(40)的輸出信號的周期設定和在門控脈沖生成電路中進加D型觸發(fā)器的方法，其應用不限于三相交流電。
綜上所述，按照本發(fā)明，在多相交流電源中，能生成一個與一相電源輸出相同步的可控硅門信號，對該門信號再應用計數(shù)器，每相可生成具有所需相位差的門信號，由于能夠獲得相應電源各相所需要的具有不同相位差的門控信號，所以只要把與一相交流電源輸出相同步的電壓輸入到可控硅相位控制裝置就可以了。應用本發(fā)明結果的裝置價格便宜，而且即使在電源頻率例如50周或者60周不相同的情況下，可利用軟件設定計數(shù)器的設定值來進行處理，所以，在通用性上具有較大的優(yōu)越性。
權利要求
在以可控硅控制為基礎，進行n相交流電電力的相位控制的可控硅相位控制裝置中，能輸出同輸入的n相交流電源中的一相間電壓極性變化同步的極性信號的同步電路，從極性信號輸入時開始計數(shù)，並經一定時間后產生相位角設定脈沖的第1計數(shù)器，和從該相位角設定脈沖輸入時起執(zhí)行計時動作，並能輸出計時時間寬度的門脈沖的第2計數(shù)器，及伴隨上述相位角設定脈沖輸入的同時輸出以電源周期的 1/(2n) 為周期的脈沖的第3計數(shù)器，以及基于上述第2與第3計數(shù)器的輸出產生與n相交流電源的各相電壓波形同步的門脈沖並向各相可控硅門輸出的多相門脈沖生成電路。本發(fā)明就是具備上述各種電路為特征的可控硅相位控制裝置。
全文摘要
本發(fā)明是關于數(shù)字式可控硅相位控制裝置的改進。
文檔編號G05F1/56GK1039937SQ8810013
公開日1990年2月21日 申請日期1988年1月4日 優(yōu)先權日1987年4月28日
發(fā)明者北川茂男, 谷野純一 申請人:三菱電機株式會社