一種帶外接電容檢測(cè)功能的ldo電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種LDO電路，尤其是涉及一種帶外接電容檢測(cè)功能的LDO電路。
【背景技術(shù)】
[0002]LDO用于生成一個(gè)較穩(wěn)定的輸出電壓，通常包括一個(gè)電壓基準(zhǔn)源，一個(gè)放大器，一個(gè)線(xiàn)性開(kāi)關(guān)(三極管或者M(jìn)OS管)和一個(gè)分壓反饋環(huán)路。通過(guò)反饋環(huán)路，把輸出電壓穩(wěn)定到一個(gè)預(yù)設(shè)的電壓值上。通常會(huì)在輸出電壓節(jié)點(diǎn)上外掛一個(gè)電容，作為整個(gè)反饋環(huán)路的主極點(diǎn)。
[0003]隨著CMOS集成度越來(lái)越高，芯片里內(nèi)置LDO以獲得穩(wěn)定的內(nèi)核電壓的做法也越來(lái)越多，如圖1，Vhigh為L(zhǎng)DO輸入電壓，Vlow為L(zhǎng)DO輸出電壓，也為內(nèi)核電路的供電電壓。Cl為芯片內(nèi)部寄生負(fù)載電容，容值一般為1pF?1nF量級(jí)；Cext為芯片外掛電容，作為整個(gè)反饋環(huán)路的主極點(diǎn)，其容值一般設(shè)置在0.1uF?10uF量級(jí)。
[0004]就芯片本身工作而言，這樣的配置很成熟，沒(méi)有任何問(wèn)題。但是在終端產(chǎn)品上，會(huì)出現(xiàn)這樣的情況:倘若板級(jí)電路Vlow節(jié)點(diǎn)電容Cext虛焊，又或者所焊接電容容值不足或損壞，則會(huì)造成LDO工作不正常，交流響應(yīng)差甚至輸出電壓振蕩。所以為確保產(chǎn)品質(zhì)量，需要在板級(jí)電路上增加電容測(cè)試電路，增加了終端產(chǎn)品的生產(chǎn)復(fù)雜度及成本。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種操作方便、可靠性高、成本低的帶外接電容檢測(cè)功能的LDO電路。
[0006]本發(fā)明的目的可以通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn):
[0007]一種帶外接電容檢測(cè)功能的LDO電路，包括內(nèi)置電壓基準(zhǔn)源、放大器、線(xiàn)性開(kāi)關(guān)Ml、分壓反饋環(huán)路Rl及R2、內(nèi)核電路及寄生電容Cl、以及預(yù)設(shè)外掛電容Cext，所述的內(nèi)置電壓基準(zhǔn)源連接到放大器負(fù)端，所述的放大器正端連接在Rl和R2之間，所述的放大器輸出端接線(xiàn)性開(kāi)關(guān)Ml的柵極，所述的線(xiàn)性開(kāi)關(guān)Ml的源極和漏極分別接LDO的輸入節(jié)點(diǎn)Vhigh和輸出節(jié)點(diǎn)Vlow，所述的內(nèi)核電路及寄生電容Cl以及預(yù)設(shè)外掛電容Cext接在Vlow上，其特征在于，所述的LDO電路還包括電容檢測(cè)開(kāi)關(guān)S1、電平檢測(cè)電路、以及時(shí)鐘及時(shí)序電路，所述的電容檢測(cè)開(kāi)關(guān)并聯(lián)在Rl兩端并與時(shí)鐘及時(shí)序電路連接，所述的電平檢測(cè)電路一端接在放大器輸出端，另一端與時(shí)鐘及時(shí)序電路連接。
[0008]所述的線(xiàn)性開(kāi)關(guān)Ml為PMOS管。
[0009]所述的電容檢測(cè)開(kāi)關(guān)SI為CMOS可控開(kāi)關(guān)，其控制信號(hào)由時(shí)鐘及時(shí)序電路提供。
[0010]所述的電平檢測(cè)電路具體功能如下:
[0011]所述的時(shí)鐘及時(shí)序電路控制電容檢測(cè)開(kāi)關(guān)SI閉合，則Vlow電壓直接輸入至放大器正端，放大器輸出高電平使Ml截止，Vlow由R2放電直至等于內(nèi)置電壓基準(zhǔn)源電壓，放大器輸出電壓將緩緩降回原工作電壓；在放大器恢復(fù)過(guò)程中，所述的電平檢測(cè)電路在設(shè)定之間內(nèi)檢測(cè)放大器是否一直維持在高電平，若為是，則判定預(yù)設(shè)外掛電容Cext容值正常，否則判斷預(yù)設(shè)外掛電容Cext未連接或容值異常。
[0012]所述的時(shí)鐘及時(shí)序電路，提供一個(gè)時(shí)鐘用于時(shí)序控制及電平檢測(cè)電路所用的設(shè)間隔時(shí)間，并控制電容檢測(cè)開(kāi)關(guān)SI的閉合和開(kāi)啟。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0014]1、操作方便，無(wú)需在板級(jí)電路上增加電容測(cè)試電路；通過(guò)在終端產(chǎn)品上運(yùn)行外接電容檢測(cè)程序，即可判斷外接電容是否合格。
[0015]2、可靠性高，可以考慮檢測(cè)發(fā)現(xiàn)外接電容不合格時(shí)，芯片自動(dòng)切換至內(nèi)部補(bǔ)償模式以保證LDO輸出電壓不振蕩，進(jìn)一步增加終端產(chǎn)品的可靠性。
[0016]3、芯片電路簡(jiǎn)單，成本低，控制也簡(jiǎn)單。
【附圖說(shuō)明】
[0017]圖1為現(xiàn)有的LDO電路的原理框圖；
[0018]圖2為本發(fā)明所闡述的帶外接電容檢測(cè)功能的LDO電路原理框圖。
【具體實(shí)施方式】
[0019]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。
[0020]實(shí)施例
[0021]如圖2，一種帶外接電容檢測(cè)功能的LDO電路，包括內(nèi)置電壓基準(zhǔn)源、放大器、線(xiàn)性開(kāi)關(guān)Ml (PMOS)、分壓反饋環(huán)路Rl及R2、內(nèi)核電路及寄生電容Cl、預(yù)設(shè)外掛電容Cext、電容檢測(cè)開(kāi)關(guān)S1、電平檢測(cè)電路、時(shí)鐘及時(shí)序電路。所述的內(nèi)置電壓基準(zhǔn)源連接到放大器負(fù)端，放大器正端連接R1R2反饋節(jié)點(diǎn)，放大器輸出端接Ml的柵極，Ml的源極和漏極分別接LDO的輸入和輸出節(jié)點(diǎn)Vhigh和Vlow，內(nèi)核電路及寄生電容Cl以及預(yù)設(shè)外掛電容Cext接在Vlow上；電容檢測(cè)開(kāi)關(guān)并聯(lián)在Rl兩端，放大器輸出再連接到電平檢測(cè)電路，同時(shí)時(shí)鐘及時(shí)序電路輸出給電平檢測(cè)電路。
[0022]所述的內(nèi)置電壓基準(zhǔn)源、放大器、線(xiàn)性開(kāi)關(guān)Ml (PMOS)、分壓反饋環(huán)路Rl及R2，內(nèi)核電路及寄生電容Cl、預(yù)設(shè)外掛電容Cext，和業(yè)界使用的沒(méi)有區(qū)別。此例假設(shè):Vhigh = 5V，Vlow = 1.8V，內(nèi)置電壓基準(zhǔn)源=1.2V，Rl = 60ΚΩ，R2 = 120ΚΩ，Cl = InF, Cext 預(yù)設(shè)值=IuFo
[0023]所述的電容檢測(cè)開(kāi)關(guān)SI為CMOS可控開(kāi)關(guān)，控制信號(hào)由時(shí)鐘及時(shí)序電路提供。
[0024]所述的時(shí)鐘及時(shí)序電路，負(fù)責(zé)提供一個(gè)較高精度的時(shí)鐘用于時(shí)序控制及電平檢測(cè)電路計(jì)算時(shí)間，并控制開(kāi)關(guān)SI的閉合和開(kāi)啟。此例假設(shè):時(shí)鐘頻率為100KHz±50%，提供給電平檢測(cè)電路的固定計(jì)數(shù)為128個(gè)周期，即固定時(shí)間間隔為1.28ms±50%。
[0025]當(dāng)觸發(fā)電容檢測(cè)功能后，時(shí)序電路控制開(kāi)關(guān)SI閉合，則Vlow電壓直接輸入至放大器正端，放大器輸出高電平使Ml截止，Vlow由R2放電直至等于內(nèi)置電壓基準(zhǔn)源電壓，放大器輸出電壓將緩緩降回原工作電壓。若Cext容值正常，則恢復(fù)時(shí)間約為R2*Cext = 120ms ；若Cext未接上，則恢復(fù)時(shí)間約為R2*C1 = 120us = 0.1ms。在這個(gè)恢復(fù)過(guò)程中，電平檢測(cè)電路在固定的時(shí)間間隔1.28ms±50%時(shí)間后，檢測(cè)放大器輸出端是否仍舊維持在高電平。若仍舊為高電平，則Cext容值正常；若低于檢測(cè)閾值，則Cext未接上或容值異常。
【主權(quán)項(xiàng)】
1.一種帶外接電容檢測(cè)功能的LDO電路，包括內(nèi)置電壓基準(zhǔn)源、放大器、線(xiàn)性開(kāi)關(guān)M1、分壓反饋環(huán)路Rl及R2、內(nèi)核電路及寄生電容Cl、以及預(yù)設(shè)外掛電容Cext，所述的內(nèi)置電壓基準(zhǔn)源連接到放大器負(fù)端，所述的放大器正端連接在Rl和R2之間，所述的放大器輸出端接線(xiàn)性開(kāi)關(guān)Ml的柵極，所述的線(xiàn)性開(kāi)關(guān)Ml的源極和漏極分別接LDO的輸入節(jié)點(diǎn)Vhigh和輸出節(jié)點(diǎn)Vlow，所述的內(nèi)核電路及寄生電容Cl以及預(yù)設(shè)外掛電容Cext接在Vlow上，其特征在于，所述的LDO電路還包括電容檢測(cè)開(kāi)關(guān)S1、電平檢測(cè)電路、以及時(shí)鐘及時(shí)序電路，所述的電容檢測(cè)開(kāi)關(guān)并聯(lián)在Rl兩端并與時(shí)鐘及時(shí)序電路連接，所述的電平檢測(cè)電路一端接在放大器輸出端，另一端與時(shí)鐘及時(shí)序電路連接。
2.根據(jù)權(quán)利要求1所述的一種帶外接電容檢測(cè)功能的LDO電路，其特征在于，所述的線(xiàn)性開(kāi)關(guān)Ml為PMOS管。
3.根據(jù)權(quán)利要求1所述的一種帶外接電容檢測(cè)功能的LDO電路，其特征在于，所述的電容檢測(cè)開(kāi)關(guān)SI為CMOS可控開(kāi)關(guān)，其控制信號(hào)由時(shí)鐘及時(shí)序電路提供。
4.根據(jù)權(quán)利要求1所述的一種帶外接電容檢測(cè)功能的LDO電路，其特征在于，所述的電平檢測(cè)電路具體功能如下: 所述的時(shí)鐘及時(shí)序電路控制電容檢測(cè)開(kāi)關(guān)SI閉合，則Vlow電壓直接輸入至放大器正端，放大器輸出高電平使Ml截止，Vlow由R2放電直至等于內(nèi)置電壓基準(zhǔn)源電壓，放大器輸出電壓將緩緩降回原工作電壓；在放大器恢復(fù)過(guò)程中，所述的電平檢測(cè)電路在設(shè)定之間內(nèi)檢測(cè)放大器是否一直維持在高電平，若為是，則判定預(yù)設(shè)外掛電容Cext容值正常，否則判斷預(yù)設(shè)外掛電容Cext未連接或容值異常。
5.根據(jù)權(quán)利要求1所述的一種帶外接電容檢測(cè)功能的LDO電路，其特征在于，所述的時(shí)鐘及時(shí)序電路，提供一個(gè)時(shí)鐘用于時(shí)序控制及電平檢測(cè)電路所用的設(shè)間隔時(shí)間，并控制電容檢測(cè)開(kāi)關(guān)Si的閉合和開(kāi)啟。
【專(zhuān)利摘要】本發(fā)明涉及一種帶外接電容檢測(cè)功能的LDO電路，包括內(nèi)置電壓基準(zhǔn)源、放大器、線(xiàn)性開(kāi)關(guān)M1、分壓反饋環(huán)路R1及R2、內(nèi)核電路及寄生電容C1、以及預(yù)設(shè)外掛電容Cext，所述的LDO電路還包括電容檢測(cè)開(kāi)關(guān)S1、電平檢測(cè)電路、以及時(shí)鐘及時(shí)序電路，所述的電容檢測(cè)開(kāi)關(guān)并聯(lián)在R1兩端并與時(shí)鐘及時(shí)序電路連接，所述的電平檢測(cè)電路一端接在放大器輸出端，另一端與時(shí)鐘及時(shí)序電路連接。與現(xiàn)有技術(shù)相比，本發(fā)明具有操作方便、可靠性高、成本低等優(yōu)點(diǎn)。
【IPC分類(lèi)】G05F1-56
【公開(kāi)號(hào)】CN104750155
【申請(qǐng)?zhí)枴緾N201510173937
【發(fā)明人】梁青武
【申請(qǐng)人】上海菱沃鉑智能技術(shù)有限公司
【公開(kāi)日】2015年7月1日
【申請(qǐng)日】2015年4月13日