一種可任意低壓輸出的基準源的制作方法
【技術領域】
[0001]本發(fā)明涉及一種可任意低壓輸出的基準源。
【背景技術】
[0002]現(xiàn)有的基準源設計包括電壓?；鶞试春碗娏髂；鶞试?，通常電壓模基準源的輸出電壓都在1.2V左右，最小工作電壓在1.5V以上，典型的BANDGAP結構需要的工作電流較多，通常都是要2uA以上的電流，如果需要采用更小的工作電流實現(xiàn)，通常都是考慮亞閾區(qū)基準源來實現(xiàn)。而亞閾區(qū)電壓?；鶞实墓ぷ麟娏鬏^小，輸出一般為1.2V，因此最小工作電壓較高。這些方案都無法同時滿足工作電壓低、工作電流小、輸出任意低電壓基準的要求。

【發(fā)明內容】

[0003]本發(fā)明目的是針對現(xiàn)有技術存在的缺陷提供一種可任意低壓輸出的基準源，該基準源是在亞閾區(qū)電壓?；A上進行改進設計的一種亞閾區(qū)電流?；鶞?，它能同時滿足低壓，低輸出和低工作電流的要求，在低電壓工作和要求待機功耗要求很苛刻的產品中會非常合適。
[0004]本發(fā)明為實現(xiàn)上述目的，采用如下技術方案:一種可任意低壓輸出的基準源，包括PM0S 管 Ml、PM0S 管 M2、NM0S 管 M3、NM0S 管 M4、PM0S 管 M5 和 PM0S 管 M6 ;其中，所述 PM0S管Ml、PM0S管M2、PM0S管M5和PM0S管M6的源極連接到啟動電路的正極端，所述NM0S管M3和NM0S管M4的源極連接到啟動電路的負極端；所述PM0S管M1、PM0S管M2、PM0S管M5和PM0S管M6的柵極彼此相互連接；所述NM0S管M3的漏極與所述PM0S管Ml的漏極連接；所述PM0S管M2的漏極通過電阻&連接到所述NM0S管M4的漏極；所述NM0S管M3的柵極與所述NM0S管M4的漏極連接；所述NM0S管M4的柵極與所述NM0S管M3的漏極連接；還包括PNP型三極管Q1，其基極和集電極均連接到啟動電路的負極端，其發(fā)射極與PM0S管M5的漏極連接；所述PM0S管M6的漏極通過電阻Ry連接到啟動電路的負極端；所述PM0S管M5的漏極與所述PM0S管M6的漏極之間設置有電阻Rx。
[0005]本發(fā)明的有益效果:本發(fā)明電路的最小工作電壓可以得到0.8V，滿足單節(jié)干電池的應用場合；且該電路功耗特別低，在目前的可穿戴產品場合，可以有效節(jié)能，延長產品使用壽命。另外，該電路基準電壓可以根據(jù)需要簡易調節(jié)，只需要調整電阻Rx與電阻Ry之間的關系，就能得到需要的任意低電壓基準溫度特性不發(fā)生改變，保持了電壓模溫度特性。
【附圖說明】
[0006]圖1本發(fā)明的電路原理圖。
【具體實施方式】
[0007]圖1所示，涉及一種可任意低壓輸出的基準源，包括PM0S管Ml、PM0S管M2、NM0S管 M3、NM0S 管 M4、PM0S 管 M5 和 PM0S 管 M6 ;其中，所述 PM0S 管 Ml、PM0S 管 M2、PM0S 管 M5和PMOS管M6的源極連接到啟動電路的正極端，所述NM0S管M3和NM0S管M4的源極連接到啟動電路的負極端；所述PM0S管M1、PM0S管M2、PM0S管M5和PM0S管M6的柵極彼此相互連接；所述NM0S管M3的漏極與所述PM0S管Ml的漏極連接；所述PM0S管M2的漏極通過電阻札連接到所述NM0S管M4的漏極；所述NM0S管M3的柵極與所述NM0S管M4的漏極連接；所述NM0S管M4的柵極與所述NM0S管M3的漏極連接；還包括PNP型三極管Q1，其基極和集電極均連接到啟動電路的負極端，其發(fā)射極與PM0S管M5的漏極連接；所述PM0S管M6的漏極通過電阻Ry連接到啟動電路的負極端；所述PM0S管M5的漏極與所述PM0S管M6的漏極之間設置有電阻Rx。
[0008]該電路的工作原理:M1-M4及電阻札組成了偏置電路，產生的偏置電流為:
[0009]I = nVJnm/Ri;---------------------------------------------(1)
[0010]其中，m為M3:M4的物理尺寸比，該電流具有正的溫度系數(shù)。
[0011]如果是正常的電壓模，基準電壓VREF= VBE+IR2=--------(2)
[0012]在本發(fā)明中，考慮得到一個具有零溫度系數(shù)的基準，最直接的想法是把電壓模基準乘以一個小于1的固定系數(shù)，那么就可以得到低壓基準。同時由于該偏置電路工作電壓可以低到0.8V，每一支路電流可以低到近0.luA，這樣整體電路的工作電流可以控制在0.5uA左右，滿足低功耗要求。電路實際上是通過15、16、01，&，&這幾個簡單的器件完成。
[0013]從圖1我們可以進行計算并得到如下公式:
[0014]Vref — [I_(V ref_Vbe)/Rx]Ry — I R y_VrefRy/Rx+VbeRy/Rx；------------------------(3)
[0015]將公式(3)整理變形得到:
[0016]VREF= (IR YRX+VBERY) / (RX+RY) ；-----------------------------------------(4)
[0017]帶入偏置電流I的計算公式則有:
[0018]VREF= (nV JnmRYRx/Rj+VBgRY)/ (RX+RY) ；---------------------------------(5)
[0019]假定取Rx= R 2，則能得到
[0020]VREF= (nV Jnm^/Rj+VB^RY/ (R2+RY) ；---------------------------------(6)
[0021]將公式(6)與公式(2)進行對比，得到亞閾區(qū)電流模的基準與電壓?；鶞实南禂?shù)關系為 RY/ (R2+RY) ο
[0022]可見，只需要在亞閾區(qū)電壓模的基礎上增加一路電路和一個電阻RY，就可以根據(jù)自己的需要任意改變基準源的輸出值，同時保證溫度特性不發(fā)生改變。
[0023]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【主權項】
1.一種可任意低壓輸出的基準源，其特征在于，包括PMOS管Ml、PMOS管M2、NMOS管M3、NMOS 管 M4、PMOS 管 M5 和 PMOS 管 M6 ;其中，所述 PMOS 管 Ml、PMOS 管 M2、PMOS 管 M5 和PMOS管M6的源極連接到啟動電路的正極端，所述NMOS管M3和NMOS管M4的源極連接到啟動電路的負極端；所述PMOS管M1、PM0S管M2、PM0S管M5和PMOS管M6的柵極彼此相互連接；所述NMOS管M3的漏極與所述PMOS管Ml的漏極連接；所述PMOS管M2的漏極通過電阻札連接到所述NMOS管M4的漏極；所述NMOS管M3的柵極與所述NMOS管M4的漏極連接；所述NMOS管M4的柵極與所述NMOS管M3的漏極連接；還包括PNP型三極管Q1，其基極和集電極均連接到啟動電路的負極端，其發(fā)射極與PMOS管M5的漏極連接；所述PMOS管M6的漏極通過電阻Ry連接到啟動電路的負極端；所述PMOS管M5的漏極與所述PMOS管M6的漏極之間設置有電阻Rx。
【專利摘要】本發(fā)明公開了一種可任意低壓輸出的基準源，包括PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5和PMOS管M6；還包括PNP型三極管Q1，其基極和集電極均連接到啟動電路的負極端，其發(fā)射極與PMOS管M5的漏極連接；所述PMOS管M6的漏極通過電阻Ry連接到啟動電路的負極端；所述PMOS管M5的漏極與所述PMOS管M6的漏極之間設置有電阻Rx。本發(fā)明電路的最小工作電壓可以得到0.8V，滿足單節(jié)干電池的應用場合；且該電路功耗特別低，在目前的可穿戴產品場合，可以有效節(jié)能，延長產品使用壽命。
【IPC分類】G05F1/56
【公開號】CN105320202
【申請?zhí)枴緾N201510737545
【發(fā)明人】吳國平, 劉桂芝, 周堯, 蔣小強
【申請人】無錫麟力科技有限公司
【公開日】2016年2月10日
【申請日】2015年11月3日