多軸運(yùn)動(dòng)控制器及其閉環(huán)pwm脈沖的控制方法
【專利摘要】本發(fā)明涉及一種數(shù)控技術(shù)領(lǐng)域的運(yùn)動(dòng)控制器及控制方法，具體是指基于雙核處理器的，一種多軸運(yùn)動(dòng)控制器及其閉環(huán)PWM脈沖的控制方法。包括主處理器核心、上位機(jī)、伺服驅(qū)動(dòng)器，上位機(jī)與主處理器核心之間通過(guò)串行總線連接，將運(yùn)動(dòng)指令數(shù)據(jù)傳送到主處理器核心，還包括一個(gè)協(xié)處理器核心和集成多通道的PWM控制器，以及共享內(nèi)存，所述PWM控制器與協(xié)處理器核心共同完成位置跟蹤；所述共享內(nèi)存、主處理器核心、PWM控制器、協(xié)處理器核心依次連接形成閉環(huán)。1.采用單路多核心DSP數(shù)字信號(hào)處理器，不存在處理器核心間共用數(shù)據(jù)一致性問(wèn)題，也提高了處理效率。2.將閉環(huán)PWM脈沖控制方法應(yīng)用到運(yùn)動(dòng)控制中。3.本發(fā)明技術(shù)易于擴(kuò)展應(yīng)用。
【專利說(shuō)明】
多軸運(yùn)動(dòng)控制器及其閉環(huán)PWM脈沖的控制方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種數(shù)控技術(shù)領(lǐng)域的運(yùn)動(dòng)控制器及控制方法，具體是指基于雙核處理器的，一種多軸運(yùn)動(dòng)控制器及其閉環(huán)PWM脈沖的控制方法。
【背景技術(shù)】
[0002]運(yùn)動(dòng)控制是數(shù)控技術(shù)的一個(gè)重要分支，經(jīng)過(guò)多年的發(fā)展，產(chǎn)生了多種技術(shù)解決方案，都有著各自的優(yōu)缺點(diǎn)。目前，通常采用的解決方案有:(1)CPU + FPGA方案，CPU進(jìn)行插補(bǔ)計(jì)算處理，F(xiàn)PGA根據(jù)插補(bǔ)計(jì)算處理的結(jié)果，輸出控制脈沖，控制電機(jī)運(yùn)動(dòng)。該方案分工合理，控制靈活，但是，需要在CPU與FPGA之間保持?jǐn)?shù)據(jù)同步，存在較大的延時(shí)誤差，輸出脈沖精度有限，導(dǎo)致控制性能不是很理想，并且運(yùn)動(dòng)控制器硬件成本較高。(2)CPU +專用插補(bǔ)芯片方案，CPU負(fù)責(zé)外圍的數(shù)據(jù)處理，插補(bǔ)與脈沖輸出由專用插補(bǔ)芯片完成。該方案存在控制精度高，外圍控制響應(yīng)快等優(yōu)點(diǎn)。但專用插補(bǔ)芯片還不能實(shí)現(xiàn)三軸以上插補(bǔ)算法處理，并且綜合成本很高，性價(jià)比很低。(3)單CPU方案，CHJ不僅負(fù)責(zé)插補(bǔ)計(jì)算處理，還負(fù)責(zé)輸出控制脈沖，并且，需要完成所有的外部信號(hào)響應(yīng)。該方案具有成本低廉的優(yōu)點(diǎn)。但在運(yùn)動(dòng)控制時(shí)，CPU往往處于高負(fù)荷或超負(fù)荷狀態(tài)下，很難保證各種中斷事件的及時(shí)響應(yīng)，也不能做到高精度脈沖輸出，高速控制能力差，外部信號(hào)響應(yīng)較慢，只適合于簡(jiǎn)單、低速的運(yùn)動(dòng)控制。綜合上述三種方案的優(yōu)缺點(diǎn)，本著低成本、高精度、控制靈活的目標(biāo)，本發(fā)明設(shè)計(jì)了基于雙核處理器的，一種多軸運(yùn)動(dòng)控制器及閉環(huán)P麗脈沖控制方法。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，擬在數(shù)控技術(shù)領(lǐng)域提出了一種新的運(yùn)動(dòng)控制器與控制方法，具體為一種多軸運(yùn)動(dòng)控制器及其閉環(huán)PWM脈沖的控制方法。
[0004]本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn)，包括主處理器核心、上位機(jī)、伺服驅(qū)動(dòng)器，上位機(jī)與主處理器核心之間通過(guò)串行總線連接，將運(yùn)動(dòng)指令數(shù)據(jù)傳送到主處理器核心，
還包括一個(gè)協(xié)處理器核心和集成多通道的PWM控制器，以及共享內(nèi)存，所述PWM控制器與協(xié)處理器核心共同完成位置跟蹤;所述共享內(nèi)存、主處理器核心、PWM控制器、協(xié)處理器核心依次連接形成閉環(huán)。
[0005]所述主處理器核心與協(xié)處理器核心并行工作，擁有各自獨(dú)立的運(yùn)行內(nèi)存空間，并且通過(guò)共享內(nèi)存交換數(shù)據(jù)；
主處理器核心產(chǎn)生的信號(hào)，包括同步信號(hào)、數(shù)字比較信號(hào)、P麗調(diào)頻信號(hào)等，使P麗控制器生成所需的脈沖信號(hào)；
協(xié)處理器核心接收PWM控制器產(chǎn)生的中斷信號(hào)，完成中斷事件處理，并將處理結(jié)果寫入共享內(nèi)存；
PWM控制器的每個(gè)通道產(chǎn)生脈沖控制信號(hào)，通過(guò)多通道分別輸出到相應(yīng)的伺服驅(qū)動(dòng)器，控制電機(jī)運(yùn)動(dòng)。
[0006]本發(fā)明包括以下控制步驟: 步驟1、上位機(jī)通過(guò)串行總線將運(yùn)動(dòng)控制指令數(shù)據(jù)發(fā)送到主處理器核心，主處理器核心I根據(jù)從共享內(nèi)存中讀取各運(yùn)動(dòng)軸的當(dāng)前位置與當(dāng)前速度，并且周期性地進(jìn)行插補(bǔ)算法處理;計(jì)算各軸在當(dāng)前周期應(yīng)該達(dá)到的目標(biāo)速度與目標(biāo)位置，并轉(zhuǎn)換成相應(yīng)通道的PWM脈沖頻率，向PffM控制器的相應(yīng)通道更新脈沖頻率，同時(shí)，向伺服驅(qū)動(dòng)器輸出運(yùn)動(dòng)方向信號(hào)；
步驟2、PWM控制器的各個(gè)通道根據(jù)主處理器核心計(jì)算出的相應(yīng)PffM脈沖頻率，輸出符合要求的高精度連續(xù)驅(qū)動(dòng)脈沖，伺服驅(qū)動(dòng)器接收到驅(qū)動(dòng)脈沖，控制相應(yīng)的軸電機(jī)運(yùn)動(dòng)；相應(yīng)地，PffM控制器在每個(gè)脈沖輸出時(shí)，同時(shí)產(chǎn)生一個(gè)與協(xié)處理器核心相應(yīng)通道的中斷請(qǐng)求；步驟3、接收到中斷請(qǐng)求的協(xié)處理器核心，執(zhí)行相應(yīng)通道的中斷服務(wù)處理程序，進(jìn)行位置跟蹤、計(jì)數(shù)等處理，并將處理結(jié)果寫入共享內(nèi)存，供主處理器核心在下一周期使用；
步驟4、重復(fù)步驟I至步驟3，硬件設(shè)備從共享內(nèi)存起，依次經(jīng)過(guò)主處理器核心、PffM控制器、協(xié)處理器核心返回共享內(nèi)存，形成一個(gè)完整的處理閉環(huán)，執(zhí)行一次在極短周期內(nèi)的運(yùn)動(dòng)控制;周期性地執(zhí)行上述計(jì)算，實(shí)現(xiàn)控制運(yùn)動(dòng)執(zhí)行機(jī)構(gòu)按預(yù)定軌跡運(yùn)動(dòng)。
[0007]本發(fā)明的優(yōu)點(diǎn)在于:
1.采用單路多核心DSP數(shù)字信號(hào)處理器，相對(duì)于多芯片解決方案，采用單路多核心DSP數(shù)據(jù)信號(hào)處理器，減少了主控制芯片數(shù)量，簡(jiǎn)化了板卡外圍電路，極大程度地降低硬件整體成本，同時(shí)，有利于提高控制器硬件的穩(wěn)定性;主處理器核心與協(xié)處理器核心之間通過(guò)共享內(nèi)存交換數(shù)據(jù)，不需要通過(guò)速度較慢的外部總線連接，沒(méi)有處理器核心通信開(kāi)銷，不存在處理器核心間共用數(shù)據(jù)一致性問(wèn)題，也提高了處理效率。
[0008]2.將閉環(huán)P麗脈沖控制方法應(yīng)用到運(yùn)動(dòng)控制中。多通道P麗控制器的各個(gè)通道完全并行工作，能夠靈活調(diào)節(jié)每個(gè)通道的輸出脈沖頻率，可以做到很高脈沖頻率，從而產(chǎn)生高精度高頻率的輸出控制脈沖。
[0009]3.本發(fā)明技術(shù)易于擴(kuò)展應(yīng)用。通過(guò)采用更高運(yùn)行頻率的處理器核心，和更多通道數(shù)的PffM控制器，可以輕松地?cái)U(kuò)展更多運(yùn)動(dòng)軸，以適用更為廣泛的多運(yùn)動(dòng)軸控制需求，同時(shí)，也更能體現(xiàn)出低硬件成本的優(yōu)勢(shì)。
【附圖說(shuō)明】
[0010]圖1為本發(fā)明硬件結(jié)構(gòu)圖。
[0011]圖2為本發(fā)明流程圖。
【具體實(shí)施方式】
[0012]下面結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例作進(jìn)一步說(shuō)明，參見(jiàn)附圖1至2所示，本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn)，包括主處理器核心1、上位機(jī)5、伺服驅(qū)動(dòng)器6，上位機(jī)5與主處理器核心I之間通過(guò)串行總線連接，將運(yùn)動(dòng)指令數(shù)據(jù)傳送到主處理器核心I，還包括一個(gè)協(xié)處理器核心2和集成多通道的PffM控制器3，以及共享內(nèi)存4，所述PffM控制器3與協(xié)處理器核心2共同完成位置跟蹤;所述共享內(nèi)存4、主處理器核心1、PWM控制器3、協(xié)處理器核心2依次連接形成閉環(huán)。
[0013]所述主處理器核心I與協(xié)處理器核心2并行工作，擁有各自獨(dú)立的運(yùn)行內(nèi)存空間，并且通過(guò)共享內(nèi)存4交換數(shù)據(jù)；
主處理器核心I產(chǎn)生的信號(hào)，包括同步信號(hào)、數(shù)字比較信號(hào)、PWM調(diào)頻信號(hào)等，使PWM控制器3生成所需的脈沖信號(hào)；
協(xié)處理器核心2接收PffM控制器3產(chǎn)生的中斷信號(hào)，完成中斷事件處理，并將處理結(jié)果寫入共享內(nèi)存4;
PWM控制器3的每個(gè)通道產(chǎn)生脈沖控制信號(hào)，通過(guò)多通道分別輸出到相應(yīng)的伺服驅(qū)動(dòng)器6，控制電機(jī)運(yùn)動(dòng)。
[0014]本發(fā)明包括以下控制步驟:
步驟1、上位機(jī)5通過(guò)串行總線將運(yùn)動(dòng)控制指令數(shù)據(jù)發(fā)送到主處理器核心1，主處理器核心I根據(jù)從共享內(nèi)存4中讀取各運(yùn)動(dòng)軸的當(dāng)前位置與當(dāng)前速度，并且周期性地進(jìn)行插補(bǔ)算法處理;計(jì)算各軸在當(dāng)前周期應(yīng)該達(dá)到的目標(biāo)速度與目標(biāo)位置，并轉(zhuǎn)換成相應(yīng)通道的PWM脈沖頻率，向PffM控制器3的相應(yīng)通道更新脈沖頻率，同時(shí)，向伺服驅(qū)動(dòng)器6輸出運(yùn)動(dòng)方向信號(hào)；步驟2、PWM控制器3的各個(gè)通道根據(jù)主處理器核心I計(jì)算出的相應(yīng)PffM脈沖頻率，輸出符合要求的高精度連續(xù)驅(qū)動(dòng)脈沖，伺服驅(qū)動(dòng)器6接收到驅(qū)動(dòng)脈沖，控制相應(yīng)的軸電機(jī)運(yùn)動(dòng)；相應(yīng)地，Pmi控制器3在每個(gè)脈沖輸出時(shí)，同時(shí)產(chǎn)生一個(gè)與協(xié)處理器核心2相應(yīng)通道的中斷請(qǐng)求；
步驟3、接收到中斷請(qǐng)求的協(xié)處理器核心2，執(zhí)行相應(yīng)通道的中斷服務(wù)處理程序，進(jìn)行位置跟蹤、計(jì)數(shù)等處理，并將處理結(jié)果寫入共享內(nèi)存4，供主處理器核心I在下一周期使用；步驟4、重復(fù)步驟I至步驟3，硬件設(shè)備從共享內(nèi)存4起，依次經(jīng)過(guò)主處理器核心1、PWM控制器3、協(xié)處理器核心2返回共享內(nèi)存4，形成一個(gè)完整的處理閉環(huán)，執(zhí)行一次在極短周期內(nèi)的運(yùn)動(dòng)控制;周期性地執(zhí)行上述計(jì)算，實(shí)現(xiàn)控制運(yùn)動(dòng)執(zhí)行機(jī)構(gòu)按預(yù)定軌跡運(yùn)動(dòng)。
[0015]進(jìn)一步具體地舉例包括，以硬件結(jié)構(gòu)基于TI 28035 DSP芯片為例，該芯片包含主處理器核心1、協(xié)處理器核心2、PWM控制器3、共享內(nèi)存4，該芯片內(nèi)部其它存儲(chǔ)器和外設(shè)此處未描述。主處理器核心I主頻60MHz，協(xié)處理器核心2主頻與主處理器核心I 一致，PWM控制器3的時(shí)鐘頻率為30MHz，共享內(nèi)存4類型為RAM，容量為256字節(jié)。主處理器核心I和協(xié)處理器核心2與共享內(nèi)存4之間均通過(guò)地址總線和數(shù)據(jù)總線通信，傳遞和接收共享數(shù)據(jù)。主處理器核心I與，P麗控制器3通過(guò)外設(shè)總線進(jìn)行同步信號(hào)、數(shù)字比較信號(hào)的交互。，P麗控制器3通過(guò)CPU總線將中斷信號(hào)傳遞給協(xié)處理器核心2。主處理器核心I與上位機(jī)5通過(guò)串口總線交互數(shù)據(jù)。協(xié)處理器核心2可響應(yīng)多個(gè)中斷處理任務(wù)。PffM控制器3也可產(chǎn)生多路脈沖輸出，控制多臺(tái)伺服驅(qū)動(dòng)器6，同時(shí)每一路脈沖產(chǎn)生一路中斷信號(hào)，協(xié)處理器核心2響應(yīng)每一路中斷信號(hào)后進(jìn)入該路中斷的任務(wù)處理。主處理器核心I和協(xié)處理器核心2通過(guò)共享內(nèi)存4交換數(shù)據(jù)。主處理器核心I接收上位機(jī)5發(fā)送的運(yùn)動(dòng)控制指令數(shù)據(jù)。
[0016]軟件結(jié)構(gòu)為主處理器核心I和協(xié)處理器核心2的程序并行執(zhí)行分布式處理。主處理器核心I的程序包含三個(gè)任務(wù)，任務(wù)一接收上位機(jī)5下發(fā)的NC指令數(shù)據(jù)，并將這些數(shù)據(jù)經(jīng)過(guò)插補(bǔ)算法處理后按軸數(shù)目生成每個(gè)軸每個(gè)插補(bǔ)周期的插補(bǔ)距離和目標(biāo)位置，同時(shí)將插補(bǔ)距離和目標(biāo)位置保存在一個(gè)循環(huán)隊(duì)列緩沖區(qū)，該緩沖區(qū)每個(gè)軸保存20個(gè)或更多插補(bǔ)周期的插補(bǔ)距離和目標(biāo)位置。任務(wù)二從循環(huán)隊(duì)列緩沖區(qū)中取出下一需要處理的插補(bǔ)周期的目標(biāo)位置，與保存的上一插補(bǔ)周期目標(biāo)位置比較得出下一周期的運(yùn)動(dòng)方向，并將下一周期目標(biāo)位置保存。同時(shí)任務(wù)二從共享內(nèi)存4讀取當(dāng)前軸實(shí)際運(yùn)動(dòng)的脈沖位置，與上一周期目標(biāo)位置相減得出位置誤差，將該誤差乘以一個(gè)比例因子后生成插補(bǔ)距離修正因子。最后從循環(huán)隊(duì)列緩沖區(qū)中取出下一周期插補(bǔ)距離，乘上修正因子，即得到軸的下一周期插補(bǔ)距離，將該距離除以插補(bǔ)周期得出脈沖頻率。將該脈沖頻率換算成脈沖周期后寫入對(duì)應(yīng)軸通道的PWM控制器寄存器即產(chǎn)生下一周期脈沖輸出。
[0017]脈沖位置反饋及脈沖頻率修正可用下列公式表示:
脈沖頻率=[下一周期插補(bǔ)距離X (當(dāng)前周期目標(biāo)位置-實(shí)際反饋脈沖位置)X比例因子]/插補(bǔ)周期
任務(wù)三控制各路脈沖的停止和方向改變。任務(wù)二產(chǎn)生下一插補(bǔ)周期的方向信號(hào)，如果下一周期的脈沖周期為零則任務(wù)二產(chǎn)生停止信號(hào)。任務(wù)三接收停止信號(hào)或換向信號(hào)后，實(shí)時(shí)判斷當(dāng)前脈沖是否結(jié)束，如果結(jié)束則立即控制脈沖停止;或立即控制脈沖換向。
[0018]本發(fā)明僅使用一顆雙核處理器，利用處理器內(nèi)部主處理器完成插補(bǔ)算法及插補(bǔ)緩沖區(qū)數(shù)據(jù)產(chǎn)生、PWM脈沖產(chǎn)生及運(yùn)動(dòng)位置修正，大大降低了硬件成本，同時(shí)滿足了多軸高速高精度運(yùn)動(dòng)性能要求。在所實(shí)施的TI 28035芯片平臺(tái)上四軸插補(bǔ)周期僅需400us，輸出脈沖頻率達(dá)到500KHZ，脈沖周期誤差僅為33ns。采用更高性能的處理器可以實(shí)現(xiàn)插補(bǔ)軸數(shù)更多且周期更短，并且輸出脈沖的性能更高。
[0019]本發(fā)明的創(chuàng)新點(diǎn)在于:
1、采用單路多核心DSP數(shù)字信號(hào)處理器。相對(duì)于多芯片解決方案，采用單路多核心DSP數(shù)據(jù)信號(hào)處理器，減少了主控制芯片數(shù)量，簡(jiǎn)化了板卡外圍電路，極大程度地降低硬件整體成本，同時(shí)，有利于提高控制器硬件的穩(wěn)定性;主處理器核心I與協(xié)處理器核心2之間通過(guò)共享內(nèi)存交換數(shù)據(jù)，不需要通過(guò)速度較慢的外部總線連接，沒(méi)有處理器核心通信開(kāi)銷，不存在處理器核心間共用數(shù)據(jù)一致性問(wèn)題，也提高了處理效率。
[0020]相對(duì)于單芯片解決方案，采用單路多核心DSP數(shù)字信號(hào)處理器，不僅擁有兩個(gè)處理器核心，同時(shí)，集成了多通道的PWM控制器3。主處理器核心1、協(xié)處理器核心2與PWM控制器3彼此完全獨(dú)立，并行工作，任務(wù)分配合理，分工又合作，充分挖掘各執(zhí)行單元的潛能和優(yōu)勢(shì)，最大程度地提高運(yùn)動(dòng)控制器的吞吐量，既能保證各中斷事件的及時(shí)響應(yīng)，也能做到高精度的脈沖輸出，滿足高速度、高頻率運(yùn)動(dòng)控制的需求。
[0021]2、將閉環(huán)P麗脈沖控制方法應(yīng)用到運(yùn)動(dòng)控制中。多通道的P麗控制器3的各個(gè)通道完全并行工作，能夠靈活調(diào)節(jié)每個(gè)通道的輸出脈沖頻率，可以做到很高脈沖頻率，從而產(chǎn)生高精度高頻率的輸出控制脈沖。由于PWM控制器3本身并不能做到對(duì)運(yùn)動(dòng)位置的跟蹤，而是由PffM控制器3與協(xié)處理器核心2共同完成位置跟蹤。具體地，PffM控制器3的每個(gè)通道在輸出脈沖時(shí)，能夠向協(xié)處理器核心2發(fā)出中斷請(qǐng)求，高運(yùn)行頻率的協(xié)處理核心2能及時(shí)響應(yīng)與處理PffM控制器3發(fā)出的每個(gè)中斷請(qǐng)求，執(zhí)行相應(yīng)的中斷服務(wù)處理程序，完成位置跟蹤、計(jì)算等處理，并將處理結(jié)果寫入共享內(nèi)存4，供主處理器核心I使用，形成一個(gè)從共享內(nèi)存4起，依次經(jīng)過(guò)主處理器核心1、P麗控制器3、協(xié)處理器核心2最終返回共享內(nèi)存4的控制閉環(huán)。達(dá)到高精度脈沖輸出與精確位置跟蹤的運(yùn)動(dòng)控制需求。
[0022]3、本發(fā)明技術(shù)易于擴(kuò)展應(yīng)用。通過(guò)采用更高運(yùn)動(dòng)頻率的處理器核心，和更多通道數(shù)的PWM控制器3，可以輕松地?cái)U(kuò)展更多運(yùn)動(dòng)軸，以適用更為廣泛的多運(yùn)動(dòng)軸控制需求，同時(shí)，也更能體現(xiàn)出低硬件成本的優(yōu)勢(shì)落。
【主權(quán)項(xiàng)】
1.多軸運(yùn)動(dòng)控制器及其閉環(huán)HVM脈沖的控制方法，包括主處理器核心(I)、上位機(jī)(5)、伺服驅(qū)動(dòng)器(6)，上位機(jī)(5)與主處理器核心(I)之間通過(guò)串行總線連接，將運(yùn)動(dòng)指令數(shù)據(jù)傳送到主處理器核心(I)，其特征在于， 還包括一個(gè)協(xié)處理器核心(2)和集成多通道的HVM控制器(3)，以及共享內(nèi)存(4)，所述PWM控制器(3)與協(xié)處理器核心(2)共同完成位置跟蹤；所述共享內(nèi)存(4)、主處理器核心(I)、PffM控制器(3 )、協(xié)處理器核心(2 )依次連接形成閉環(huán)。2.根據(jù)權(quán)利要求1所述的多軸運(yùn)動(dòng)控制器及其閉環(huán)PffM脈沖的控制方法，其特征在于: 所述主處理器核心(I)與協(xié)處理器核心(2)并行工作，并且通過(guò)共享內(nèi)存(4)交換數(shù)據(jù)。3.根據(jù)權(quán)利要求1所述的多軸運(yùn)動(dòng)控制器及其閉環(huán)PffM脈沖的控制方法，其特征在于: 主處理器核心(I)產(chǎn)生的信號(hào)使PWM控制器(3)生成所需的脈沖信號(hào)。4.根據(jù)權(quán)利要求1所述的多軸運(yùn)動(dòng)控制器及其閉環(huán)PffM脈沖的控制方法，其特征在于: 協(xié)處理器核心(2)接收PWM控制器(3)產(chǎn)生的中斷信號(hào)，完成中斷事件處理，并將處理結(jié)果寫入共享內(nèi)存(4)。5.根據(jù)權(quán)利要求1所述的多軸運(yùn)動(dòng)控制器及其閉環(huán)PffM脈沖的控制方法，其特征在于: PWM控制器(3)的每個(gè)通道產(chǎn)生脈沖控制信號(hào)，通過(guò)多通道分別輸出到相應(yīng)的伺服驅(qū)動(dòng)器(6)，控制電機(jī)運(yùn)動(dòng)。6.根據(jù)權(quán)利要求1或5所述的多軸運(yùn)動(dòng)控制器及其閉環(huán)PWM脈沖的控制方法，其特征在于包括以下控制步驟: 步驟1、上位機(jī)(5)通過(guò)串行總線將運(yùn)動(dòng)控制指令數(shù)據(jù)發(fā)送到主處理器核心(1)，主處理器核心(I)根據(jù)從共享內(nèi)存(4)中讀取各運(yùn)動(dòng)軸的當(dāng)前位置與當(dāng)前速度，并且周期性地進(jìn)行插補(bǔ)算法處理;計(jì)算各軸在當(dāng)前周期應(yīng)該達(dá)到的目標(biāo)速度與目標(biāo)位置，并轉(zhuǎn)換成相應(yīng)通道的P麗脈沖頻率，向PffM控制器(3)的相應(yīng)通道更新脈沖頻率，同時(shí)，向伺服驅(qū)動(dòng)器(6)輸出運(yùn)動(dòng)方向信號(hào)； 步驟2、PWM控制器(3)的各個(gè)通道根據(jù)主處理器核心(I)計(jì)算出的相應(yīng)PffM脈沖頻率，輸出符合要求的高精度連續(xù)驅(qū)動(dòng)脈沖，伺服驅(qū)動(dòng)器(6)接收到驅(qū)動(dòng)脈沖，控制相應(yīng)的軸電機(jī)運(yùn)動(dòng);相應(yīng)地，PWM控制器(3)在每個(gè)脈沖輸出時(shí)，同時(shí)產(chǎn)生一個(gè)與協(xié)處理器核心(2)相應(yīng)通道的中斷請(qǐng)求； 步驟3、接收到中斷請(qǐng)求的協(xié)處理器核心(2)，執(zhí)行相應(yīng)通道的中斷服務(wù)處理程序，進(jìn)行位置跟蹤、計(jì)數(shù)等處理，并將處理結(jié)果寫入共享內(nèi)存(4)，供主處理器核心(I)在下一周期使用； 步驟4、重復(fù)步驟I至步驟3，硬件設(shè)備從共享內(nèi)存(4)起，依次經(jīng)過(guò)主處理器核心(I)、PWM控制器(3)、協(xié)處理器核心(2)返回共享內(nèi)存(4)，形成一個(gè)完整的處理閉環(huán)，執(zhí)行一次在極短周期內(nèi)的運(yùn)動(dòng)控制;周期性地執(zhí)行上述計(jì)算，實(shí)現(xiàn)控制運(yùn)動(dòng)執(zhí)行機(jī)構(gòu)按預(yù)定軌跡運(yùn)動(dòng)。
【文檔編號(hào)】G05B19/042GK105824270SQ201610138140
【公開(kāi)日】2016年8月3日
【申請(qǐng)日】2016年3月11日
【發(fā)明人】龍佑喜, 曾勝田, 蔣衛(wèi)東
【申請(qǐng)人】長(zhǎng)沙晗光電子科技有限公司