一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置的制造方法
【專利摘要】本發(fā)明公開了一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，至少包括第一處理器模塊、第二處理器模塊以及底板，所述模塊各自獨(dú)立；底板至少包括DSP總線擴(kuò)展接口、主軸接口、輔助編碼器接口、運(yùn)動(dòng)軸接口、開關(guān)量輸入接口、數(shù)字量輸出接口、信號(hào)調(diào)理電路1、信號(hào)調(diào)理電路2、信號(hào)調(diào)理電路3、電源管理模塊、撥碼開關(guān)、運(yùn)動(dòng)軸接口、主軸接口、輔助編碼器接口、數(shù)字量輸出接口、開關(guān)量輸入接口和DSP總線擴(kuò)展接口。運(yùn)動(dòng)軸接口包括四個(gè)運(yùn)動(dòng)軸接口，主軸接口包括模擬主軸接口和數(shù)字主軸接口，撥碼開關(guān)的輸出值用于作為多軸運(yùn)動(dòng)控制器的ID號(hào)。本發(fā)明采用模塊化設(shè)計(jì)思想，各模塊相互獨(dú)立，可維護(hù)性較好，便于日后的升級(jí)，適用于多軸運(yùn)動(dòng)控制。
【專利說(shuō)明】
一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種多軸運(yùn)動(dòng)控制裝置，具體說(shuō)涉及一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制器，屬于自動(dòng)化和先進(jìn)制造領(lǐng)域。
【背景技術(shù)】
[0002]多軸運(yùn)動(dòng)控制技術(shù)是控制多個(gè)電機(jī)在多個(gè)坐標(biāo)軸(包括直線坐標(biāo)和旋轉(zhuǎn)坐標(biāo))上同時(shí)協(xié)調(diào)工作的運(yùn)動(dòng)控制技術(shù)。隨著多軸運(yùn)動(dòng)控制技術(shù)在機(jī)械加工、航天、化工、采礦、軍事等各個(gè)領(lǐng)域的廣泛應(yīng)用，出現(xiàn)了各種形式的多軸運(yùn)動(dòng)控制系統(tǒng)。運(yùn)動(dòng)控制器是多軸運(yùn)動(dòng)控制系統(tǒng)的核心設(shè)備，是通過對(duì)以電機(jī)驅(qū)動(dòng)的目標(biāo)裝置或設(shè)備進(jìn)行協(xié)調(diào)控制，使其按照預(yù)期的作業(yè)軌跡進(jìn)行運(yùn)動(dòng)的控制裝置。
[0003]根據(jù)伺服驅(qū)動(dòng)器在轉(zhuǎn)矩或速度控制模式下對(duì)模擬指令的需求，市場(chǎng)上多軸運(yùn)動(dòng)控制器普遍設(shè)計(jì)有模擬指令輸出電路。針對(duì)多軸運(yùn)動(dòng)控制器模擬指令輸出電路的設(shè)計(jì)問題，張寶泉采用了雙通道16位串行DAC芯片AD1866，并將其與DSP串行總線連接；代根學(xué)等選用四通道16位串行DAC芯片，串行DAC芯片接口在FPGA中實(shí)現(xiàn)；劉志偉采用四通道12位并行DAC芯片；以上設(shè)計(jì)中多軸運(yùn)動(dòng)控制器一般采用多通道DAC芯片，由于多通道DAC芯片內(nèi)部結(jié)構(gòu)原因，多軸運(yùn)動(dòng)控制器無(wú)法單獨(dú)控制各通道模擬指令輸出的時(shí)序。石江華選用了四塊單通道16位并行DAC芯片AD669，但該設(shè)計(jì)仍無(wú)法調(diào)節(jié)各通道模擬指令輸出的時(shí)序關(guān)系，且占用FPGA較多的1管腳。
[0004]目前市場(chǎng)上的多軸運(yùn)動(dòng)控制器，都是采用僅靠一個(gè)核心運(yùn)算單元控制所有運(yùn)動(dòng)軸的技術(shù)方案，在運(yùn)動(dòng)軸數(shù)較多時(shí)，存在核心運(yùn)算單元運(yùn)算量大、反饋信號(hào)采樣延時(shí)滯后和運(yùn)算處理時(shí)間過長(zhǎng)等問題。此外，目前市場(chǎng)上的多軸運(yùn)動(dòng)控制器沒有輔助編碼器接口和主軸接口。

【發(fā)明內(nèi)容】

[0005]針對(duì)當(dāng)前市場(chǎng)上多軸運(yùn)動(dòng)控制器的不足，本發(fā)明的提出，旨在實(shí)現(xiàn)一種多軸運(yùn)動(dòng)控制裝置。它基于DSP和FPGA，且只需要控制四個(gè)運(yùn)動(dòng)軸和一個(gè)主軸。當(dāng)運(yùn)動(dòng)軸數(shù)較多時(shí)，可選用多個(gè)該型裝置通過DSP總線擴(kuò)展接口掛接在自定義總線上，每個(gè)裝置都可以通過自定義總線與外設(shè)主控制裝置通訊，避免了當(dāng)運(yùn)動(dòng)軸數(shù)較多時(shí)出現(xiàn)的核心運(yùn)算單元運(yùn)算量大、反饋信號(hào)采樣延時(shí)滯后和運(yùn)算處理時(shí)間過長(zhǎng)等問題。此外，為實(shí)現(xiàn)對(duì)各通道模擬指令輸出時(shí)序的控制，同時(shí)避免占用FPGA過多的1管腳，本發(fā)明選用了五塊單通道16位串行DAC芯片，采用時(shí)分復(fù)用的方法，通過串行數(shù)據(jù)總線將運(yùn)動(dòng)指令發(fā)送到各運(yùn)動(dòng)軸的串行DAC芯片。
[0006]本發(fā)明的技術(shù)方案概述如下:
[0007]—種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:它至少包括第一處理模塊、第二處理器模塊以及底板；底板上至少包括信號(hào)調(diào)理電路1、信號(hào)調(diào)理電路2、信號(hào)調(diào)理電路
3、電源管理模塊、撥碼開關(guān)、DSP總線擴(kuò)展接口、主軸接口、輔助編碼器接口、運(yùn)動(dòng)軸接口、開關(guān)量輸入接口和數(shù)字量輸出接口 ；所述第一處理器模塊與第二處理器模塊各自獨(dú)立，通過1管腳連接。
[0008]所述信號(hào)調(diào)理電路I雙向輸入輸出端口分別與主軸接口、運(yùn)動(dòng)軸接口、輔助編碼器接口和第二處理器模塊連接；所述信號(hào)調(diào)理電路2的輸出端與所述第二處理器模塊連接，輸入端與開關(guān)量輸入接口連接；所述信號(hào)調(diào)理電路3的輸出端與底板上的數(shù)字量輸出接口連接，輸入端與第二處理器模塊連接；所述DSP總線擴(kuò)展接口一端與第一處理模塊連接，另一端與自定義總線接口連接；所述撥碼開關(guān)與第一處理模塊連接；所述電源管理模塊輸入端接外部直流電源，輸出端分別輸出所述各模塊所需工作電壓與所述各模塊連接；所述運(yùn)動(dòng)軸接口一端與信號(hào)調(diào)理電路I連接，另一端與外設(shè)的電機(jī)驅(qū)動(dòng)設(shè)備和各運(yùn)動(dòng)軸的編碼器連接；所述主軸接口包括模擬主軸接口和數(shù)字主軸接口 ；所述的模擬主軸接口和數(shù)字主軸接口一端與信號(hào)調(diào)理電路I連接，另一端與外設(shè)電機(jī)驅(qū)動(dòng)設(shè)備連接；所述開關(guān)量輸入接口一端與信號(hào)調(diào)理電路2連接，另一端接收軸限位、原點(diǎn)信號(hào)；所述輔助編碼器接口一端與信號(hào)調(diào)理電路模塊I連接，另一端與主軸的編碼器連接。
[0009]所述運(yùn)動(dòng)軸接口包括四個(gè)運(yùn)動(dòng)軸接口，分別是A運(yùn)動(dòng)軸接口、B運(yùn)動(dòng)軸接口、C運(yùn)動(dòng)軸接口、D運(yùn)動(dòng)軸接口 ；每個(gè)運(yùn)動(dòng)軸接口分別與外設(shè)伺服驅(qū)動(dòng)器和各軸的編碼器相連。
[0010]所述主軸接口包括模擬主軸接口和數(shù)字主軸接口 ；所述模擬主軸接口與外設(shè)模擬量主軸驅(qū)動(dòng)裝置相連；所述數(shù)字主軸接口與外設(shè)數(shù)字主軸驅(qū)動(dòng)裝置相連。
[0011]本發(fā)明所述撥碼開關(guān)與所述第一處理器模塊相連；當(dāng)有多個(gè)該多軸運(yùn)動(dòng)控制裝置掛接在自定義總線上時(shí)，所述撥碼開關(guān)用于作為多軸運(yùn)動(dòng)控制裝置的ID號(hào)使外設(shè)主控制裝置可以辨識(shí)每一個(gè)多軸運(yùn)動(dòng)控制裝置。
[0012]本發(fā)明所述第一處理器模塊，至少由一塊DSP芯片、一塊FPGA芯片、獨(dú)立的電源芯片、獨(dú)立的晶振、復(fù)位電路和JTAG/AS下載端口組成；所述第二處理模塊至少包括一塊FPGA芯片、獨(dú)立的電源芯片、獨(dú)立的晶振、復(fù)位電路和JTAG/AS下載端口 ；所述第一處理器模塊的DSP芯片與FPGA芯片連接。所述第一處理器模塊中的FPGA存儲(chǔ)每個(gè)多軸運(yùn)動(dòng)控制裝置的運(yùn)動(dòng)指令和反饋信息等數(shù)據(jù)，同時(shí)用于外設(shè)主控制裝置與所述第一處理器模塊中的DSP和第二處理器模塊的通信；所述第一處理器模塊中的DSP作為核心運(yùn)算單元，接收外設(shè)主控制裝置的控制指令并下發(fā)控制指令給第二處理器模塊；所述第二處理器模塊用于管理整個(gè)多軸運(yùn)動(dòng)控制裝置的1接口。
[0013]所述信號(hào)調(diào)理電路I至少包括模擬指令信號(hào)調(diào)理電路模塊、指令脈沖信號(hào)調(diào)理電路模塊和編碼器信號(hào)調(diào)理電路模塊；所述模擬指令信號(hào)調(diào)理電路模塊至少包括光耦隔離電路、多塊串行DAC芯片和功率放大電路；所述指令脈沖信號(hào)調(diào)理電路模塊至少包括光耦隔離電路和單端變差分電路；所述編碼器信號(hào)調(diào)理電路模塊至少包括光耦隔離電路、單端變差分電路和雙反相電路。
[0014]所述第二處理器模塊輸出的單路時(shí)鐘信號(hào)和單路串行數(shù)據(jù)信號(hào)經(jīng)過所述模擬指令信號(hào)調(diào)理電路模塊的光耦隔離電路后，分別與所述模擬指令信號(hào)調(diào)理電路模塊中各通道的串行DAC芯片的時(shí)鐘輸入端和串行數(shù)據(jù)信號(hào)輸入端相連，使所有串行DAC芯片工作在同一時(shí)鐘域內(nèi)；所述第二處理器模塊輸出的各通道的串行DAC芯片的多路控制信號(hào)經(jīng)過所述模擬指令信號(hào)調(diào)理電路模塊的光耦隔離電路后，分別與所述模擬指令信號(hào)調(diào)理電路模塊的對(duì)應(yīng)通道的串行DAC芯片的控制信號(hào)輸入端相連；所述模擬指令信號(hào)調(diào)理電路模塊的各通道的串行DAC芯片的輸出端分別與所述模擬指令信號(hào)調(diào)理電路模塊的對(duì)應(yīng)通道的功率放大電路的輸入端相連。
[0015]本發(fā)明的有益效果在于:
[0016](I)本發(fā)明兼容自定義總線，使用靈活；
[0017](2)本發(fā)明采用模塊化設(shè)計(jì)思想，它至少包括第一處理模塊，第二處理器模塊，以及底板；各模塊相互獨(dú)立，可維護(hù)性較好且便于日后的升級(jí)改造；
[0018](3)本發(fā)明采用撥碼開關(guān)，便于外設(shè)主控制裝置對(duì)該多軸運(yùn)動(dòng)控制裝置進(jìn)行識(shí)別；
[0019](4)本發(fā)明中，所述第一處理器模塊與所述第二處理器模塊分工明確，硬件架構(gòu)合理，提升了多軸運(yùn)動(dòng)控制系統(tǒng)的運(yùn)行效率。
【附圖說(shuō)明】
[0020]圖1為一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置的結(jié)構(gòu)示意圖；
[0021]圖2為模擬指令信號(hào)調(diào)理電路模塊的結(jié)構(gòu)示意圖；
[0022]圖3為指令脈沖信號(hào)調(diào)理電路模塊的結(jié)構(gòu)示意圖；
[0023]圖4為編碼器信號(hào)調(diào)理電路模塊的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說(shuō)明。
[0025]本發(fā)明一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，如圖1所示，該運(yùn)動(dòng)控制裝置至少包括第一處理器模塊、第二處理器模塊以及底板；所述第一處理器模塊與第二處理器模塊各自獨(dú)立，通過1管腳連接；所述第一處理器模塊與第二處理器模塊通過插槽接口搭建在底板上。
[0026]底板上至少包括信號(hào)調(diào)理電路1、信號(hào)調(diào)理電路2、信號(hào)調(diào)理電路3、電源管理模塊、撥碼開關(guān)、DSP總線擴(kuò)展接口、主軸接口、輔助編碼器接口、運(yùn)動(dòng)軸接口、開關(guān)量輸入接口和數(shù)字量輸出接口 ；所述信號(hào)調(diào)理電路I雙向輸入輸出端口分別與主軸接口、運(yùn)動(dòng)軸接口、輔助編碼器接口和第二處理器模塊連接；所述信號(hào)調(diào)理電路2的輸出端與所述第二處理器模塊連接，輸入端與開關(guān)量輸入接口連接；所述信號(hào)調(diào)理電路3的輸出端與底板上的數(shù)字量輸出接口連接，輸入端與第二處理器模塊連接；所述DSP總線擴(kuò)展接口一端與第一處理模塊連接，另一端與自定義總線接口連接；所述撥碼開關(guān)與第一處理模塊連接；所述電源管理模塊輸入端接外部直流電源，輸出端分別輸出所述各模塊所需工作電壓與所述各模塊連接；所述運(yùn)動(dòng)軸接口一端與信號(hào)調(diào)理電路I連接，另一端與外設(shè)的電機(jī)驅(qū)動(dòng)設(shè)備和編碼器連接；所述主軸接口包括模擬主軸接口和數(shù)字主軸接口 ；所述的模擬主軸接口和數(shù)字主軸接口一端與信號(hào)調(diào)理電路I連接，另一端與外設(shè)電機(jī)驅(qū)動(dòng)設(shè)備連接；所述開關(guān)量輸入接口一端與信號(hào)調(diào)理電路2連接，另一端接收軸限位、原點(diǎn)信號(hào)；所述輔助編碼器接口一端與信號(hào)調(diào)理電路模塊I連接，另一端與主軸的編碼器連接。
[0027]本發(fā)明所述第一處理器模塊，至少由一塊DSP芯片、一塊FPGA芯片、獨(dú)立的電源芯片、獨(dú)立的晶振、復(fù)位電路和JTAG/AS下載端口組成；所述第二處理模塊至少包括一塊FPGA芯片、獨(dú)立的電源芯片、獨(dú)立的晶振、復(fù)位電路和JTAG/AS下載端口 ；所述第一處理器模塊的DSP芯片與FPGA芯片通過1管腳連接。所述第一處理器模塊中的FPGA存儲(chǔ)每個(gè)多軸運(yùn)動(dòng)控制裝置的運(yùn)動(dòng)指令和反饋信息等數(shù)據(jù)，同時(shí)用于外設(shè)主控制裝置與所述第一處理器模塊中的DSP和第二處理器模塊的通信；所述第一處理器模塊中的DSP作為核心運(yùn)算單元，通過所述第一處理器模塊中的FPGA接收外設(shè)主控制裝置的控制指令并下發(fā)控制指令給第二處理器模塊；所述第二處理器模塊用于管理整個(gè)多軸運(yùn)動(dòng)控制裝置的1接口。
[0028]本發(fā)明所述撥碼開關(guān)與所述第一處理器模塊相連；當(dāng)多個(gè)該型多軸運(yùn)動(dòng)裝置掛接在自定義總線上時(shí)，所述撥碼開關(guān)的輸出值用作每個(gè)改型多軸運(yùn)動(dòng)控制裝置的ID號(hào)使外設(shè)主控制裝置可以辨識(shí)每一個(gè)該型多軸運(yùn)動(dòng)裝置。
[0029]所述運(yùn)動(dòng)軸接口包括四個(gè)運(yùn)動(dòng)軸接口，分別是A運(yùn)動(dòng)軸接口、B運(yùn)動(dòng)軸接口、C運(yùn)動(dòng)軸接口、D運(yùn)動(dòng)軸接口 ；每個(gè)運(yùn)動(dòng)軸接口分別與外設(shè)伺服驅(qū)動(dòng)器和各軸的增量式編碼器相連。
[0030]所述主軸接口包括模擬主軸接口和數(shù)字主軸接口 ；所述模擬主軸接口與外設(shè)模擬量主軸驅(qū)動(dòng)裝置相連；所述數(shù)字主軸接口與外設(shè)數(shù)字主軸驅(qū)動(dòng)裝置相連。
[0031]下面結(jié)合附圖對(duì)本實(shí)施例進(jìn)行進(jìn)一步說(shuō)明。
[0032]本發(fā)明總體結(jié)構(gòu)如圖1所示，對(duì)第一處理器模塊，本實(shí)施例采用了 TI公司的TMS320C67XX 系列的 DSP 芯片和 Altera 公司的 Cyclone 系列的 FPGA 芯片 EP1C12Q240C8 ；第一處理器模塊可以采用當(dāng)前任何廠家任意型號(hào)的主流的處理器代替實(shí)施例中的處理器模塊。對(duì)第二處理器模塊，本實(shí)施例采用了 Xilinx公司的FPGA芯片XC3S400A ;第二處理器模塊可以采用當(dāng)前任何廠家任意型號(hào)的主流的處理器代替實(shí)施例中的處理器模塊。開關(guān)量信號(hào)輸入接口至少由光耦隔離電路和反相器組成。其中光耦隔離電路一端與反相器連接，另一端接收外部各軸原點(diǎn)、限位信號(hào)；反相器一端與光耦隔離電路連接，另一端與信號(hào)調(diào)理電路2連接。數(shù)字量輸出接口至少由功率放大電路、光耦隔離電路、達(dá)林頓管電路組成；其中功率放大電路一端與信號(hào)調(diào)理電路模塊3連接，另一端與光耦隔離電路連接；光耦隔離電路一端與功率放大電路連接，另一端與達(dá)林頓管電路連接；達(dá)林頓管電路一端與光耦隔離電路連接，另一端與外設(shè)的電機(jī)驅(qū)動(dòng)器連接。電源管理模塊至少由電源管理芯片和穩(wěn)壓芯片組成，電源管理芯片與穩(wěn)壓芯片連接；其中電源管理芯片輸入端與外部電源連接。信號(hào)調(diào)理電路I至少由模擬指令信號(hào)調(diào)理電路模塊、指令脈沖信號(hào)調(diào)理電路模塊和編碼器信號(hào)調(diào)理電路模塊組成。
[0033]如圖2所示，模擬指令信號(hào)調(diào)理電路模塊由光耦隔離電路、串行DAC芯片和功率放大器組成；所述第二處理器模塊輸出的單路時(shí)鐘信號(hào)CLK和單路串行數(shù)據(jù)信號(hào)SDI經(jīng)過所述光耦隔離電路后，分別與各通道的所述串行DAC芯片的時(shí)鐘輸入端和串行數(shù)據(jù)信號(hào)輸入端相連，使所有串行DAC芯片工作在同一時(shí)鐘域內(nèi)；所述第二處理器模塊輸出的各通道串行DAC芯片的多路控制信號(hào)CLX (X = 1、2、3、4、M，分別對(duì)應(yīng)模擬信號(hào)輸出的軸號(hào):運(yùn)動(dòng)軸A、運(yùn)動(dòng)軸B、運(yùn)動(dòng)軸C、運(yùn)動(dòng)軸D和主軸)經(jīng)過所述光耦隔離電路后，分別與對(duì)應(yīng)通道的所述串行DAC芯片的控制信號(hào)輸入端相連；所述模擬指令信號(hào)調(diào)理電路模塊的各通道的所述串行DAC芯片的輸出端分別與對(duì)應(yīng)通道的所述功率放大電路的輸入端相連。所述模擬指令信號(hào)調(diào)理電路模塊的各通道的所述串行DAC芯片一端與所述光耦隔離電路連接，一端與所述模擬指令信號(hào)調(diào)理電路模塊的各通道的所述功率放大電路連接；所述模擬指令信號(hào)調(diào)理電路模塊的各通道的所述功率放大電路一端與所述模擬指令信號(hào)調(diào)理電路模塊的各通道的所述串行DAC芯片連接，另一端與所述運(yùn)動(dòng)軸接口和所述模擬主軸接口連接。本實(shí)施例采用單通道串行DAC714芯片作為串行DAC芯片。
[0034]如圖3所示，指令脈沖信號(hào)調(diào)理電路模塊至少由光耦隔離電路、單端變差分電路組成；其中光耦隔離電路一端與所述的第二處理器模塊方向信號(hào)輸出phydirek]與脈沖信號(hào)輸出phypulse[x] (X = 0、1、2、3、4，分別對(duì)應(yīng)數(shù)字信號(hào)輸出的軸號(hào):主軸、運(yùn)動(dòng)軸A、運(yùn)動(dòng)軸B、運(yùn)動(dòng)軸C、和運(yùn)動(dòng)軸D)連接，另一端與所述單端變差分電路連接；所述單端變差分電路一端與光耦隔離電路連接，另一端與所述運(yùn)動(dòng)軸接口和數(shù)字主軸接口連接。
[0035]如圖4所示，編碼器信號(hào)調(diào)理電路模塊至少由單端變差分電路、光耦隔離電路和雙反相電路組成；其中單端變差分電路一端與光耦隔離電路連接，另一端分別與所述運(yùn)動(dòng)軸接口和輔助編碼器接口連接；光耦隔離電路一端與單端變差分電路連接，另一端與雙反相電路連接；所述的雙反相電路一端與光耦隔離電路連接，另一端與所述的第二處理器模塊連接。圖中A [X] 土、B [X] 土是各軸相位差為90度的AB兩相編碼器差分信號(hào)輸入，Z [x] 土是各軸編碼器基準(zhǔn)脈沖差分信號(hào)輸入= 0、1、2、3、4，分別對(duì)應(yīng)反饋信號(hào)輸入的軸號(hào):主軸、運(yùn)動(dòng)軸A、運(yùn)動(dòng)軸B、運(yùn)動(dòng)軸C、和運(yùn)動(dòng)軸D。
[0036]在此說(shuō)明書中，應(yīng)當(dāng)指出，以上實(shí)施例僅是本發(fā)明較有代表性的例子。顯然，本發(fā)明不局限于上述具體實(shí)施例，還可以做出各種修改、變換、變形。因此，說(shuō)明書和附圖應(yīng)被認(rèn)為是說(shuō)明性的而非限制性的。凡是依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例做出任何簡(jiǎn)單修改、等同變化與修飾，均應(yīng)認(rèn)為屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:它至少包括第一處理器模塊、第二處理器模塊以及底板；所述底板至少包括DSP總線擴(kuò)展接口、主軸接口、輔助編碼器接口、運(yùn)動(dòng)軸接口、開關(guān)量輸入接口、數(shù)字量輸出接口、信號(hào)調(diào)理電路1、信號(hào)調(diào)理電路2、信號(hào)調(diào)理電路3、電源管理模塊、撥碼開關(guān)、運(yùn)動(dòng)軸接口、主軸接口、輔助編碼器接口、數(shù)字量輸出接口、開關(guān)量輸入接口和DSP總線擴(kuò)展接口 ；所述第一處理器模塊、第二處理器模塊各自獨(dú)立，所述第一處理器模塊與所述第二處理器模塊之間通過1管腳連接。2.根據(jù)權(quán)利要求1所述的一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制器，其特征在于:所述信號(hào)調(diào)理電路I與運(yùn)動(dòng)軸接口、主軸接口、輔助編碼器接口和第二處理器模塊相連；所述信號(hào)調(diào)理電路2與開關(guān)量輸入接口和第二處理器模塊相連；所述信號(hào)調(diào)理電路3與數(shù)字量輸出接口和第二處理器模塊相連；所述DSP總線擴(kuò)展接口的一端與第一處理器模塊相連，另一端與外設(shè)主控制裝置相連。3.根據(jù)權(quán)利要求1所述的一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:所述運(yùn)動(dòng)軸接口包括四個(gè)運(yùn)動(dòng)軸接口，分別是A運(yùn)動(dòng)軸接口、B運(yùn)動(dòng)軸接口、C運(yùn)動(dòng)軸接口、D運(yùn)動(dòng)軸接口 ；每個(gè)運(yùn)動(dòng)軸接口分別與外設(shè)伺服驅(qū)動(dòng)器相連。4.根據(jù)權(quán)利要求1所述的一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:所述主軸接口包括模擬主軸接口和數(shù)字主軸接口 ；所述模擬主軸接口與外設(shè)模擬主軸驅(qū)動(dòng)裝置相連；所述數(shù)字主軸接口與外設(shè)數(shù)字主軸驅(qū)動(dòng)裝置相連。5.根據(jù)權(quán)利要求1所述的一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:所述撥碼開關(guān)的輸出值用于作為多軸運(yùn)動(dòng)控制器的ID號(hào)，它的輸出端與第一處理器模塊相連接。6.根據(jù)權(quán)利要求1所述的一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:所述第一處理器模塊，至少由一塊DSP芯片、一塊FPGA芯片、獨(dú)立的電源芯片、獨(dú)立的晶振、復(fù)位電路和JTAG/AS下載端口組成；所述第二處理模塊至少包括一塊FPGA芯片、獨(dú)立的電源芯片、獨(dú)立的晶振、復(fù)位電路和JTAG/AS下載端口 ；所述第一處理器模塊的DSP芯片與第一處理器模塊的FPGA芯片之間通過1管腳連接。7.根據(jù)權(quán)利要求1所述的一種模塊化的簡(jiǎn)易運(yùn)動(dòng)控制裝置，其特征在于:所述信號(hào)調(diào)理電路I至少包括模擬指令信號(hào)調(diào)理電路模塊、指令脈沖信號(hào)調(diào)理電路模塊和編碼器信號(hào)調(diào)理電路模塊；所述模擬指令信號(hào)調(diào)理電路模塊至少包括光耦隔離電路、多塊串行DAC芯片和功率放大電路；所述指令脈沖信號(hào)調(diào)理電路模塊至少包括光耦隔離電路和單端變差分電路；所述編碼器信號(hào)調(diào)理電路模塊至少包括光耦隔離電路、單端變差分電路和雙反相電路。8.根據(jù)權(quán)利要求7所述的一種模塊化的簡(jiǎn)易多軸運(yùn)動(dòng)控制裝置，其特征在于:所述第二處理器模塊輸出的時(shí)鐘信號(hào)和串行數(shù)據(jù)信號(hào)經(jīng)過所述模擬指令信號(hào)調(diào)理電路模塊的光耦隔離電路后，分別與所述模擬指令信號(hào)調(diào)理電路模塊的各塊串行DAC芯片的時(shí)鐘信號(hào)和串行數(shù)據(jù)信號(hào)輸入端相連；所述第二處理器模塊輸出的各塊串行DAC芯片的控制信號(hào)經(jīng)過所述模擬指令信號(hào)調(diào)理電路模塊的光耦隔離電路后，分別與所述模擬指令信號(hào)調(diào)理電路模塊的對(duì)應(yīng)的各塊串行DAC芯片的控制信號(hào)輸入端相連；所述模擬指令信號(hào)調(diào)理電路模塊的各塊串行DAC芯片的輸出端分別與對(duì)應(yīng)的所述模擬指令信號(hào)調(diào)理電路模塊的功率放大電路的輸入端相連。
【文檔編號(hào)】G05B19/418GK105892413SQ201410771238
【公開日】2016年8月24日
【申請(qǐng)日】2014年12月15日
【發(fā)明人】潘海鴻, 陳琳, 何蘊(yùn)達(dá), 韋慶情, 黃炳瓊, 董海濤
【申請(qǐng)人】廣西大學(xué)