一種電機(jī)控制器與電機(jī)系統(tǒng)、以及使用該電機(jī)系統(tǒng)的關(guān)節(jié)的制作方法
【專利摘要】本發(fā)明涉及一種電機(jī)控制器與電機(jī)系統(tǒng)、以及使用該電機(jī)系統(tǒng)的關(guān)節(jié)，其中，所述電機(jī)控制器，包括：FPGA芯片；CPU，所述CPU燒錄于所述FPGA芯片；電機(jī)控制系統(tǒng)，所述電機(jī)控制系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以控制電機(jī)；電機(jī)信號采集系統(tǒng)，所述電機(jī)信號采集系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以接收電機(jī)信號。所述電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn)；接口的擴(kuò)展和縮減成本低；物理管腳可任意配置，接口位置靈活性高，便于布線；能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
【專利說明】
一種電機(jī)控制器與電機(jī)系統(tǒng)、以及使用該電機(jī)系統(tǒng)的關(guān)節(jié)
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于機(jī)器人控制領(lǐng)域，特別涉及一種電機(jī)控制器與電機(jī)系統(tǒng)、以及使用該電機(jī)系統(tǒng)的關(guān)節(jié)。
【背景技術(shù)】
[0002]關(guān)節(jié)是機(jī)械臂的基本單元，對機(jī)械臂的控制有賴于對關(guān)節(jié)的控制。通常情況下，關(guān)節(jié)應(yīng)當(dāng)滿足如下要求:
[0003](I)關(guān)節(jié)上需要嵌入具有多種類型接口的控制器，所述接口至少需要多種格式、多種功能，甚至需要定制功能的傳感器接口，電機(jī)驅(qū)動接口和高速的通信總線接口。
[0004]但是現(xiàn)有技術(shù)中，控制器上接口通常數(shù)量、位置和功能都是固定的，如果要滿足上述要求，則需要大量的外圍電路以實(shí)現(xiàn)接口拓展或者功能拓展，還需要使用軟件來實(shí)現(xiàn)定制功能的接口，還需要大量的軟件算法去實(shí)現(xiàn)信號處理。
[0005]這會導(dǎo)致外圍電路成本增加，物料和維護(hù)成本增加;CPU損耗過大，信號傳輸周期長，對關(guān)節(jié)的控制精度低;對于不同配置的關(guān)節(jié)，無法實(shí)現(xiàn)快速移植，開發(fā)成本高。
[0006](2)該控制器的體積要盡可能的小，以便于嵌入到關(guān)節(jié)中，這有利于減小機(jī)械臂的體積，提尚其集成度。
[0007]但是，現(xiàn)有技術(shù)中的外圍電路面積過大，導(dǎo)致控制器無法縮小，不能實(shí)現(xiàn)高度的機(jī)電一體化。
[0008]綜上所述，現(xiàn)有控制器的接口位置、數(shù)量與功能固定。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在于解決現(xiàn)有技術(shù)中控制器的接口位置、數(shù)量與功能固定的問題。
[0010]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種電機(jī)控制器，包括:
[0011]FPGA芯片；
[0012]CPU，所述CPU燒錄于所述FPGA芯片；
[0013]電機(jī)控制系統(tǒng)，所述電機(jī)控制系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以控制電機(jī)；
[0014]電機(jī)信號采集系統(tǒng)，所述電機(jī)信號采集系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以接收電機(jī)信號。
[0015]進(jìn)一步，所述FPGA芯片采用ALTERA EP3C系列芯片。
[0016]進(jìn)一步，所述CPU為N1S II微處理器。
[0017]進(jìn)一步，電機(jī)控制系統(tǒng)包括:
[0018]電機(jī)驅(qū)動模塊，所述電機(jī)驅(qū)動模塊連接所述CPU，用于接收所述CPU指令以驅(qū)動電機(jī)，并采集電機(jī)轉(zhuǎn)子位置；
[0019]電機(jī)制動模塊，所述電機(jī)制動模塊連接所述CPU，用于接收所述CPU指令以制動電機(jī)。
[0020]進(jìn)一步，電機(jī)驅(qū)動模塊包括:
[0021]PffM發(fā)生器，用于發(fā)送控制信號以驅(qū)動電機(jī)；
[0022]霍爾信號采集器，用于采集電機(jī)轉(zhuǎn)子位置。
[0023]進(jìn)一步，電機(jī)信號采集系統(tǒng)包括:
[0024]力矩傳感器接收模塊，所述力矩傳感器接收模塊連接所述CPU，用于將力矩信息傳輸給所述CPU，并接收所述CPU發(fā)布的指令；
[0025]位置接收模塊，所述位置接收模塊連接所述CPU，用于將位置信息傳輸給所述CPU，并接收所述(PU發(fā)布的指令；
[0026]電流采集模塊，所述電流采集模塊連接所述CPU，用于將電流信息傳輸給所述CPU，并接收所述(PU發(fā)布的指令。
[0027]進(jìn)一步，位置接收模塊包括:
[0028]光電編碼器接收模塊，用于接收電機(jī)的絕對位置信息；
[0029]磁編碼器接收模塊，用于接收電機(jī)的相對位置信息。
[0030]進(jìn)一步，還包括:
[0031 ] 上層通訊模塊，所述上層通訊模塊通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，所述上層通訊模塊連接所述CPU，用于傳輸上層控制器指令信息給所述CPU，并接收所述(PU反饋的信息。
[0032]進(jìn)一步，所述FPGA芯片上還設(shè)置有On Chip RAM、P10與JTAG。
[0033]與現(xiàn)有技術(shù)相比，本技術(shù)方案具有以下優(yōu)點(diǎn):
[0034]本技術(shù)方案的電機(jī)控制器采用FPGA芯片，可以采用編程的方法來實(shí)現(xiàn)功能模塊，并構(gòu)建相應(yīng)的對外接口。理論上講，只要芯片的管腳和內(nèi)部的邏輯資源足夠，就可以根據(jù)需要進(jìn)行編程以實(shí)現(xiàn)所需的功能模塊和對外的接口。這克服了現(xiàn)有技術(shù)中控制器的接口數(shù)量、位置、功能固定的問題;本技術(shù)方案的電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn)；接口的擴(kuò)展和縮減成本低;物理管腳可任意配置，接口位置靈活性高，便于布線；能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
[0035]進(jìn)一步，功能模塊可以通過硬件編程語言實(shí)現(xiàn)，且所述硬件語言編程可實(shí)現(xiàn)對信號的硬件處理，其處理方式為并行方式，速度快。
[0036]本發(fā)明還提供一種電機(jī)系統(tǒng)，包括:
[0037]上述的電機(jī)控制器；
[0038]電機(jī)，所述電機(jī)與所述電機(jī)控制系統(tǒng)和電機(jī)信號采集系統(tǒng)連接。
[0039]進(jìn)一步，還包括:
[0040]三相逆變電路，電機(jī)通過三相逆變電路與PWM發(fā)生器連接，所述PWM發(fā)生器通過控制三相逆變電路控制電機(jī)的驅(qū)動。
[0041 ] 進(jìn)一步，還包括:
[0042]減速器，所述減速器與電機(jī)連接；
[0043]抱閘，所述抱閘與減速器和電機(jī)制動模塊連接。
[0044]進(jìn)一步，還包括:
[0045]磁編碼器，所述磁編碼器與電機(jī)和磁編碼器接收模塊連接。
[0046]進(jìn)一步，還包括:
[0047]力矩傳感器，所述力矩傳感器與力矩傳感器接收模塊連接，并通過減速器與電機(jī)連接。
[0048]進(jìn)一步，還包括:
[0049]絕對位置傳感器，所述絕對位置傳感器通過減速器與電機(jī)連接，以采集電機(jī)的絕對位置信息；
[0050]光電編碼器，所述光電編碼器與絕對位置傳感器和光電編碼器接收模塊連接，所述光電編碼器對絕對位置信息進(jìn)行編碼，并將編碼后的絕對位置信息發(fā)送至光電編碼器接收模塊。
[0051 ]與現(xiàn)有技術(shù)相比，本技術(shù)方案具有以下優(yōu)點(diǎn):
[0052]本技術(shù)方案的電機(jī)系統(tǒng)包括電機(jī)控制器，所述電機(jī)控制器采用FPGA芯片，可以采用編程的方法來實(shí)現(xiàn)功能模塊，并構(gòu)建相應(yīng)的對外接口。理論上講，只要芯片的管腳和內(nèi)部的邏輯資源足夠，就可以根據(jù)需要進(jìn)行編程以實(shí)現(xiàn)所需的功能模塊和對外的接口。這克服了現(xiàn)有技術(shù)中控制器的接口數(shù)量、位置、功能固定的問題;本技術(shù)方案的電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn);接口的擴(kuò)展和縮減成本低;物理管腳可任意配置，接口位置靈活性高，便于布線;能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
[0053]本發(fā)明還提供一種關(guān)節(jié)，包括:一個以上的上述的電機(jī)系統(tǒng)。
[0054]與現(xiàn)有技術(shù)相比，本技術(shù)方案具有以下優(yōu)點(diǎn):
[0055]本技術(shù)方案的關(guān)節(jié)包括電機(jī)系統(tǒng)，所述電機(jī)系統(tǒng)包括電機(jī)控制器，所述電機(jī)控制器采用FPGA芯片，可以采用編程的方法來實(shí)現(xiàn)功能模塊，并構(gòu)建相應(yīng)的對外接口。理論上講，只要芯片的管腳和內(nèi)部的邏輯資源足夠，就可以根據(jù)需要進(jìn)行編程以實(shí)現(xiàn)所需的功能模塊和對外的接口。這克服了現(xiàn)有技術(shù)中控制器的接口數(shù)量、位置、功能固定的問題;本技術(shù)方案的電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn);接口的擴(kuò)展和縮減成本低;物理管腳可任意配置，接口位置靈活性高，便于布線；能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
【附圖說明】
[0056]圖1為本發(fā)明第一實(shí)施例中電機(jī)控制器的示意圖；
[0057]圖2為本發(fā)明第二實(shí)施例中電機(jī)系統(tǒng)的示意圖。
[0058](注意:附圖中的所示結(jié)構(gòu)只是為了說明本發(fā)明特征的示意，并非是要依據(jù)附圖所示結(jié)構(gòu)。)
【具體實(shí)施方式】
[0059]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0060]第一實(shí)施例
[0061 ]本實(shí)施例提供了一種電機(jī)控制器。
[0062]參考圖1，本實(shí)施例的電機(jī)控制器包括FPGA芯片，CPU，電機(jī)控制系統(tǒng)和電機(jī)信號采集系統(tǒng)。
[0063]所述FPGA芯片可以采用編程的方法來實(shí)現(xiàn)功能模塊，并構(gòu)建相應(yīng)的對外接口。理論上講，只要芯片的管腳和內(nèi)部的邏輯資源足夠，就可以根據(jù)需要進(jìn)行編程以實(shí)現(xiàn)所需的功能模塊和對外的接口。
[0064]在本實(shí)施例中，編程的方法可以為硬件編程語言，如VHDL語言。功能模塊采用硬件編程語言實(shí)現(xiàn)，可實(shí)現(xiàn)對信號的硬件處理，其處理方式為并行方式，速度快。
[0065]在本實(shí)施例中，所述FPGA芯片采用ALTERA EP3C系列芯片。
[0066]所述CPU通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，在本實(shí)施例中，所述CPU為N1S II微處理器。
[0067]所述電機(jī)控制系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以控制電機(jī)。
[0068]參考圖1，在本實(shí)施例中，所述電機(jī)控制系統(tǒng)包括電機(jī)驅(qū)動模塊和電機(jī)制動模塊。
[0069]所述電機(jī)驅(qū)動模塊連接所述CPU，用于接收所述CPU指令以驅(qū)動電機(jī)，并采集電機(jī)轉(zhuǎn)子位置。
[0070]在本實(shí)施例中，電機(jī)驅(qū)動模塊包括PffM發(fā)生器和霍爾信號采集器。
[0071]所述PWM發(fā)生器用于發(fā)送控制信號以驅(qū)動電機(jī);所述霍爾信號采集器用于采集電機(jī)轉(zhuǎn)子位置。
[0072]所述電機(jī)制動模塊連接所述CPU，用于接收所述CPU指令以制動電機(jī)。
[0073]所述電機(jī)信號采集系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以接收電機(jī)信號。
[0074]在本實(shí)施例中，電機(jī)信號采集系統(tǒng)包括:力矩傳感器接收模塊、位置接收模塊和電流采集模塊。
[0075]所述力矩傳感器接收模塊連接所述CPU，用于將力矩信息傳輸給所述CPU，并接收所述CHJ發(fā)布的指令。
[0076]所述位置接收模塊連接所述CPU，用于將位置信息傳輸給所述CPU，并接收所述CPU發(fā)布的指令。
[0077]在本實(shí)施例中，位置接收模塊包括光電編碼器接收模塊和磁編碼器接收模塊。
[0078]所述光電編碼器接收模塊用于接收電機(jī)的絕對位置信息；所述磁編碼器接收模塊，用于接收電機(jī)的相對位置信息。
[0079 ]所述電流采集模塊連接所述CPU，用于將電流信息傳輸給所述CPU，并接收所述CPU發(fā)布的指令。
[0080]在本實(shí)施例中，所述電機(jī)控制器還包括上層通訊模塊，所述上層通訊模塊通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，所述上層通訊模塊連接所述CPU，用于傳輸上層控制器指令信息給所述CPU，并接收所述CPU反饋的信息。
[0081 ] 在本實(shí)施例中，所述FPGA芯片上還設(shè)置有On Chip RAM、P10與JTAG。
[0082]本實(shí)施例的電機(jī)控制器克服了現(xiàn)有技術(shù)中控制器的接口數(shù)量、位置、功能固定的問題；電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn);接口的擴(kuò)展和縮減成本低;物理管腳可任意配置，接口位置靈活性高，便于布線;能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
[0083]第二實(shí)施例
[0084]本實(shí)施例提供了一種電機(jī)系統(tǒng)。
[0085]參考圖2，本實(shí)施例的電機(jī)系統(tǒng)包括:電機(jī)和第一實(shí)施例所述的電機(jī)控制器。所述電機(jī)與所述控制器的電機(jī)控制系統(tǒng)和電機(jī)信號采集系統(tǒng)連接。
[0086]所述的電機(jī)控制器采用FPGA芯片，可以采用編程的方法來實(shí)現(xiàn)功能模塊，并構(gòu)建相應(yīng)的對外接口。理論上講，只要芯片的管腳和內(nèi)部的邏輯資源足夠，就可以根據(jù)需要進(jìn)行編程以實(shí)現(xiàn)所需的功能模塊和對外的接口。
[0087]參考圖2，本實(shí)施例中，所述的電機(jī)系統(tǒng)還包括:三相逆變電路。
[0088]所述電機(jī)通過三相逆變電路與PWM發(fā)生器連接，所述PffM發(fā)生器通過控制三相逆變電路控制電機(jī)的驅(qū)動。
[0089]當(dāng)關(guān)節(jié)需要運(yùn)動時，所述CPU發(fā)出驅(qū)動指令給所述PffM發(fā)生器，所述PWM發(fā)生器控制三相逆變電路使電機(jī)驅(qū)動，從而實(shí)現(xiàn)關(guān)節(jié)的運(yùn)動。所述PWM發(fā)生器將電機(jī)驅(qū)動信息反饋給所述 CPU。
[0090]本實(shí)施例中，還包括:減速器和抱閘。
[0091]所述減速器與電機(jī)連接。
[0092]所述抱閘與減速器和電機(jī)制動模塊連接。
[0093]當(dāng)關(guān)節(jié)需要制動時，所述CPU發(fā)出制動指令給所述電機(jī)制動模塊，所述電機(jī)制動模塊將制動指令傳送至所述抱閘和減速器，通過抱閘和減速器實(shí)現(xiàn)電機(jī)的制動。
[0094]本實(shí)施例中，還包括磁編碼器。
[0095]所述磁編碼器與電機(jī)和磁編碼器接收模塊連接。
[0096]本實(shí)施例中，還包括力矩傳感器。
[0097]所述力矩傳感器與力矩傳感器接收模塊連接，并通過減速器與電機(jī)連接。
[0098]本實(shí)施例中，還包括絕對位置傳感器與光電編碼器。
[0099]所述絕對位置傳感器通過減速器與電機(jī)連接，以采集電機(jī)的絕對位置信息。
[0100]所述光電編碼器與絕對位置傳感器和光電編碼器接收模塊連接，所述光電編碼器對絕對位置傳感器采集的絕對位置信息進(jìn)行編碼，并將編碼后的絕對位置信息發(fā)送至光電編碼器接收模塊。
[0101]本技術(shù)方案的電機(jī)系統(tǒng)包括電機(jī)控制器，克服了現(xiàn)有技術(shù)中控制器的接口數(shù)量、位置、功能固定的問題;本技術(shù)方案的電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn);接口的擴(kuò)展和縮減成本低;物理管腳可任意配置，接口位置靈活性高，便于布線；能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
[0102]第三實(shí)施例
[0103]本實(shí)施例提供了一種包含一個以上的第二實(shí)施例中所述的電機(jī)系統(tǒng)的關(guān)節(jié)，所述關(guān)節(jié)內(nèi)設(shè)有所述電機(jī)系統(tǒng)。
[0104]所述關(guān)節(jié)包括電機(jī)系統(tǒng)，所述電機(jī)系統(tǒng)包括所述電機(jī)控制器，所述電機(jī)控制器采用FPGA芯片，可以采用編程的方法來實(shí)現(xiàn)功能模塊，并構(gòu)建相應(yīng)的對外接口。理論上講，只要芯片的管腳和內(nèi)部的邏輯資源足夠，就可以根據(jù)需要進(jìn)行編程以實(shí)現(xiàn)所需的功能模塊和對外的接口。這克服了現(xiàn)有技術(shù)中控制器的接口數(shù)量、位置、功能固定的問題;本技術(shù)方案的電機(jī)控制器功能模塊可根據(jù)需要進(jìn)行編程實(shí)現(xiàn);接口的擴(kuò)展和縮減成本低;物理管腳可任意配置，接口位置靈活性高，便于布線;能夠?qū)⒋罅康耐獠侩娐穬?nèi)置，減少板卡面積，從而實(shí)現(xiàn)高度的機(jī)電一體化。
[0105]以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.一種電機(jī)控制器，其特征在于，包括: FPGA芯片； CPU，所述CRJ燒錄于所述FPGA芯片； 電機(jī)控制系統(tǒng)，所述電機(jī)控制系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以控制電機(jī)； 電機(jī)信號采集系統(tǒng)，所述電機(jī)信號采集系統(tǒng)通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，且與CPU連接以接收電機(jī)信號。2.根據(jù)權(quán)利要求1所述的電機(jī)控制器，其特征在于，所述FPGA芯片采用ALTERAEP3C系列芯片。3.根據(jù)權(quán)利要求1所述的電機(jī)控制器，其特征在于，所述CRJ為N1SII微處理器。4.根據(jù)權(quán)利要求1所述的電機(jī)控制器，其特征在于，電機(jī)控制系統(tǒng)包括: 電機(jī)驅(qū)動模塊，所述電機(jī)驅(qū)動模塊連接所述CPU，用于接收所述CPU指令以驅(qū)動電機(jī)，并采集電機(jī)轉(zhuǎn)子位置； 電機(jī)制動模塊，所述電機(jī)制動模塊連接所述CPU，用于接收所述CPU指令以制動電機(jī)。5.根據(jù)權(quán)利要求4所述的電機(jī)控制器，其特征在于，電機(jī)驅(qū)動模塊包括: PWM發(fā)生器，用于發(fā)送控制信號以驅(qū)動電機(jī)； 霍爾信號采集器，用于采集電機(jī)轉(zhuǎn)子位置。6.根據(jù)權(quán)利要求1所述的電機(jī)控制器，其特征在于，電機(jī)信號采集系統(tǒng)包括: 力矩傳感器接收模塊，所述力矩傳感器接收模塊連接所述CPU，用于將力矩信息傳輸給所述CPU，并接收所述CPU發(fā)布的指令； 位置接收模塊，所述位置接收模塊連接所述CPU，用于將位置信息傳輸給所述CPU，并接收所述CHJ發(fā)布的指令； 電流采集模塊，所述電流采集模塊連接所述CPU，用于將電流信息傳輸給所述CPU，并接收所述CHJ發(fā)布的指令。7.根據(jù)權(quán)利要求6所述的電機(jī)控制器，其特征在于，位置接收模塊包括: 光電編碼器接收模塊，用于接收電機(jī)的絕對位置信息； 磁編碼器接收模塊，用于接收電機(jī)的相對位置信息。8.根據(jù)權(quán)利要求1所述的電機(jī)控制器，其特征在于，還包括: 上層通訊模塊，所述上層通訊模塊通過硬件編程語言實(shí)現(xiàn)，并燒錄于所述FPGA芯片，所述上層通訊模塊連接所述CPU，用于傳輸上層控制器指令信息給所述CPU，并接收所述CPU反饋的信息。9.根據(jù)權(quán)利要求1所述的電機(jī)控制器，其特征在于，所述FPGA芯片上還設(shè)置有OnChipRAM、P10與JTAGo10.一種電機(jī)系統(tǒng)，其特征在于，包括: 如權(quán)利要求1-9任一所述的電機(jī)控制器； 電機(jī)，所述電機(jī)與所述電機(jī)控制系統(tǒng)和電機(jī)信號采集系統(tǒng)連接。11.根據(jù)權(quán)利要求10所述的電機(jī)系統(tǒng)，其特征在于，還包括: 三相逆變電路，電機(jī)通過三相逆變電路與PWM發(fā)生器連接，所述PWM發(fā)生器通過控制三相逆變電路控制電機(jī)的驅(qū)動。12.根據(jù)權(quán)利要求10所述的電機(jī)系統(tǒng)，其特征在于，還包括: 減速器，所述減速器與電機(jī)連接； 抱閘，所述抱閘與減速器和電機(jī)制動模塊連接。13.根據(jù)權(quán)利要求10所述的電機(jī)系統(tǒng)，其特征在于，還包括: 磁編碼器，所述磁編碼器與電機(jī)和磁編碼器接收模塊連接。14.根據(jù)權(quán)利要求12所述的電機(jī)系統(tǒng)，其特征在于，還包括: 力矩傳感器，所述力矩傳感器與力矩傳感器接收模塊連接，并通過減速器與電機(jī)連接。15.根據(jù)權(quán)利要求12所述的電機(jī)系統(tǒng)，其特征在于，還包括: 絕對位置傳感器，所述絕對位置傳感器通過減速器與電機(jī)連接，以采集電機(jī)的絕對位置信息； 光電編碼器，所述光電編碼器與絕對位置傳感器和光電編碼器接收模塊連接，所述光電編碼器對絕對位置信息進(jìn)行編碼，并將編碼后的絕對位置信息發(fā)送至光電編碼器接收模塊。16.一種關(guān)節(jié)，其特征在于，包括: 一個以上的權(quán)利要求1 O-15任一所述的電機(jī)系統(tǒng)。
【文檔編號】H02P6/17GK105911928SQ201610451514
【公開日】2016年8月31日
【申請日】2016年6月21日
【發(fā)明人】溫中蒙, 禹超, 王海榮, 蘇杰, 劉卓斌
【申請人】爾智機(jī)器人（上海）有限公司