運動模擬器嵌入式實時控制系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種運動模擬器嵌入式實時控制系統(tǒng)，屬于運動控制技術(shù)領(lǐng)域。所述系統(tǒng)包括：主控制器、ARM處理器、數(shù)模轉(zhuǎn)換接口和外部輸入輸出接口；所述主控制器與所述ARM處理器連接，所述主控制器通過預(yù)定總線與所述數(shù)模轉(zhuǎn)換接口和所述外部輸入輸出接口連接。本發(fā)明通過主控制器與ARM處理器進(jìn)行實時通信，并由ARM處理器根據(jù)采集的驅(qū)動器參數(shù)實時通過閉環(huán)控制算法獲取控制量，以完成對驅(qū)動器的閉環(huán)控制，不僅結(jié)構(gòu)簡單、成本較低，而且具有較高的控制精度。
【專利說明】
運動模擬器嵌入式實時控制系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種運動模擬器嵌入式實時控制系統(tǒng)，屬于運動控制技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]運動控制技術(shù)是推動新的技術(shù)革命和新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)。運動控制技術(shù)能夠快速發(fā)展有兩大主因:其一是得益于計算機(jī)、高速數(shù)字處理器、自動控制、網(wǎng)絡(luò)技術(shù)的發(fā)展;其二是有龐大的市場需求。近年來，隨著運動控制技術(shù)的不斷進(jìn)步和完善，運動控制器作為一個獨立的工業(yè)自動化控制類產(chǎn)品，已經(jīng)被越來越多的產(chǎn)業(yè)領(lǐng)域接受，并且它已經(jīng)達(dá)到一個引人矚目的市場規(guī)模。已有的運動控制器從結(jié)構(gòu)上主要分為如下三大類:基于計算機(jī)標(biāo)準(zhǔn)總線的運動控制器、Soft型開放式運動控制器、嵌入式結(jié)構(gòu)的運動控制器。目前，基于嵌入式結(jié)構(gòu)的運動控制器的控制系統(tǒng)已經(jīng)成為發(fā)展的新潮流。
[0003]ARM(Advanced RISC Machine)是一種具有強(qiáng)大的運算功能的處理器，在伺服控制中得到了越來越廣泛的應(yīng)用?；贏RM技術(shù)的運動控制器，可以實現(xiàn)復(fù)雜的控制算法，并能夠保證系統(tǒng)的實時性，不僅集成度較高，同時還可以提高設(shè)計效率。但是現(xiàn)在存在的問題主要是現(xiàn)有的嵌入式運動控制器普遍據(jù)有較強(qiáng)的專用性，無法在系統(tǒng)中實現(xiàn)通用，因而目前多數(shù)的控制系統(tǒng)都是通過工控機(jī)實現(xiàn)的，其主要的缺點是體積和占用的空間較大，成本也較高，并且較慢的通信速度也無法保證控制系統(tǒng)的控制精度。

【發(fā)明內(nèi)容】

[0004]本發(fā)明為解決現(xiàn)有的運動控制技術(shù)存在的體積和占用的空間較大、成本較高以及控制精度較差的問題，進(jìn)而提出了一種運動模擬器嵌入式實時控制系統(tǒng)，具體包括如下的技術(shù)方案:
[0005]運動模擬器嵌入式實時控制系統(tǒng)，包括:主控制器、ARM處理器、數(shù)模轉(zhuǎn)換接口和外部輸入輸出接口；所述主控制器與所述ARM處理器連接，所述主控制器通過預(yù)定總線與所述數(shù)模轉(zhuǎn)換接口和所述外部輸入輸出接口連接。
[0006]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述ARM處理器采用基于ARMCortex-M4內(nèi)核的32位處理器STM32F407芯片。
[0007]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述主控制器通過可變靜態(tài)存儲控制器接口與所述ARM處理器連接。
[0008]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述系統(tǒng)還包括外部存儲模塊，所述外部存儲模塊通過可變靜態(tài)存儲控制器接口與所述ARM處理器連接。
[0009]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述系統(tǒng)還包括顯示模塊，所述顯示模塊通過液晶顯示接口與所述ARM處理器連接。
[0010]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述系統(tǒng)還包括串口通信模塊，所述串口通信模塊通過串行通信接口與所述ARM處理器連接。
[0011]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述系統(tǒng)還包括網(wǎng)絡(luò)通信模塊，所述網(wǎng)絡(luò)通信模塊通過以太網(wǎng)接口與所述ARM處理器連接。
[0012]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述系統(tǒng)還包括編碼器信號輸入模塊和信號變換模塊，所述編碼器信號輸入模塊的信號輸出端與所述信號變換模塊的信號輸入端連接，所述信號變換模塊的信號輸出端與所述主控制器的編碼信號輸入端連接。
[0013]在本發(fā)明所述的運動模擬器嵌入式實時控制系統(tǒng)中，所述系統(tǒng)還包括編碼器信號輸出模塊，所述編碼器信號輸出模塊的信號輸入端與所述主控制器的編碼信號輸出端連接。
[0014]本發(fā)明的有益效果是:通過主控制器與ARM處理器進(jìn)行實時通信，并由ARM處理器根據(jù)采集的驅(qū)動器參數(shù)實時通過閉環(huán)控制算法獲取控制量，以完成對驅(qū)動器的閉環(huán)控制，不僅結(jié)構(gòu)簡單、成本較低，而且具有較高的控制精度。
【附圖說明】
[0015]圖1是以示例的方式示出了運動模擬器嵌入式實時控制系統(tǒng)的結(jié)構(gòu)圖。
[0016]圖2是以示例的方式示出了主控制器與數(shù)模轉(zhuǎn)換接口連接的電路結(jié)構(gòu)圖。
[0017]圖3是以示例的方式示出了主控制器與外部輸入輸出接口連接的電路結(jié)構(gòu)圖。
[0018]圖4是以示例的方式示出了主控制器與ARM處理器連接的電路結(jié)構(gòu)圖。
[0019]圖5是以示例的方式示出了外部存儲模塊的電路結(jié)構(gòu)圖。
[0020]圖6是以示例的方式示出了顯示模塊的電路結(jié)構(gòu)圖。
[0021 ]圖7是以示例的方式示出了網(wǎng)絡(luò)通訊模塊的電路結(jié)構(gòu)圖。
[0022]圖8是以示例的方式示出了主控制器與編碼器信號輸入模塊、信號變換模塊及編碼器信號輸出模塊連接的電路結(jié)構(gòu)圖。
[0023]圖9是實施例一提供的運動模擬器嵌入式實時控制系統(tǒng)的結(jié)構(gòu)圖。
【具體實施方式】
[0024]結(jié)合圖1所示，本實施例提出的運動模擬器嵌入式實時控制系統(tǒng)包括:主控制器1、ARM處理器2、數(shù)模轉(zhuǎn)換接口 3和外部輸入輸出接口 4 ；主控制器I與ARM處理器2連接，主控制器I通過預(yù)定總線5與數(shù)模轉(zhuǎn)換接口 3和外部輸入輸出接口 4連接。
[0025]其中，主控制器I可米用FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列);ARM處理器2可采用基于Cortex-M4的ARM芯片STM32F407，該芯片具有較多的片上資源，包括FSMC(Flexible Static Memory Controller，可變靜態(tài)存儲控制器)接口和以太網(wǎng)MAC(Media Access Control，媒體介入控制層)控制器等，并且增加了浮點運算的功能，可以滿足大多數(shù)工業(yè)控制的需求;通過外部連接給主控制器I的5V和正負(fù)15V的電源以及編碼器信息，即可使主控制器I正常工作，按照給定的規(guī)律完成控制算法，并將控制量傳遞給驅(qū)動器，驅(qū)動電機(jī)的運行，同時驅(qū)動器還可將電機(jī)運行的狀態(tài)反饋給主控制器I，當(dāng)出現(xiàn)錯誤的時候，主控制器I會輸出伺服終止信號，通過該伺服終止信號的輸出以保護(hù)整個電路。
[0026]如圖2所示，ARM處理器2計算獲得的控制量可通過FSMC接口傳給主控制器I，主控制器I再將得到的控制量發(fā)送給數(shù)模轉(zhuǎn)換接口 3，數(shù)模轉(zhuǎn)換接口 3再將該控制量由數(shù)字量轉(zhuǎn)換成模擬量，最終由數(shù)模轉(zhuǎn)換接口 3將轉(zhuǎn)換得到的模擬控制量發(fā)送給驅(qū)動器。
[0027]如圖3所示，主控制器I通過外部輸入輸出接口 4發(fā)送給驅(qū)動器的數(shù)據(jù)還包括輸入輸出(I/O)狀態(tài)，具體可以包括驅(qū)動器運行狀態(tài)信息；同時驅(qū)動器反饋給主控制器I的I/O信息也是通過外部輸入輸出接口4發(fā)送的，主要包括伺服ON信息以及其它的控制信息。
[0028]在一可選實施例中，如圖4所示，主控制器I通過FSMC接口與ARM處理器2連接。由于ARM處理器2需要完成閉環(huán)控制算法的計算，而在計算過程中需要從主控制器I獲取角度信息，為了減輕ARM處理器2的負(fù)擔(dān)，對于編碼器信號的采集和處理在主控制器I上完成，而主控制器I和ARM處理器2之間可通過FSMC接口以及地址線和數(shù)據(jù)線進(jìn)行模塊的選擇和數(shù)據(jù)的交換。ARM處理器2在獲得正確的角度信息之后，就可在定時器中斷處理函數(shù)中完成閉環(huán)控制算法，最終得到控制量的輸出值，從而顯著提高了運行的實時性。
[0029]在一可選實施例中，如圖5所示，所述系統(tǒng)還可以包括外部存儲模塊，該外部存儲模塊通過FSMC接口與ARM處理器2連接。該外部存儲模塊的芯片可采用IS62WV51216芯片，該芯片有IM字節(jié)的存儲量，能夠擴(kuò)展ARM處理器2的內(nèi)存，以滿足對大內(nèi)存程序的需要；同時還可將運行得到的數(shù)據(jù)暫時保存在該外部存儲模塊中，當(dāng)需要數(shù)據(jù)的時候再將該外部存儲模塊中的數(shù)據(jù)一次性的傳給上位機(jī)，并且保存成M文件，這樣就可以方便的利用matlab繪制取型曲線，以方便調(diào)試。
[0030]在一可選實施例中，如圖6所示，所述系統(tǒng)還可以包括顯示模塊7，該顯示模塊7通過液晶顯示接口與ARM處理器2連接。當(dāng)主控制器I接收到上位機(jī)傳來的指令，為了提示得到正確的指令，在調(diào)試的時候可以將得到的數(shù)據(jù)顯示在顯示模塊7連接的液晶顯示屏上，從而驗證主控制器I和ARM處理器2之間通訊是否正常，同時也可將電機(jī)運行的狀態(tài)顯示在液晶顯示屏上。
[0031 ]在一可選實施例中，如圖9所示，所述系統(tǒng)還可以包括串口通信模塊8，該串口通信模塊8通過串行通信接口與ARM處理器2串連接。本實施例通過一路232串口和一路485接口進(jìn)行擴(kuò)展，可以在后面的使用中擴(kuò)展系統(tǒng)的通訊接口。
[0032]在一可選實施例中，如圖7所示，所述系統(tǒng)還包括網(wǎng)絡(luò)通信模塊9，該網(wǎng)絡(luò)通信模塊9通過以太網(wǎng)接口與ARM處理器2連接。采用以太網(wǎng)接口 9可實現(xiàn)上位機(jī)和ARM處理器2之間的通訊，由于ARM處理器2芯片自帶以太網(wǎng)MAC層控制器，要實現(xiàn)與上位機(jī)的通訊還需要擴(kuò)展外部PHY芯片，本實施例采用LAN8720A作為PHY芯片，與ARM處理器2通過RMII(Reduced MediaIndependent Interface，簡化媒體獨立接口)連接，以減少連接接口的數(shù)量，同時ARM處理器2還可以通過SMI(Serial Management Interface，串行管理接口)對上位機(jī)進(jìn)行配置。上位機(jī)傳來的數(shù)據(jù)通過網(wǎng)絡(luò)通信模塊9傳至ARM處理器2，在ARM處理器2內(nèi)部采用LWIP(LightWeight IP，輕型IP)協(xié)議對數(shù)據(jù)進(jìn)行解析，從而得到上位機(jī)傳來的指令。
[0033]在一可選實施例中，如圖8所示，所述系統(tǒng)還可以包括編碼器信號輸入模塊10、信號變換模塊11和編碼器信號輸出模塊12，該編碼器信號輸入模塊10的信號輸出端與該信號變換模塊11的信號輸入端連接，該信號變換模塊11的信號輸出端與該主控制器I的編碼信號輸入端連接，該編碼器信號輸出模塊12的信號輸入端與該主控制器I的編碼信號輸出端連接。其中，編碼器信號輸入模塊10可采用DS26LS31芯片，編碼器信號輸出模塊12可采用DS26LS32芯片。角度信息是從絕對式編碼器中得到的，主控制器I分別通過DS26LS32芯片和DS26LS31芯片與絕對式編碼器進(jìn)行連接，將絕對式編碼器的信息采集到主控制器I內(nèi)部，進(jìn)行邏輯的處理和角度信息的提取，并進(jìn)行CRC(Cyclic Redundancy Code，循環(huán)冗余碼校驗)，最終輸出正確的角度信息。
[0034]采用本實施例提出的技術(shù)方案，通過主控制器與ARM處理器進(jìn)行實時通信，并由ARM處理器根據(jù)采集的驅(qū)動器參數(shù)實時通過閉環(huán)控制算法獲取控制量，以完成對驅(qū)動器的閉環(huán)控制，不僅結(jié)構(gòu)簡單、成本較低，而且具有較高的控制精度。
[0035]下面通過具體的實施例對本發(fā)明提出的運動模擬器嵌入式實時控制系統(tǒng)進(jìn)行詳細(xì)說明。
[0036]實施例一
[0037]本實施例提出的運動模擬器嵌入式實時控制系統(tǒng)采用ARM+FPGA的架構(gòu)實現(xiàn)對轉(zhuǎn)臺控制系統(tǒng)的閉環(huán)控制。如圖9所示，該系統(tǒng)包括主控制器1、ARM處理器2、數(shù)模轉(zhuǎn)換接口 3、外部輸入輸出接口 4、外部存儲模塊、顯示模塊7、串口通信模塊8、網(wǎng)絡(luò)通信模塊9、編碼器信號輸入模塊10、信號變換模塊11和編碼器信號輸出模塊12;外部存儲模塊6、顯示模塊7、串口通信模塊8和網(wǎng)絡(luò)通信模塊9分別與ARM處理器2的IXD接口、FSMC接口、串行通訊接口和以太網(wǎng)接口連接;ARM處理器2與主控制I通過FSMC接口連接，實現(xiàn)相互之間的通訊;數(shù)模轉(zhuǎn)換接口 3、外部輸入輸出接口 4、信號變換模塊11和編碼器信號輸出模塊12分別與主控制器I的相應(yīng)端口連接，在ARM處理器2完成閉環(huán)控制算法，該算法計算獲得的控制量可通過主控制器I傳遞給數(shù)模轉(zhuǎn)換接口 3，最終將控制量傳遞給驅(qū)動器，同時驅(qū)動器將電機(jī)的運動狀態(tài)通過外部輸入輸出接口4反饋給主控制器I，并由主控制器I反饋給ARM處理器2，最終完成閉環(huán)控制。
[0038]為了實現(xiàn)對系統(tǒng)的實時控制，本實施例采用的是實時操作系統(tǒng)uC/OS-1I以實現(xiàn)統(tǒng)一的任務(wù)調(diào)度和外圍設(shè)備管理，uC/OS-1I是一個可以基于ROM運行的、可裁剪的、搶占式、實時多任務(wù)內(nèi)核，具有高度的可移植性，特別適合于微處理器和控制器，是和很多商業(yè)操作系統(tǒng)性能相當(dāng)?shù)膶崟r操作系統(tǒng)。
[0039]另外，對于編碼器信號的采集，為了減輕ARM處理器2的負(fù)擔(dān)，對于編碼器信號的采集和處理在主控制器I上完成，而主控制器I和ARM處理器2之間通過FSMC來完成數(shù)據(jù)的交換，從而提高了運行的實時性。
[0040]為了使系統(tǒng)設(shè)計簡單，本實施例提供的系統(tǒng)實現(xiàn)了明確的分工，主要包括:
[0041]對于通信和控制算法的處理。ARM處理器2主要負(fù)責(zé)網(wǎng)絡(luò)通訊和控制算法的完成。網(wǎng)絡(luò)通訊利用ARM處理器2自帶的MAC控制器，外面配置上PHY芯片LAN8720A，二者之間通過RMII接口連接，從而減少了對ARM處理器2的端口的使用，同時采用SMI接口完成對PHY芯片的配置，從而實現(xiàn)對網(wǎng)口處理的簡化。同時控制算法利用ARM處理器2的32位定時器來完成，定時精度高，可以準(zhǔn)確實現(xiàn)控制周期。
[0042]對于外圍接口的控制。利用主控制器I的數(shù)字邏輯處理能力實現(xiàn)對編碼器信號的采集;并且數(shù)模轉(zhuǎn)換接口 3和外部輸入輸出接口 4也直接連接在主控制器I上，ARM處理器2通過FSMC的地址線和數(shù)據(jù)線對主控制器I內(nèi)的模塊實現(xiàn)數(shù)據(jù)的讀寫。
[0043]為了實現(xiàn)對數(shù)據(jù)的實時的保存，本實施例提供的系統(tǒng)利用ARM處理器2的FSMC接口擴(kuò)展了外部存儲模塊，該模塊可采用IS62WV51216芯片，該芯片可以存儲IM字節(jié)的數(shù)據(jù)，在程序運行的同時，可以將數(shù)據(jù)保存在外部存儲模塊上，然后在需要數(shù)據(jù)的時候一次性將數(shù)據(jù)返回。
[0044]本實施例提供的系統(tǒng)采用網(wǎng)絡(luò)總線通信接口實現(xiàn)上位機(jī)與ARM處理器2通信，數(shù)模轉(zhuǎn)換接口 3將ARM處理器2輸出的數(shù)字式控制量轉(zhuǎn)換成-1OV至+1V范圍的模擬電壓信號輸出，作為電機(jī)驅(qū)動器的控制信號;利用編碼器信號輸入模塊10和信號變換模塊11將編碼器輸出的差分信號轉(zhuǎn)換為單端信號，供主控制器I內(nèi)的編碼器信號處理電路進(jìn)行處理;考慮到主控制器I的實際功能需求和可擴(kuò)展性，可通過8路數(shù)字輸入輸出通道使輸入和輸出均經(jīng)過光電隔離電路，以提高系統(tǒng)抗干擾性。
[0045]采用本實施例提出的技術(shù)方案，通過主控制器與ARM處理器進(jìn)行實時通信，并由ARM處理器根據(jù)采集的驅(qū)動器參數(shù)實時通過閉環(huán)控制算法獲取控制量，以完成對驅(qū)動器的閉環(huán)控制，不僅結(jié)構(gòu)簡單、成本較低，而且具有較高的控制精度。
[0046]本【具體實施方式】是對本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地描述，其中的實施例僅僅是本發(fā)明的一部分實施例，而并不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域技術(shù)人員在沒有經(jīng)過創(chuàng)造性勞動的前提下所獲得的所有其它實施方式都屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項】
1.運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，包括:主控制器、ARM處理器、數(shù)模轉(zhuǎn)換接口和外部輸入輸出接口；所述主控制器與所述ARM處理器連接，所述主控制器通過預(yù)定總線與所述數(shù)模轉(zhuǎn)換接口和所述外部輸入輸出接口連接。2.如權(quán)利要求1所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述ARM處理器采用基于ARM Cortex-M4內(nèi)核的32位處理器STM32F407芯片。3.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述主控制器通過可變靜態(tài)存儲控制器接口與所述ARM處理器連接。4.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括外部存儲模塊，所述外部存儲模塊通過可變靜態(tài)存儲控制器接口與所述ARM處理器連接。5.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括顯示模塊，所述顯示模塊通過液晶顯示接口與所述ARM處理器連接。6.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括串口通信模塊，所述串口通信模塊通過串行通信接口與所述ARM處理器連接。7.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括網(wǎng)絡(luò)通信模塊，所述網(wǎng)絡(luò)通信模塊通過以太網(wǎng)接口與所述ARM處理器連接。8.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括編碼器信號輸入模塊和信號變換模塊，所述編碼器信號輸入模塊的信號輸出端與所述信號變換模塊的信號輸入端連接，所述信號變換模塊的信號輸出端與所述主控制器的編碼信號輸入端連接。9.如權(quán)利要求1或2所述的運動模擬器嵌入式實時控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括編碼器信號輸出模塊，所述編碼器信號輸出模塊的信號輸入端與所述主控制器的編碼信號輸出端連接。
【文檔編號】G05B19/414GK105955205SQ201610326038
【公開日】2016年9月21日
【申請日】2016年5月17日
【發(fā)明人】馬廣程, 張寒冰, 夏紅偉, 王常虹, 解偉男
【申請人】哈爾濱工業(yè)大學(xué)