一種基于soc的采集傳輸裝置的制造方法
【專利摘要】本發(fā)明涉及一種基于SOC的采集傳輸裝置，包括：模數(shù)轉(zhuǎn)換單元，用于將模擬信號轉(zhuǎn)換為數(shù)字信號；SOC單元，用于接收來自模數(shù)轉(zhuǎn)換單元的數(shù)字信號并將接收到的數(shù)字信號發(fā)送出去；以太網(wǎng)接口，與SOC單元連接，用于將SOC單元發(fā)出的數(shù)據(jù)通過以太網(wǎng)接口發(fā)送出去。本發(fā)明的采集傳輸裝置用SOC電路替代性地實現(xiàn)了對高速數(shù)據(jù)進行采集、處理并進行數(shù)據(jù)傳輸，在不減少功能的情況下，有效的減少電路設(shè)計量，減少成本。
【專利說明】
一種基于SOC的采集傳輸裝置
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及數(shù)據(jù)采集領(lǐng)域，特別是涉及一種基于SOC的采集傳輸裝置。
【背景技術(shù)】
[0002]SOCCsystem on chip)稱為片上系統(tǒng)。隨著集成電路的迅猛發(fā)展，半導(dǎo)體產(chǎn)業(yè)進入超深亞微米乃至納米加工時代，在單一集成電路芯片上就可以實現(xiàn)一個復(fù)雜的電子系統(tǒng)，而SOC正是利用集成電路中已有的設(shè)計積累，將多個復(fù)雜的電子系統(tǒng)全部集成在一個芯片內(nèi)，成為集成電路發(fā)展的必然趨勢。
[0003]隨著數(shù)字技術(shù)的飛速發(fā)展與普及，對信號的處理廣泛采用數(shù)字計算機技術(shù)，對此需要將模擬信號轉(zhuǎn)換為數(shù)字信號，ADC轉(zhuǎn)換器(模數(shù)轉(zhuǎn)換器)由此產(chǎn)生。而對于軍事、航天、航空、鐵路、機械等性能要求較高的諸多行業(yè)，需要一個高速采集傳輸系統(tǒng)。
[0004]關(guān)于基于SOC的采集系統(tǒng)的應(yīng)用在國內(nèi)還比較少，一般都是低速采集，而在基于SOC的高速采集應(yīng)用方面，國內(nèi)目前還有很大的發(fā)展空間。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種基于SOC的采集傳輸裝置，以解決現(xiàn)有技術(shù)中的采集裝置速度低、成本高的問題。
[0006]為解決上述技術(shù)問題，作為本發(fā)明的一個方面，提供了一種基于SOC的采集傳輸裝置，包括:模數(shù)轉(zhuǎn)換單元，用于將模擬信號轉(zhuǎn)換為數(shù)字信號；SOC單元，用于接收來自模數(shù)轉(zhuǎn)換單元的數(shù)字信號并將接收到的數(shù)字信號發(fā)送出去；以太網(wǎng)接口，與SOC單元連接，用于將SOC單元發(fā)出的數(shù)據(jù)通過以太網(wǎng)接口發(fā)送出去。
[0007]進一步地，采集傳輸裝置還包括:時鐘管理器，與模數(shù)轉(zhuǎn)換單元和SOC單元電連接，用于將SOC單元輸出的時鐘經(jīng)過轉(zhuǎn)換后提供給模數(shù)轉(zhuǎn)換單元作為采樣時鐘。
[0008]進一步地，SOC單元包括:FPGA，用于接收來自模數(shù)轉(zhuǎn)換單元的數(shù)字信號并對數(shù)字信號進行處理;ARM處理器，用于通過以太網(wǎng)協(xié)議棧將數(shù)據(jù)通過以太網(wǎng)接口發(fā)送出去。
[0009]進一步地，采集傳輸裝置還包括:易失性存儲器，與ARM處理器連接，用于數(shù)據(jù)緩存。
[0010]進一步地，采集傳輸裝置還包括:非易失性存儲單元，與ARM處理器連接，用于存儲SOC單元的操作系統(tǒng)和應(yīng)用程序。
[0011 ]進一步地，采集傳輸裝置還包括:SMB接頭，用于接收外部模擬信號;差分信號轉(zhuǎn)換接口，SMB接頭通過差分信號轉(zhuǎn)換接口與模數(shù)轉(zhuǎn)換單元連接，從而將來自SMB接頭的單端信號轉(zhuǎn)換為差分信號并提供給模數(shù)轉(zhuǎn)換單元。
[0012]進一步地，易失性存儲器為DDR3內(nèi)存條。
[0013]進一步地，非易失性存儲單元為nand-f lash。
[0014]基于上述技術(shù)方案，本發(fā)明基于SOC的采樣傳輸裝置與現(xiàn)有技術(shù)相比具有如下技術(shù)優(yōu)點: (I)本發(fā)明的采集傳輸裝置可以接收高速ADC的數(shù)據(jù)，最高傳輸?shù)臄?shù)據(jù)帶寬達9.6Gb/S，同時可以在ARM處理器的嵌入式操作系統(tǒng)下對數(shù)據(jù)進行信號處理、可以通過以太網(wǎng)進行數(shù)據(jù)傳輸。
[0015](2)與傳統(tǒng)高速采集電路相比，本發(fā)明的采集傳輸裝置在制造時可以使物料、成本都得到降低，有效減少傳統(tǒng)電路設(shè)計的復(fù)雜度，縮短電路開發(fā)時間。
[0016](3)本發(fā)明的采集傳輸裝置進行軟件編程、調(diào)試操作方便簡潔，且SOC會免費提供IP核供用戶使用，縮短基于SOC的軟件開發(fā)時間。
【附圖說明】
[0017]圖1示意性示出了本發(fā)明的結(jié)構(gòu)示意圖；
圖2是本發(fā)明中SOC單元的數(shù)據(jù)處理流程示意圖；
圖3示意性示出了本發(fā)明的工作流程圖。
[0018]圖中附圖標(biāo)記:1、模數(shù)轉(zhuǎn)換單元；2、SOC單元；3、以太網(wǎng)接口；4、時鐘管理器；5、FPGA; 6、ARM處理器;7、易失性存儲器;8、非易失性存儲單元;9、SMB接頭；10、差分信號轉(zhuǎn)換接口； 11、上位機。
【具體實施方式】
[0019]以下結(jié)合附圖對本發(fā)明的實施例進行詳細說明，但是本發(fā)明可以由權(quán)利要求限定和覆蓋的多種不同方式實施。
[0020]請參考圖1，本發(fā)明提供了一種基于SOC的采集傳輸裝置，該采集傳輸裝置包括有: 模數(shù)轉(zhuǎn)換單元I，其作用是將模擬信號轉(zhuǎn)換為數(shù)字信號；
SOC單元2，用于接收來自所述模數(shù)轉(zhuǎn)換單元I的數(shù)字信號并將接收到的所述數(shù)字信號發(fā)送出去；所述SOC單元2包括有FPGA (Field —Programmable Gate Array，即現(xiàn)場可編程門陣列)5和ARM處理器6，F(xiàn)PGA5用于接收來自所述模數(shù)轉(zhuǎn)換單元I的數(shù)字信號并對所述數(shù)字信號進行處理，ARM處理器6用于通過以太網(wǎng)協(xié)議棧將數(shù)據(jù)通過所述以太網(wǎng)接口 3發(fā)送出去；時鐘管理器4，與所述模數(shù)轉(zhuǎn)換單元I和所述SOC單元2電連接，用于將所述SOC單元2輸出的時鐘經(jīng)過轉(zhuǎn)換后提供給所述模數(shù)轉(zhuǎn)換單元I作為采樣時鐘；
以太網(wǎng)接口 3，與所述SOC單元2連接，用于將所述SOC單元2發(fā)出的數(shù)據(jù)通過所述以太網(wǎng)接口 3發(fā)送至上位機11。
[0021]上述SOC單元為現(xiàn)有的成型芯片，XILINX公司的ZYNQ系列中的XC7Z020芯片。SOC單元中包括Iinux操作系統(tǒng)，其中的應(yīng)用程序包括:以太網(wǎng)驅(qū)動，flash加載驅(qū)動，DDR3驅(qū)動，F(xiàn)PGA驅(qū)動等，這些內(nèi)容現(xiàn)有技術(shù)中已經(jīng)覆蓋，但在SOC單元處理數(shù)據(jù)時需要編程來實現(xiàn)。
[0022]通過編程來實現(xiàn)SOC單元中的數(shù)據(jù)處理流程如圖2所示，其中的FPGA5接收到數(shù)字信號數(shù)據(jù)后，首先進行相位解調(diào)，再進行信號濾波，再進行加權(quán)平均，再進行數(shù)據(jù)緩存，再通過接口傳輸?shù)紸RM處理器6中，ARM處理器6再進行信號處理，最后通過以太網(wǎng)傳輸給上位機
Ilo
[0023]優(yōu)選地，本發(fā)明的采集傳輸裝置還包括有易失性存儲器7和非易失性存儲單元8，其中，易失性存儲器7與ARM處理器6連接，用于數(shù)據(jù)緩存。優(yōu)選地，易失性存儲器7為DDR3內(nèi)存條。非易失性存儲單元8與ARM處理器6連接，用于存儲SOC單元2的操作系統(tǒng)和應(yīng)用程序。優(yōu)選地，非易失性存儲單元8為nand-f lash。
[0024]優(yōu)選地，采集傳輸裝置還包括:SMB接頭9，用于接收外部模擬信號；差分信號轉(zhuǎn)換接口 10，SMB接頭9通過差分信號轉(zhuǎn)換接口 10與模數(shù)轉(zhuǎn)換單元I連接，從而將來自SMB接頭9的單端信號轉(zhuǎn)換為差分信號并提供給模數(shù)轉(zhuǎn)換單元I。
[0025]下面，結(jié)合圖2對本發(fā)明的工作過程進行示例性說明。
[0026]首先，在nand-fIash內(nèi)存儲有SOC單元的操作系統(tǒng)和應(yīng)用程序，這樣，當(dāng)電路上電后，加載SOC單元的操作系統(tǒng)和應(yīng)用程序。當(dāng)啟動完成后，SOC單元產(chǎn)生I路高速時鐘信號通過并傳輸給時鐘管理器4。時鐘管理器4對輸入其內(nèi)的時鐘信號進行消抖和去噪后，產(chǎn)生高性能的時鐘信號并提供給模數(shù)轉(zhuǎn)換單元I，作為高速模數(shù)轉(zhuǎn)換單元I的采樣時鐘。
[0027]來自外部的模擬信號通過SMB接頭9傳輸至差分信號轉(zhuǎn)換接口10中，從而將單端模擬信號轉(zhuǎn)換成差分模擬信號，傳輸給模數(shù)轉(zhuǎn)換單元I。接著，模數(shù)轉(zhuǎn)換單元I將2路模擬信號轉(zhuǎn)換成2路高寬帶數(shù)字信號，再傳輸給SOC單元中的FPGA，當(dāng)FPGA核接到收來模數(shù)轉(zhuǎn)換單元I的高寬帶數(shù)字信號后，進行適當(dāng)數(shù)據(jù)處理，由于FPGA與模數(shù)轉(zhuǎn)換單元I之間的傳輸帶寬非常高，因而，可以傳輸高速ADC信號。
[0028]接著，F(xiàn)PGA通過內(nèi)部傳輸接口將高寬帶數(shù)字信號傳輸給ARM處理器的易失性存儲器7(例如DDR3)，其中，易失性存儲器7可以作為數(shù)據(jù)緩沖。
[0029]ARM處理器讀取易失性存儲器7中的數(shù)據(jù)并進行數(shù)據(jù)處理，ARM處理器中的操作系統(tǒng)通過以太網(wǎng)協(xié)議棧將數(shù)據(jù)傳輸至以太網(wǎng)接口 3，再通過網(wǎng)線傳輸至上位機11，最終，由上位機11對上傳數(shù)據(jù)進行處理和顯示。
[0030]本發(fā)明基于針對現(xiàn)有技術(shù)中的高速ADC采樣傳輸裝置中采樣數(shù)據(jù)帶寬比較大，數(shù)據(jù)傳輸比較復(fù)雜而提出的，其可用于高速數(shù)據(jù)采集及傳輸。本發(fā)明擯棄了傳統(tǒng)系統(tǒng)采用的復(fù)雜電路架構(gòu)中的FPGA+DSP架構(gòu)，提出用SOC電路替代，實現(xiàn)了對高速數(shù)據(jù)進行采集、處理并進行數(shù)據(jù)傳輸。在不減少功能的情況下，有效的減少電路設(shè)計量，減少成本等。
[0031]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種基于SOC的采集傳輸裝置，其特征在于，包括: 模數(shù)轉(zhuǎn)換單元(I)，用于將模擬信號轉(zhuǎn)換為數(shù)字信號； SOC單元(2)，用于接收來自所述模數(shù)轉(zhuǎn)換單元(I)的數(shù)字信號并將接收到的所述數(shù)字信號發(fā)送出去；所述SOC單元(2)包括有FPGA(5)和ARM處理器(6)，所述FPGA(5)用于接收來自所述模數(shù)轉(zhuǎn)換單元(I)的數(shù)字信號并對所述數(shù)字信號進行處理，所述ARM處理器(6)用于通過以太網(wǎng)協(xié)議棧將數(shù)據(jù)通過所述以太網(wǎng)接口(3)發(fā)送出去； 時鐘管理器(4)，與所述模數(shù)轉(zhuǎn)換單元(I)和所述SOC單元(2)電連接，用于將所述SOC單元(2)輸出的時鐘經(jīng)過轉(zhuǎn)換后提供給所述模數(shù)轉(zhuǎn)換單元(I)作為采樣時鐘； 以太網(wǎng)接口(3)，與所述SOC單元(2)連接，用于將所述SOC單元(2)發(fā)出的數(shù)據(jù)通過所述以太網(wǎng)接口(3)發(fā)送至上位機(11)。2.根據(jù)權(quán)利要求1所述的采集傳輸裝置，其特征在于，所述采集傳輸裝置還包括: 易失性存儲器(7)，與所述ARM處理器(6)連接，用于數(shù)據(jù)緩存。3.根據(jù)權(quán)利要求2所述的采集傳輸裝置，其特征在于，所述采集傳輸裝置還包括: 非易失性存儲單元(8)，與所述ARM處理器(6)連接，用于存儲所述SOC單元(2)的操作系統(tǒng)和應(yīng)用程序。4.根據(jù)權(quán)利要求1所述的采集傳輸裝置，其特征在于，所述采集傳輸裝置還包括: SMB接頭(9)，用于接收外部模擬信號； 差分信號轉(zhuǎn)換接口(10)，所述SMB接頭(9)通過所述差分信號轉(zhuǎn)換接口(10)與所述模數(shù)轉(zhuǎn)換單元(I)連接，從而將來自所述SMB接頭(9)的單端信號轉(zhuǎn)換為差分信號并提供給所述模數(shù)轉(zhuǎn)換單元(I)。5.根據(jù)權(quán)利要求2所述的采集傳輸裝置，其特征在于，所述易失性存儲器(7)為DDR3內(nèi)存條。6.根據(jù)權(quán)利要求3所述的采集傳輸裝置，其特征在于，所述非易失性存儲單元(8)為nand-flasho
【文檔編號】G05B19/042GK106094625SQ201610476699
【公開日】2016年11月9日
【申請日】2016年6月27日
【發(fā)明人】陳建武, 曹進, 張成先, 方立新, 趙浩
【申請人】上海波匯科技股份有限公司