一種針對80c186架構(gòu)接口板的測試系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種針對80C186架構(gòu)接口板的測試系統(tǒng)，包括FPGA最小系統(tǒng)電路、通信接口電路、Arinc429信號發(fā)送電路、時序邏輯控制電路；所述FPGA最小系統(tǒng)電路主要由7小部分組成，分別為：時鐘輸入電路、復(fù)位輸入電路、JTAG接口電路、程序配置電路、電壓供給電路、鎖相環(huán)電路、指示燈電路；所述通信接口電路中，由于FPGA使用可以在內(nèi)部搭建串口通訊協(xié)議的硬件語言，因此針對通信接口電路中的RS232、RS422和RS485接口通信采用相應(yīng)的轉(zhuǎn)接接口芯片即可。本發(fā)明可為80C186處理器架構(gòu)的板件的接口板件測試提供測試手段和測試方法，可以快速的實現(xiàn)產(chǎn)品故障定位，縮短修理周期，保證產(chǎn)品質(zhì)量。
【專利說明】
一種針對80C186架構(gòu)接口板的測試系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及接口板測試方法技術(shù)領(lǐng)域，具體的說是一種針對80C186架構(gòu)接口板的測試系統(tǒng)。
【背景技術(shù)】
[0002]針對機載80C186為處理器的電路模塊，該處理器配有相應(yīng)的ROM配置芯片和自啟動時鐘，測試過程中無法控制其工作，在測試修理中，通常的辦法是在電路板加電情況下，利用示波器、萬用表等測試儀器測試其輸入輸出情況，來判斷板件好壞;或者采用通過產(chǎn)品的測試設(shè)備，在檢測過程中，通過原理圖判斷故障的大致位置，通過相應(yīng)的轉(zhuǎn)接硬件將故障板轉(zhuǎn)接出來，再采用第一種方式進行進一步的測試診斷。
[0003]上述兩種測試方式，均存在一定的局限性，僅僅局部加入電信號，難以實現(xiàn)對整板進行控制，只能對特定部分進行簡單的測試，解決部分故障；另外由于注入信號的不完全，容易對板件產(chǎn)生損壞。
【發(fā)明內(nèi)容】
[0004]針對上述技術(shù)的缺陷，本發(fā)明提出一種針對80C186架構(gòu)接口板的測試系統(tǒng)。
[0005]本發(fā)明通過對80C186架構(gòu)接口板件的功能及原理進行分析，根據(jù)被測電路板的接口定義以及測試需求，制定一套基于80C186架構(gòu)接口板件整板的功能測試和故障定位測試方案，通過80C186架構(gòu)接口板件接口直接注入工作時所需要的各種信號資源，按照板件功能對各響應(yīng)信號進行采集比對，從而實現(xiàn)對80C186架構(gòu)接口板件的功能測試。
[0006]測試過程提供完整的測試資源，并開發(fā)了相應(yīng)的測試代碼和自檢代碼，通過該測試裝置的研制，實現(xiàn)了對被測板的整體通電，并通過上位機軟件可以快速的對被測板件進行檢測和故障判斷。
[0007]一種針對80C186架構(gòu)接口板的測試系統(tǒng)，包括FPGA最小系統(tǒng)電路、通信接口電路、Arinc429信號發(fā)送電路、時序邏輯控制電路。
[0008]所述FPGA最小系統(tǒng)電路中的FPGA采用EP3C5E144C8芯片，EP3C5E144C8芯片是屬于Cyclone III系列的，Cyclone IIIFPGA是Altera Cyclone系列的第三代產(chǎn)品，是一款低功耗、低成本、高性能的FPGA。
[0009]最小系統(tǒng)電路主要由7小部分組成，分別為:①時鐘輸入電路;②復(fù)位輸入電路;③JTAG接口電路;④程序配置電路;⑤電壓供給電路;⑥鎖相環(huán)電路;⑦指示燈電路。最小系統(tǒng)電路是整個信號測試板的處理中心，主要功能有:I)負責(zé)與上位機的串口通信，接收上位機的操作指令，并傳送采集數(shù)據(jù)給上位機;2)負責(zé)與被測模塊進行串行數(shù)據(jù)通訊;3)負責(zé)提供ARINC429總線信號數(shù)據(jù)，并控制ARINC429總線信號的發(fā)送;4)控制時序邏輯控制模塊。
[0010]所述通信接口電路中，F(xiàn)PGA使用可以在內(nèi)部搭建串口通訊協(xié)議的硬件語言，所以通信接口電路外部不需要串口通訊協(xié)議芯片，因此針對RS232、RS422和RS485接口通信采用相應(yīng)的轉(zhuǎn)接接口芯片即可，具體地，與上位機通訊采用RS232接口芯片，與被測模塊通訊部分采用MAX487和MAX490芯片進行轉(zhuǎn)換。
[0011]所述Arinc429信號發(fā)送電路包括HS-3282接口電路、HS-3182接口電路、發(fā)送通道選擇電路。
[0012]所述HS-3282接口電路中設(shè)有鎖存器和與鎖存器相連的保持寄存器，接收數(shù)據(jù)時，如果數(shù)據(jù)被鎖存，HS-3282接口電路中的/D/R1將被置位，表示一個數(shù)據(jù)已經(jīng)準(zhǔn)備好被讀取。數(shù)據(jù)轉(zhuǎn)移出鎖存器后，存放在保持寄存器等待讀取。32位的保持寄存器中的數(shù)據(jù)將變成兩個16位數(shù)據(jù)形式傳送到總線上傳輸。
[0013]所述HS-3282接口電路發(fā)送和接收數(shù)據(jù)時經(jīng)常配合HS-3182接口電路使用，HS-3182接口電路是滿足Arinc429信號發(fā)送電路規(guī)范的總線驅(qū)動器，具有雙極性數(shù)據(jù)輸入的功會K。
[0014]采用HS-3282接口電路+HS-3182接口電路的結(jié)構(gòu)時，Arinc429信號發(fā)送電路只有I路，但是仿制板需要6路ARINC429總線信號。為此，需要通過多路選擇模擬開關(guān)實現(xiàn)對多路ARINC429總線信號的發(fā)送。
[0015]所述時序控制部分采用CPLD可編程配置芯片，主要實現(xiàn)信號測試板對被測模塊的邏輯控制和時序配合，其主要功能是接收FPGA處理器提供的控制指令，然后產(chǎn)生相應(yīng)的時序信號控制Arinc429信號發(fā)送電路的命令和數(shù)據(jù)寫入，同時還負責(zé)產(chǎn)生控制被測模塊協(xié)同工作的指令信號。
[0016]本發(fā)明的有益效果是:
[0017]在機載部附件中大量使用了80C186處理器架構(gòu)的板件，本發(fā)明可為該類產(chǎn)品的接口板件測試提供測試手段和測試方法，可以快速的實現(xiàn)產(chǎn)品故障定位，縮短修理周期，保證產(chǎn)品質(zhì)量。
【附圖說明】
[0018]下面結(jié)合附圖和實施例對本發(fā)明進一步說明。
[0019]圖1是本發(fā)明的操作步驟流程圖；
[0020]圖2是本發(fā)明的HS-3282接口電路圖；
[0021]圖3是本發(fā)明的HS-3182接口電路圖；
[0022]圖4是本發(fā)明的信號測試板主程序測試流程框圖。
【具體實施方式】
[0023]為了使本發(fā)明實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達成目的與功效易于明白了解，下面對本發(fā)明進一步闡述。
[0024]如圖1至圖3所示，一種針對80C186架構(gòu)接口板的測試系統(tǒng)，包括FPGA最小系統(tǒng)電路、通信接口電路、Arinc429信號發(fā)送電路、時序邏輯控制電路。
[0025]所述FPGA最小系統(tǒng)電路中的FPGA采用EP3C5E144C8芯片，EP3C5E144C8芯片是屬于Cyclone III系列的，Cyclone IIIFPGA是Altera Cyclone系列的第三代產(chǎn)品，是一款低功耗、低成本、高性能的FPGA。
[0026]最小系統(tǒng)電路主要由7小部分組成，分別為:①時鐘輸入電路;②復(fù)位輸入電路;③JTAG接口電路;④程序配置電路;⑤電壓供給電路;⑥鎖相環(huán)電路;⑦指示燈電路。最小系統(tǒng)電路是整個信號測試板的處理中心，主要功能有:1)負責(zé)與上位機的串口通信，接收上位機的操作指令，并傳送采集數(shù)據(jù)給上位機;2)負責(zé)與被測模塊進行串行數(shù)據(jù)通訊;3)負責(zé)提供ARINC429總線信號數(shù)據(jù)，并控制ARINC429總線信號的發(fā)送;4)控制時序邏輯控制模塊。
[0027]所述通信接口電路中，F(xiàn)PGA使用可以在內(nèi)部搭建串口通訊協(xié)議的硬件語言，所以通信接口電路外部不需要串口通訊協(xié)議芯片，因此針對RS232、RS422和RS485接口通信采用相應(yīng)的轉(zhuǎn)接接口芯片即可，具體地，與上位機通訊采用RS232接口芯片，與被測模塊通訊部分采用MAX487和MAX490芯片進行轉(zhuǎn)換。
[0028]所述Arinc429信號發(fā)送電路包括HS-3282接口電路、HS-3182接口電路、發(fā)送通道選擇電路。
[0029]所述HS-3282接口電路中設(shè)有鎖存器和與鎖存器相連的保持寄存器，接收數(shù)據(jù)時，如果數(shù)據(jù)被鎖存，HS-3282接口電路中的/D/R1將被置位，表示一個數(shù)據(jù)已經(jīng)準(zhǔn)備好被讀取。數(shù)據(jù)轉(zhuǎn)移出鎖存器后，存放在保持寄存器等待讀取。32位的保持寄存器中的數(shù)據(jù)將變成兩個16位數(shù)據(jù)形式傳送到總線上傳輸。當(dāng)FPGA檢測到HS-3282接口電路的/D/R1變成低電平，F(xiàn)PGA先置SEL信號為O，同時置/EN為低，選擇低16位數(shù)據(jù)，并使能發(fā)送數(shù)據(jù)到數(shù)據(jù)總線。完成后再置HS-3282接口電路中的SEL為I，同時置/EN為低，選取高16位數(shù)據(jù)字，并使能發(fā)送數(shù)據(jù)到數(shù)據(jù)總線。發(fā)送數(shù)據(jù)時，F(xiàn)PGA先置/PLl為低，接收FPGA發(fā)出的低16位數(shù)據(jù)，再置/PL2為低，接收FPGA發(fā)出的高16位數(shù)據(jù)，數(shù)據(jù)進入FIFO后，/TX/R變成低電平，F(xiàn)PGA置ENTX為高，使能發(fā)送，數(shù)據(jù)就被發(fā)送出去。FPGA通過I/0信號輸出HS-3282接口電路需要的控制信號/PL1、/PL2、CWSTR、SEL、/EN等，從而可以控制HS-3282接口電路按照時序完成接收和發(fā)送數(shù)據(jù)的任務(wù)。
[0030]所述HS-3282接口電路發(fā)送和接收數(shù)據(jù)時經(jīng)常配合HS-3182接口電路使用，HS-3182接口電路是滿足Arinc429信號發(fā)送電路規(guī)范的總線驅(qū)動器，具有雙極性數(shù)據(jù)輸入的功能。在連續(xù)的傳送數(shù)據(jù)字時，需要不小于4Bi t時間的零電壓來區(qū)分。HS-3182接口電路的硬件電路的經(jīng)典應(yīng)用為VREF、V1、CLOCK和SYNC四個引腳全接+5 V。DATA (A)和DATA (B)分別接HS-3282接口電路的數(shù)據(jù)輸出，A0UT和BOUT為Arinc429信號發(fā)送電路的總線輸出XA和CB分別接兩個電容值完全相同的電容。如果傳輸速率為I OOKHz，則必須選用75pf電容;如果傳輸速率為12.5KHz，則要用300pf電容。HS-3182接口電路圖如圖3所示。
[0031]HS-3282+HS-3182結(jié)構(gòu)的Arinc429信號發(fā)送電路只有I路，但是仿制板需要6路ARINC429總線信號。為此，需要通過多路選擇模擬開關(guān)實現(xiàn)對多路ARINC429總線信號的發(fā)送。在本信號測試板中，采用ADG529AKN器件可實現(xiàn)發(fā)送通道多路選擇功能，該器件工作電壓為±15V，滿足ARINC429總線信號傳輸要求，其中±15V供給可由5V轉(zhuǎn)±15V電源模塊實現(xiàn)。
[0032]所述時序控制部分采用CPLD可編程配置芯片，主要實現(xiàn)信號測試板對被測模塊的邏輯控制和時序配合，其主要功能是接收FPGA處理器提供的控制指令，然后產(chǎn)生相應(yīng)的時序信號控制Arinc429信號發(fā)送電路的命令和數(shù)據(jù)寫入，同時還負責(zé)產(chǎn)生控制被測模塊協(xié)同工作的指令信號。
[0033]通過被測板與信號測試系統(tǒng)的聯(lián)調(diào)，具體實現(xiàn)功能如下:信號測試系統(tǒng)為被測模塊提供各類總線信號(包括6路422總線信號以及3路ARINC429總線信號)，向被測板發(fā)送各類總線信號，對被測板接收上述各類總線信號與發(fā)送總線信號(包括4路422總線信號以及I路ARINC429總線信號)的功能進行測試驗證。
[0034]如圖4所示，信號測試系統(tǒng)測試流程:
[0035](I)系統(tǒng)初始化主要是對FPGA芯片進行初始化，包括復(fù)位、1端口、串口以及HS-3282接口電路初始化，然后等待上位機發(fā)送的串口指令。
[0036](2)根據(jù)上位機發(fā)送的指令，如果指令為0x01，信號測試板發(fā)送測試的232數(shù)據(jù)給被測模塊，被測模塊接收232數(shù)據(jù)后再發(fā)送回信號測試板，信號測試板根據(jù)上位機指令0x05，接收被測模塊的232數(shù)據(jù)并判斷比較。
[0037](3)根據(jù)上位機發(fā)送的指令，如果指令為0x02，信號測試板發(fā)送測試的485數(shù)據(jù)給被測模塊，被測模塊接收485數(shù)據(jù)后再發(fā)送回信號測試板，信號測試板根據(jù)上位機指令0x06，接收被測模塊的485數(shù)據(jù)并判斷比較。
[0038](4)根據(jù)上位機發(fā)送的指令，如果指令為0x03，信號測試板發(fā)送第一路測試422數(shù)據(jù)給被測模塊，被測模塊接收第一路422數(shù)據(jù)后再通過422接口發(fā)送回信號測試板，信號測試板根據(jù)上位機指令0x07，接收被測模塊送來的422數(shù)據(jù)并判斷比較。
[0039](5)根據(jù)上位機發(fā)送的指令，如果指令為0x04，信號測試板發(fā)送第二路測試422數(shù)據(jù)給被測模塊，被測模塊接收第二路422數(shù)據(jù)后再通過422接口發(fā)送回信號測試板，信號測試板根據(jù)上位機指令0x07，接收被測模塊送來的422數(shù)據(jù)并判斷比較。
[0040](6)根據(jù)上位機發(fā)送的指令，如果指令為0x08，信號測試板發(fā)送第一路ARINC429總線信號；如果指令為0x09，信號測試板發(fā)送第二路ARINC429總線信號；如果指令為OxOAJt號測試板發(fā)送第三路ARINC429總線信號；如果指令為OxOB，信號測試板發(fā)送第四路ARINC429總線信號；四路ARINC429總線信號頻率為100K，被測模塊接收ARINC429總線信號后，然后解析成32位數(shù)據(jù)并通過串口發(fā)送至信號測試板，信號測試板根據(jù)上位機指令0x05，接收被測模塊送來的232數(shù)據(jù)并判斷比較。
[0041](7)根據(jù)上位機發(fā)送的指令，如果指令為OxAA，信號測試板發(fā)送第五路ARINC429總線信號；如果指令為OxBB，信號測試板發(fā)送第六路ARINC429總線信號;兩路ARINC429總線信號頻率為50K，被測模塊接收ARINC429總線信號后，然后解析成32位數(shù)據(jù)并通過串口發(fā)送至信號測試板，信號測試板根據(jù)上位機指令0x05，接收被測模塊送來的232數(shù)據(jù)并判斷比較。
[0042]以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會有各種變化和改進，這些變化和改進都落入要求保護的本發(fā)明內(nèi)。本發(fā)明要求保護范圍由所附的權(quán)利要求書及其等效物界定。
【主權(quán)項】
1.一種針對80C186架構(gòu)接口板的測試系統(tǒng)，其特征在于:包括FPGA最小系統(tǒng)電路、通信接口電路、Ar inc429信號發(fā)送電路、時序邏輯控制電路； 所述FPGA最小系統(tǒng)電路主要由7小部分組成，分別為:時鐘輸入電路、復(fù)位輸入電路、JTAG接口電路、程序配置電路、電壓供給電路、鎖相環(huán)電路、指示燈電路； 所述通信接口電路中，由于FPGA使用可以在內(nèi)部搭建串口通訊協(xié)議的硬件語言，因此針對通信接口電路中的RS232、RS422和RS485接口通信采用相應(yīng)的轉(zhuǎn)接接口芯片即可;所述通信接口電路與上位機通訊采用RS232接口芯片，與被測模塊通訊部分采用MAX487和MAX490芯片進行轉(zhuǎn)換； 所述Arinc429信號發(fā)送電路包括HS-3282接口電路、HS-3182接口電路、發(fā)送通道選擇電路； 所述時序控制部分采用CPLD可編程配置芯片。
【文檔編號】G05B23/02GK106094795SQ201610486804
【公開日】2016年11月9日
【申請日】2016年6月28日
【發(fā)明人】梁曉芬, 周勇軍, 伍騰, 羅運虎, 趙桂芳, 唐起源
【申請人】國營蕪湖機械廠