国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      基于pci總線及cpld遠程醫(yī)療前端數(shù)據(jù)采集卡的制作方法

      文檔序號:8580218閱讀:426來源:國知局
      基于pci總線及cpld遠程醫(yī)療前端數(shù)據(jù)采集卡的制作方法
      【技術領域】
      [0001]本實用新型涉及一種數(shù)據(jù)采集卡,尤其是基于PCI總線及CPLD遠程醫(yī)療前端數(shù)據(jù)采集卡。
      【背景技術】
      [0002]隨著生命科學和通信技術的發(fā)展.遠程醫(yī)療已成為目前國際上發(fā)展十分迅速的跨學科。而如何獲取遠程醫(yī)療前端信息是實現(xiàn)遠程醫(yī)療重要的步驟。遠程醫(yī)療前端信息包括一些實時的生物電信號(如ECG,EEG)、醫(yī)療數(shù)據(jù)(如血壓)及文字病歷醫(yī)院信息系統(tǒng)(HISO)、醫(yī)療影像存儲與傳輸系統(tǒng)(PACS)等。生物醫(yī)學信號由于受到人體諸多因素的影響,因而有著一般信號所沒有的特點:1)信號弱,心電信號僅10?50微伏。腦干聽覺誘發(fā)響應信號小于I微伏;2)噪聲強,由于人體自身信號弱,加之人體又是一個復雜的整體,因此信號易受噪聲的干擾;3)頻率范圍一般較低,除心音信號頻譜成份稍高外。其他電生理信號頻譜一般較低;4)隨機性強,生物醫(yī)學信號不但是隨機的,而且是非平穩(wěn)的。正是因為生物醫(yī)學信號的這些特點,使得生物醫(yī)學信號處理成為當代信號處理技術最可發(fā)揮其威力的一個重要領域。而數(shù)據(jù)采集是遠程醫(yī)療系統(tǒng)中的重要環(huán)節(jié),當交流信號多時,僅僅靠普通MCU資源難以完成,普通數(shù)據(jù)采集卡不能實現(xiàn)多通道同時采樣及瞬態(tài)信號、圖像處理都要求幾MB/S甚至幾十MB/S的速度。而目前用于PC機的數(shù)據(jù)采集卡大部分是基于ISA總線的,其最大缺點是傳輸速度太低,不能實現(xiàn)實時傳輸。
      【實用新型內容】
      [0003]本申請要解決的技術問題是為了克服上述缺陷,提供一種基于PCI總線及CPLD遠程醫(yī)療前端數(shù)據(jù)采集卡。
      [0004]為解決上述技術問題,采用的技術方案是:
      [0005]基于PCI總線及CPLD遠程醫(yī)療前端數(shù)據(jù)采集卡,由多路選擇開關、可編程控增益放大器、運算放大器、A/D轉換器、外部儲存器FIFO、CPLD可編程邏輯控制器與PCI9054接口控制器、PCI總線構成,多路信號經(jīng)多路選擇開關轉換后,經(jīng)可編程控增益放大器放大,進入A/D轉換器后存儲到外部儲存器FIFO,在CPLD可編程邏輯控制器的控制下將信號數(shù)據(jù)送入PCI9054接口控制器內部的FIFO ;A/D芯片為AD9042,CPLD可編程邏輯控制器采用芯片EPM7128,外部儲存器FIFO采用芯片IDT72V36110,可編程增益放大器采用PGA202,CPLD可編程邏輯控制器為EPM7128器件,PGA202的ADO、ADl兩引腳接人CPLD的YO 口。
      [0006]本實用新型的有益效果是:這個采集卡采用PCI+CPLD的模式實現(xiàn)了對高速、大容量傳輸流的實時處理,可以將患者的生命信息傳給遠端的專家及時得到治療和診治,PCI總線保證了信息可以在足夠的帶寬下進行傳輸,CPLD可以保證電路穩(wěn)定工作,因此。本系統(tǒng)具有使用靈活,電路可靠等特點。
      【附圖說明】
      [0007]圖1是高速數(shù)據(jù)采集卡的系統(tǒng)框圖;
      [0008]圖2是外部儲存器FIFO IDT72V36110的內部結構圖;
      [0009]圖3是CPLD可編程邏輯控制器EPM7128的內部電路結構圖。
      【具體實施方式】
      [0010]高速數(shù)據(jù)采集卡的系統(tǒng)框圖如圖1所示:從系統(tǒng)框圖中可以看出,本數(shù)據(jù)采集卡由多路選擇開關、可編程控自動增益放大器、信號運算濾波放大、信號采樣、數(shù)據(jù)儲存、邏輯控制與PCI接口等部分組成。信號放大是對輸入信號進行調理以滿足采樣的要求。信號濾波是防止信號產(chǎn)生”混疊”現(xiàn)象,信號采樣是完成模擬信號的數(shù)字化。與主計算機的高速數(shù)據(jù)傳輸接口是滿足信號檢測的實時性,將PCI9054處理的數(shù)據(jù)傳給計算機以進行進一步的處理。采集卡采用DMA+FIF0的高速傳輸方式,其中多路信號通過多路轉換,經(jīng)過程控放大,調理成ADS認可的模擬信號,進入AD采樣后,存儲到外部的存儲器FIFO。待外部的FIFO半滿以后。在邏輯時序控制下實現(xiàn)FIFO邊讀邊寫。將數(shù)據(jù)送入PCI總線控制器PCI9054內部的FIFO。待內部FIFO滿以后。由9054采用DMA突發(fā)方式傳輸至內存。這期間數(shù)據(jù)采集不中斷,稱為零狀態(tài)等待,從而實現(xiàn)連續(xù)的實時數(shù)據(jù)采集和實時數(shù)據(jù)處理。另外在A/D的數(shù)字輸出,F(xiàn)IFO的輸入輸出都集中到CPLD的引腳上,節(jié)省了鎖存器,增強了數(shù)據(jù)處理的靈活性。本數(shù)據(jù)采集卡由一 A/D芯片AD9042、邏輯控制芯片EPM7128、FIFO芯片IDT72V36110,PCI總線控制器(PCI9054)組成。由于FIR)的儲存空間有限。它只能用作數(shù)據(jù)緩存,不能儲存大批量的數(shù)據(jù),所以必須保證PCI讀取數(shù)據(jù)的速度稍大于模數(shù)轉換的速度,最大時鐘頻率是32MHZ。本系統(tǒng)采用32位的DMA傳輸,對于12位的轉換精度的模數(shù)轉換芯片,選擇了 AD9042,既可以交流接入也可直流接入。程控放大器的作用是對模擬輸入信號進行調理.以便充分利用A/D轉換器的輸入電壓范圍。也就是說,為了能充分利用A/D轉換器的分辨率,即轉換器輸出的數(shù)字位數(shù),應把模擬輸入信號放大到與A/D轉換器滿量程電壓相應的電平值。一般多路數(shù)據(jù)采集系統(tǒng)各通道的模擬信號電壓可能有較大差異,因此,最好是對各通道采用不同的放大倍數(shù)進行放大,即放大器的放大倍數(shù)可以實時控制改變。采用精密的可編程增益控制儀表放大器PGA202,具有較高的共模抑制比,單位增益寬為1MHZ,將這ADO、ADI兩引腳接人CPLD的YO 口能實現(xiàn)CPLD對PGA202的控制,節(jié)省了機板空間。系統(tǒng)采集的數(shù)據(jù)常常放在數(shù)據(jù)緩存器中,而數(shù)據(jù)緩存區(qū)要求既要有與AD芯片的接口,又要有與系統(tǒng)PCI接口以提高數(shù)據(jù)吞吐率,存儲模塊必須有讀和寫同時進行的能力。FIFO的數(shù)據(jù)是依次存入和讀出的。為了最大限度的利用PCI接口和達到很高的傳輸率,此本模塊采用大容量高速FIFO芯片IDT72V36110作為數(shù)據(jù)緩存區(qū),該芯片可以工作在133MHZ的頻率下,零延遲傳輸,可以提供9位、18位、36位輸入、輸出接口,其存取時間為7.5nsο其具體結構如圖2。Altera公司的ΜΑΧΤ00系列是工業(yè)界中速度最快的高集成器件系列,本采集卡用MAX7000S中EPM7128器件作為CPLD。EPM7128在本系統(tǒng)的功能為:產(chǎn)生選通多路模擬開關各通道的信號,實現(xiàn)各通道自動切換,;產(chǎn)生與多個串口信號的邏輯控制功能;產(chǎn)生控制頻率信號輸出的控制信號。PCI9054是PCI總線接口芯片,低功耗,采用了先進的PLX數(shù)據(jù)管道結構技術,可以使局部總線快速轉換到PCI總線上。
      【主權項】
      1.基于PCI總線及CPLD遠程醫(yī)療前端數(shù)據(jù)采集卡,其特征在于:由多路選擇開關、可編程控增益放大器、運算放大器、A/D轉換器、外部儲存器FIFO、CPLD可編程邏輯控制器與PCI9054接口控制器、PCI總線構成,多路信號經(jīng)多路選擇開關轉換后,經(jīng)可編程控增益放大器放大,進入A/D轉換器后存儲到外部儲存器FIFO,在CPLD可編程邏輯控制器的控制下將信號數(shù)據(jù)送入PCI9054接口控制器內部的FIFO ;A/D芯片為AD9042,CPLD可編程邏輯控制器采用芯片EPM7128,外部儲存器FIFO采用芯片IDT72V36110,可編程增益放大器采用PGA202,CPLD可編程邏輯控制器為EPM7128器件,PGA202的ADO、ADl兩引腳接人CPLD的YO 口。
      【專利摘要】基于PCI總線及CPLD遠程醫(yī)療前端數(shù)據(jù)采集卡,由多路選擇開關、可編程控增益放大器、運算放大器、A/D轉換器、外部儲存器FIFO、CPLD可編程邏輯控制器與PCI9054接口控制器、PCI總線構成,多路信號經(jīng)多路選擇開關轉換后,經(jīng)可編程控增益放大器放大,進入A/D轉換器后存儲到外部儲存器FIFO,在CPLD可編程邏輯控制器的控制下將信號數(shù)據(jù)送入PCI9054接口控制器內部的FIFO;A/D芯片為AD9042,CPLD可編程邏輯控制器采用芯片EPM7128,外部儲存器FIFO采用芯片IDT72V36110,可編程增益放大器采用PGA202,CPLD可編程邏輯控制器為EPM7l28器件,PGA202的AD0、AD1兩引腳接人CPLD的Y0口。這個采集卡實現(xiàn)了對高速、大容量傳輸流的實時處理,具有使用靈活,電路可靠等特點。
      【IPC分類】G05B19-042
      【公開號】CN204287837
      【申請?zhí)枴緾N201420726806
      【發(fā)明人】胡勇, 鄧金祥, 宋致虎
      【申請人】成都安思科技有限公司
      【公開日】2015年4月22日
      【申請日】2014年11月26日
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1