一種網(wǎng)站數(shù)據(jù)存儲電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于存儲技術(shù)領(lǐng)域，尤其涉及一種網(wǎng)站數(shù)據(jù)存儲電路。
【背景技術(shù)】
[0002]在日益增長的網(wǎng)絡(luò)世界中，消費者常常使用在線資源來訪問信息。因此，網(wǎng)站的數(shù)量越來越多，然而，目前的網(wǎng)站服務(wù)器內(nèi)數(shù)據(jù)存儲器內(nèi)存小，電路復雜，體積大，不利于集成，采用單傳輸方式，使得網(wǎng)站數(shù)據(jù)傳輸慢，不利于數(shù)據(jù)快速傳輸。

【發(fā)明內(nèi)容】

[0003]本實用新型提供一種網(wǎng)站數(shù)據(jù)存儲電路，以解決上述【背景技術(shù)】中傳統(tǒng)的網(wǎng)站服務(wù)器內(nèi)數(shù)據(jù)存儲器的電路復雜，體積大，不利于集成的問題。
[0004]本實用新型所解決的技術(shù)問題采用以下技術(shù)方案來實現(xiàn):本實用新型提供一種網(wǎng)站數(shù)據(jù)存儲電路，其特征在于:包括主控芯片U1、接口 J1、存儲器U3、擴展存儲器U2，所述主控芯片Ul的引腳20接接口 Jl的引腳12，其引腳21接接口 Jl的引腳11，其引腳22接接口 Jl的引腳10，其引腳23接接口 Jl的引腳9，其引腳24接接口 Jl的引腳8，其引腳31接存儲器U3的引腳6，其弓丨腳32接存儲器U3的引腳5，其弓丨腳33接存儲器U3的引腳4，其引腳8接存儲器U3的引腳2、擴展存儲器U2的引腳9，其引腳7接存儲器U3的引腳1、擴展存儲器U2的引腳8，其引腳2接擴展存儲器U2的引腳3，其引腳I接擴展存儲器U2的引腳2，所述接口 Jl的引腳15接起引腳3，其引腳14接起引腳4，其引腳I接地，所述存儲器U3的引腳7接擴展存儲器U2的引腳13且接地，其引腳11接擴展存儲器U2的引腳16，其引腳12接擴展存儲器U2的引腳15，所述擴展存儲器U2的引腳19接電阻R3的一端、電容Cl的一端，其引腳21接電阻R2的一端，其引腳22接電阻Rl的一端，所述電阻R2的另一端節(jié)電阻Rl的另一端且接電壓+12V，所述電阻R3的另一端接電容Cl的另一端且接地。
[0005]所述芯片Ul選用CPU芯片。
[0006]所述芯片U2選用62C64芯片。
[0007]所述芯片U2選用74HC138芯片。
[0008]本實用新型的有益效果為:
[0009]I本專利存儲電路采用三路光纖信號，能實現(xiàn)多種高速信號的實時存儲功能，最高存儲速度達到800MB/S，最高儲容量達到8T，最終實現(xiàn)數(shù)據(jù)快速傳輸。
[0010]2本專利的電路結(jié)構(gòu)簡單，易集成，體積小，元器件少，能夠有效的節(jié)省成本，價格便宜，可以實現(xiàn)集成化。
[0011]3本專利采用存儲器和擴展存儲器的設(shè)計除了提供充足的存儲空間之外，還解決了一個關(guān)鍵問題，就是借鑒硬盤領(lǐng)域RAID技術(shù)的思路，通過由存儲器到擴展存儲器的順序操作實現(xiàn)一個基本的并行加速，解決了傳統(tǒng)存儲器寫入速度過慢的問題，大大提高了存儲性能。
[0012]4本專利的接口采用通用的接口，避免單一接口傳輸不方便的問題。
【附圖說明】
[0013]圖1是本實用新型的電路原理圖。
【具體實施方式】
[0014]以下結(jié)合附圖對本實用新型做進一步描述:
[0015]實施例:
[0016]本實施例包括:主控芯片Ul、接口 Jl、存儲器U3、擴展存儲器U2，主控芯片Ul的引腳20接接口 Jl的引腳12，其引腳21接接口 Jl的引腳11，其引腳22接接口 Jl的引腳10，其引腳23接接口 Jl的引腳9，其引腳24接接口 Jl的引腳8，其引腳31接存儲器U3的引腳6，其引腳32接存儲器U3的引腳5，其引腳33接存儲器U3的引腳4，其引腳8接存儲器U3的引腳2、擴展存儲器U2的引腳9，其引腳7接存儲器U3的引腳1、擴展存儲器U2的引腳8，其引腳2接擴展存儲器U2的引腳3，其引腳I接擴展存儲器U2的引腳2，接口 Jl的引腳15接起引腳3，其引腳14接起引腳4，其引腳I接地，存儲器U3的引腳7接擴展存儲器U2的引腳13且接地，其引腳11接擴展存儲器U2的引腳16，其引腳12接擴展存儲器U2的引腳15，擴展存儲器U2的引腳19接電阻R3的一端、電容Cl的一端，其引腳21接電阻R2的一端，其引腳22接電阻Rl的一端，電阻R2的另一端節(jié)電阻Rl的另一端且接電壓+12V，電阻R3的另一端接電容Cl的另一端且接地。
[0017]本專利電路結(jié)構(gòu)簡單，易集成，體積小，采用存儲器和擴展存儲器的設(shè)計除了提供充足的存儲空間之外，還解決了一個關(guān)鍵問題，就是借鑒硬盤領(lǐng)域RAID技術(shù)的思路，通過由存儲器到擴展存儲器的順序操作實現(xiàn)一個基本的并行加速，解決了傳統(tǒng)存儲器寫入速度過慢的問題，大大提高了存儲性能。
[0018]利用本實用新型所述的技術(shù)方案，或本領(lǐng)域的技術(shù)人員在本實用新型技術(shù)方案的啟發(fā)下，設(shè)計出類似的技術(shù)方案，而達到上述技術(shù)效果的，均是落入本實用新型的保護范圍。
【主權(quán)項】
1.一種網(wǎng)站數(shù)據(jù)存儲電路，其特征在于:包括主控芯片U1、接口 J1、存儲器U3、擴展存儲器U2，所述主控芯片Ul的引腳20接接口 Jl的引腳12，其引腳21接接口 Jl的引腳11，其引腳22接接口 Jl的引腳10，其引腳23接接口 Jl的引腳9，其引腳24接接口 Jl的引腳8，其引腳31接存儲器U3的引腳6，其引腳32接存儲器U3的引腳5，其引腳33接存儲器U3的引腳4，其引腳8接存儲器U3的引腳2、擴展存儲器U2的引腳9，其引腳7接存儲器U3的引腳1、擴展存儲器U2的引腳8，其引腳2接擴展存儲器U2的引腳3，其引腳I接擴展存儲器U2的引腳2，所述接口 Jl的引腳15接起引腳3，其引腳14接起引腳4，其引腳I接地，所述存儲器U3的引腳7接擴展存儲器U2的引腳13且接地，其引腳11接擴展存儲器U2的引腳16，其引腳12接擴展存儲器U2的引腳15，所述擴展存儲器U2的引腳19接電阻R3的一端、電容Cl的一端，其引腳21接電阻R2的一端，其引腳22接電阻Rl的一端，所述電阻R2的另一端節(jié)電阻Rl的另一端且接電壓+12V，所述電阻R3的另一端接電容Cl的另一端且接地。
2.根據(jù)權(quán)利要求1所述的一種網(wǎng)站數(shù)據(jù)存儲電路，其特征在于:所述芯片Ul選用CPU芯片。
3.根據(jù)權(quán)利要求1所述的一種網(wǎng)站數(shù)據(jù)存儲電路，其特征在于:所述芯片U2選用62C64芯片。
4.根據(jù)權(quán)利要求1所述的一種網(wǎng)站數(shù)據(jù)存儲電路，其特征在于:所述芯片U2選用74HC138 芯片。
【專利摘要】本實用新型屬于存儲技術(shù)領(lǐng)域，尤其涉及一種網(wǎng)站數(shù)據(jù)存儲電路，包括主控芯片U1、接口J1、存儲器U3、擴展存儲器U2，所述主控芯片U1的引腳20接接口J1的引腳12，所述接口J1的引腳15接起引腳3，其引腳14接起引腳4，其引腳1接地，所述存儲器U3的引腳7接擴展存儲器U2的引腳13且接地，其引腳11接擴展存儲器U2的引腳16，其引腳12接擴展存儲器U2的引腳15，所述擴展存儲器U2的引腳19接電阻R3的一端，所述電阻R2的另一端節(jié)電阻R1的另一端且接電壓+12V。本專利的電路結(jié)構(gòu)簡單，易集成，體積小，元器件少，能夠有效的節(jié)省成本，價格便宜，可以實現(xiàn)集成化。
【IPC分類】G05B19-042
【公開號】CN204406098
【申請?zhí)枴緾N201420847077
【發(fā)明人】張立興
【申請人】天津華創(chuàng)孵化器有限公司
【公開日】2015年6月17日
【申請日】2014年12月27日