零溫度系數(shù)電流源的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電流源，尤其涉及到零溫度系數(shù)電流源。
【背景技術(shù)】
[0002]為了減少溫度對(duì)輸出電流的影響，設(shè)計(jì)了零溫度系數(shù)電流源。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提供一種零溫度系數(shù)電流源。
[0004]零溫度系數(shù)電流源，包括第一電阻、第一 NPN管、第二 NPN管、第二電阻、第三NPN管、第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第三電阻和第三PMOS 管:
[0005]所述第一電阻的一端接電源電壓VCC，另一端所述第一 NPN管的基極和集電極和所述第三NPN管的基極；
[0006]所述第一 NPN管的基極和集電極接在一起再接所述第一電阻的一端和所述第三NPN管的基極，發(fā)射極接所述第二 NPN管的基極和集電極；
[0007]所述第二 NPN管的基極和集電極接在一起再接所述第一 NPN管的發(fā)射極，發(fā)射極接地；
[0008]所述第二電阻的一端接電源電壓VCC，另一端接所述第三NPN管的集電極；
[0009]所述第三NPN管的基極接所述第一電阻的一端和所述第一 NPN管的基極和集電極，集電極接所述第二電阻的一端，發(fā)射極接所述第一 PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極；
[0010]所述第一 PMOS管的柵極接所述第二 PMOS管的柵極和漏極和所述第二 NMOS管的漏極和所述第三NMOS管的柵極和所述第三PMOS管的柵極，漏極接所述第三NPN管的發(fā)射極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ;
[0011 ] 所述第二 PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第三NMOS管的柵極和所述第二 NMOS管的漏極和所述第三NMOS管的柵極，源極接電源電壓VCC ;
[0012]所述第一 NMOS管的柵極和漏極接在一起再接所述第三NPN管的發(fā)射極和所述第一PMOS管的漏極和所述第二 NMOS管的柵極，源極接地；
[0013]所述第二 NMOS管的柵極接所述第三NPN管的發(fā)射極和所述第一 PMOS管的漏極和所述第一 NMOS管的柵極和漏極，漏極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極和所述第三NMOS管的柵極，源極接所述第三NMOS管的漏極；
[0014]所述第三NMOS管的柵極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第二 NMOS管的漏極，源極接所述第三電阻的一端；
[0015]所述第三電阻的一端接所述第三NMOS管的源極，另一端接地；
[0016]所述第三PMOS管的柵極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第二NMOS管的漏極和所述第三NMOS管的柵極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
[0017]所述第一電阻、所述第一 NPN管、所述第二 NPN管、所述第二電阻和所述第三NPN管構(gòu)成啟動(dòng)電路部分，從電源電壓VCC依次第一電阻、所述第一 NPN管、所述第二 NPN管形成電流，然后通過(guò)所述第一 NPN管鏡像給所述第三NPN管；所述第三電阻上的電流是所述第一 NMOS管的閾值電壓除以所述第三電阻和所述第三NMOS管形成的RDS電阻之和，由于所述第三NMOS管形成的RDS電阻呈正溫度系數(shù)，所述第三電阻就要設(shè)置負(fù)溫度系數(shù)的多晶POLY電阻，通過(guò)調(diào)節(jié)這兩個(gè)電阻的溫度系數(shù)達(dá)到零溫度系數(shù)；所述第三電阻上的電流再通過(guò)所述第二 PMOS管鏡像給所述第三PMOS管電流10UT。
【附圖說(shuō)明】
[0018]圖1為本實(shí)用新型的零溫度系數(shù)電流源的電路圖。
【具體實(shí)施方式】
[0019]以下結(jié)合附圖對(duì)本【實(shí)用新型內(nèi)容】進(jìn)一步說(shuō)明。
[0020]零溫度系數(shù)電流源，如圖1所示，包括第一電阻101、第一 NPN管102、第二 NPN管103、第二電阻 104、第三 NPN 管 105、第一 PMOS 管 106、第二 PMOS 管 107、第一 NMOS 管 108、第二 NMOS管109、第三NMOS管110、第三電阻111和第三PMOS管112:
[0021]所述第一電阻101的一端接電源電壓VCC，另一端所述第一 NPN管102的基極和集電極和所述第三NPN管105的基極；
[0022]所述第一 NPN管102的基極和集電極接在一起再接索薩第一電阻101的一端和所述第三NPN管105的基極，發(fā)射極接所述第二 NPN管103的基極和集電極；
[0023]所述第二 NPN管103的基極和集電極接在一起再接所述第一 NPN管102的發(fā)射極，發(fā)射極接地；
[0024]所述第二電阻104的一端接電源電壓VCC，另一端接所述第三NPN管105的集電極；
[0025]所述第三NPN管105的基極接所述第一電阻101的一端和所述第一 NPN管102的基極和集電極，集電極接所述第二電阻104的一端，發(fā)射極接所述第一 PMOS管106的漏極和所述第一 NMOS管108的柵極和漏極和所述第二 NMOS管109的柵極；
[0026]所述第一 PMOS管106的柵極接所述第二 PMOS管107的柵極和漏極和所述第二NMOS管109的漏極和所述第三NMOS管110的柵極和所述第三PMOS管112的柵極，漏極接所述第三NPN管105的發(fā)射極和所述第一 NMOS管108的柵極和漏極和所述第二 NMOS管109的柵極，源極接電源電壓VCC ；
[0027]所述第二 PMOS管107的柵極和漏極接在一起再接所述第一 PMOS管106的柵極和所述第三NMOS管112的柵極和所述第二 NMOS管109的漏極和所述第三NMOS管110的柵極，源極接電源電壓VCC ；
[0028]所述第一 NMOS管108的柵極和漏極接在一起再接所述第三NPN管105的發(fā)射極和所述第一 PMOS管106的漏極和所述第二 NMOS管109的柵極，源極接地；
[0029]所述第二 NMOS管109的柵極接所述第三NPN管105的發(fā)射極和所述第一 PMOS管106的漏極和所述第一 NMOS管108的柵極和漏極，漏極接所述第一 PMOS管106的柵極和所述第二 PMOS管107的柵極和漏極和所述第三PMOS管112的柵極和所述第三NMOS管110的柵極，源極接所述第三NMOS管110的漏極；
[0030]所述第三NMOS管110的柵極接所述第一 PMOS管106的柵極和所述第二 PMOS管107的柵極和漏極和所述第三PMOS管112的柵極和所述第二 NMOS管109的漏極，漏極接所述第二 NMOS管109的漏極，源極接所述第三電阻111的一端；
[0031]所述第三電阻111的一端接所述第三NMOS管110的源極，另一端接地；
[0032]所述第三PMOS管112的柵極接所述第一 PMOS管106的柵極和所述第二 PMOS管107的柵極和漏極和所述第二 NMOS管109的漏極和所述第三NMOS管110的柵極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
[0033]所述第一電阻101、所述第一 NPN管102、所述第二 NPN管103、所述第二電阻104和所述第三NPN管105構(gòu)成啟動(dòng)電路部分，從電源電壓VCC依次第一電阻101、所述第一 NPN管102、所述第二 NPN管103形成電流，然后通過(guò)所述第一 NPN管102鏡像給所述第三NPN管105 ;所述第三電阻111上的電流是所述第一 NMOS管108的閾值電壓除以所述第三電阻111和所述第三NMOS管110形成的RDS電阻之和，由于所述第三NMOS管110形成的RDS電阻呈正溫度系數(shù)，所述第三電阻111就要設(shè)置負(fù)溫度系數(shù)的多晶POLY電阻，通過(guò)調(diào)節(jié)這兩個(gè)電阻的溫度系數(shù)達(dá)到零溫度系數(shù)；所述第三電阻111上的電流再通過(guò)所述第二 PMOS管107鏡像給所述第三PMOS管112電流10UT。
【主權(quán)項(xiàng)】
1.零溫度系數(shù)電流源，其特征在于:包括第一電阻、第一 NPN管、第二 NPN管、第二電阻、第三NPN管、第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第三電阻和第三PMOS管； 所述第一電阻的一端接電源電壓VCC，另一端所述第一 NPN管的基極和集電極和所述第三NPN管的基極； 所述第一 NPN管的基極和集電極接在一起再接所述第一電阻的一端和所述第三NPN管的基極，發(fā)射極接所述第二 NPN管的基極和集電極； 所述第二 NPN管的基極和集電極接在一起再接所述第一 NPN管的發(fā)射極，發(fā)射極接地； 所述第二電阻的一端接電源電壓VCC，另一端接所述第三NPN管的集電極； 所述第三NPN管的基極接所述第一電阻的一端和所述第一 NPN管的基極和集電極，集電極接所述第二電阻的一端，發(fā)射極接所述第一 PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極； 所述第一 PMOS管的柵極接所述第二 PMOS管的柵極和漏極和所述第二 NMOS管的漏極和所述第三NMOS管的柵極和所述第三PMOS管的柵極，漏極接所述第三NPN管的發(fā)射極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ; 所述第二 PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第三NMOS管的柵極和所述第二 NMOS管的漏極和所述第三NMOS管的柵極，源極接電源電壓VCC ; 所述第一 NMOS管的柵極和漏極接在一起再接所述第三NPN管的發(fā)射極和所述第一PMOS管的漏極和所述第二 NMOS管的柵極，源極接地； 所述第二 NMOS管的柵極接所述第三NPN管的發(fā)射極和所述第一 PMOS管的漏極和所述第一 NMOS管的柵極和漏極，漏極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極和所述第三NMOS管的柵極，源極接所述第三NMOS管的漏極；所述第三NMOS管的柵極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第二 NMOS管的漏極，源極接所述第三電阻的一端； 所述第三電阻的一端接所述第三NMOS管的源極，另一端接地； 所述第三PMOS管的柵極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第二NMOS管的漏極和所述第三NMOS管的柵極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
【專利摘要】本實(shí)用新型公開(kāi)了一種零溫度系數(shù)電流源。零溫度系數(shù)電流源包括第一電阻、第一NPN管、第二NPN管、第二電阻、第三NPN管、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第三電阻和第三PMOS管。利用本實(shí)用新型提供的零溫度系數(shù)電流源能夠輸出零溫度系數(shù)的電流。
【IPC分類】G05F1/56
【公開(kāi)號(hào)】CN204719585
【申請(qǐng)?zhí)枴緾N201520420413
【發(fā)明人】齊盛
【申請(qǐng)人】杭州寬福科技有限公司
【公開(kāi)日】2015年10月21日
【申請(qǐng)日】2015年6月15日