一種基于cpld技術(shù)的網(wǎng)安主板的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及主板領(lǐng)域，具體涉及一種基于CPLD技術(shù)的網(wǎng)安主板。
【背景技術(shù)】
[0002] 網(wǎng)絡(luò)安全設(shè)備一般都是應(yīng)用在兩個(gè)或更多的網(wǎng)絡(luò)之間，比如內(nèi)網(wǎng)和外網(wǎng)之間，網(wǎng) 絡(luò)安全設(shè)備內(nèi)的應(yīng)用程序會(huì)對(duì)通過(guò)他的網(wǎng)絡(luò)封包來(lái)進(jìn)行分析，以判斷是否有威脅存在，處 理完后再按照一定的路由規(guī)則將封包轉(zhuǎn)發(fā)出去，而如果這臺(tái)網(wǎng)絡(luò)安全設(shè)備出現(xiàn)了故障，比 如斷電或死機(jī)后，那連接在這臺(tái)設(shè)備上的所有網(wǎng)段也就彼此失去了聯(lián)系，這個(gè)時(shí)候如果要 求各個(gè)網(wǎng)絡(luò)彼此還需要處于連通狀態(tài)，那么就必須具有Bypass功能。目前實(shí)現(xiàn)Bypass功 能主要有以下幾種方法：1、通過(guò)電源觸發(fā)。這種方式下，一般是在設(shè)備沒(méi)有通電的情況下， Bypass功能打開(kāi)，如果設(shè)備一旦通電后，Bypass立即調(diào)整為關(guān)閉狀態(tài)，其缺點(diǎn)是：不靈活， 無(wú)法通過(guò)軟件控制。2、由GPIO來(lái)控制。在進(jìn)入OS后，可以通過(guò)GPIO來(lái)對(duì)特定的端口操作， 從而實(shí)現(xiàn)對(duì)Bypass開(kāi)關(guān)的控制，其缺點(diǎn)是：GPIO的狀態(tài)，關(guān)機(jī)后無(wú)法保存。3、由Watchdog 來(lái)控制。這種情況實(shí)際是對(duì)方式2的一種延伸應(yīng)用，可以通過(guò)Watchdog來(lái)控制GPIO Bypass 程序的啟用與關(guān)閉，從而實(shí)現(xiàn)對(duì)Bypass狀態(tài)的控制。使用這種方式后，平臺(tái)如果死機(jī)就可 以由Watchdog來(lái)打開(kāi)Bypass，其缺點(diǎn)是：關(guān)機(jī)后，無(wú)法控制。 【實(shí)用新型內(nèi)容】
[0003] 本實(shí)用新型的目的在于解決上述問(wèn)題，提供一種基于CPLD技術(shù)的網(wǎng)安主板，具有 獨(dú)立于主板上的主芯片，不受主芯片的限制，可以根據(jù)需要靈活的修改bypass的狀態(tài)，并 且可以保存Bypass狀態(tài)，不受電源狀態(tài)控制的優(yōu)點(diǎn)。
[0004] 為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是：
[0005] -種基于CPLD技術(shù)的網(wǎng)安主板，包括：主板以及位于主板上的：主控單元，CPLD單 元，第一網(wǎng)卡單元，第二網(wǎng)卡單元，第一開(kāi)關(guān)和第二開(kāi)關(guān)；主控單元和CPLD單元通過(guò)第一開(kāi) 關(guān)與第一網(wǎng)卡單元連接，主控單元和CPLD單元通過(guò)第二開(kāi)關(guān)與第二網(wǎng)卡單元連接。
[0006] 進(jìn)一步地，所述第一開(kāi)關(guān)具有1位和2位，所述第二開(kāi)關(guān)具有1位和2位；當(dāng)所述 第一開(kāi)關(guān)處于1位時(shí)，主控單元與第一網(wǎng)卡單元相連接，當(dāng)所述第二開(kāi)關(guān)處于1位時(shí)，主控 單元與第二網(wǎng)卡單元相連接；當(dāng)所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)同時(shí)處于2位時(shí)，所述第一 網(wǎng)卡單元與所述第二網(wǎng)卡單元相連接。
[0007] 進(jìn)一步地，所述CPLD單元用于控制所述第一開(kāi)關(guān)和/或所述第二開(kāi)關(guān)的位置。
[0008] 進(jìn)一步地，所述CPLD單元通過(guò)GPIO控制所述第一開(kāi)關(guān)和/或所述第二開(kāi)關(guān)的位 置。
[0009] 采用上述結(jié)構(gòu)后，本實(shí)用新型有益效果為：本實(shí)用新型的一種基于CPLD技術(shù)的網(wǎng) 安主板，具有獨(dú)立于主板上的主芯片，不受主芯片的限制，可以根據(jù)需要靈活的修改bypass 的狀態(tài)，并且可以保存Bypass狀態(tài)，不受電源狀態(tài)控制的優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0010] 圖1為本實(shí)用新型的基于CPLD技術(shù)的網(wǎng)安主板的結(jié)構(gòu)示意圖一；
[0011] 圖2為本實(shí)用新型的基于CPLD技術(shù)的網(wǎng)安主板的結(jié)構(gòu)示意圖二；
[0012] 圖3為本實(shí)用新型的基于CPLD技術(shù)的網(wǎng)安主板的結(jié)構(gòu)示意圖三。
[0013] 附圖標(biāo)記說(shuō)明：
[0014] 1、主板；2、主控單元；3、CPLD單元；4、第一網(wǎng)卡單元；
[0015] 5、第二網(wǎng)卡單元；6、第一開(kāi)關(guān)；7、第二開(kāi)關(guān)；8、1位；9、2位。
【具體實(shí)施方式】
[0016] 下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的說(shuō)明。
[0017] 如圖1至圖3所示，本實(shí)用新型的一種基于CPLD技術(shù)的網(wǎng)安主板，包括：主板1以 及位于主板1上的：主控單元2, CPLD單元3,第一網(wǎng)卡單元4,第二網(wǎng)卡單元5,第一開(kāi)關(guān)6 和第二開(kāi)關(guān)7 ;主控單元2和CPLD單元3通過(guò)第一開(kāi)關(guān)6與第一網(wǎng)卡單元4連接，主控單 元2和CPLD單元3通過(guò)第二開(kāi)關(guān)7與第二網(wǎng)卡單元5連接。
[0018] 第一開(kāi)關(guān)6具有1位8和2位9,第二開(kāi)關(guān)7具有1位8和2位9 ;當(dāng)?shù)谝婚_(kāi)關(guān)6 處于1位8時(shí)，主控單元2與第一網(wǎng)卡單元4相連接，此時(shí)第一網(wǎng)卡單元4工作在獨(dú)立模式。 當(dāng)?shù)诙_(kāi)關(guān)7處于1位8時(shí)，主控單元2與第二網(wǎng)卡單元5相連接，此時(shí)第二網(wǎng)卡單元5工 作在獨(dú)立模式。當(dāng)?shù)谝婚_(kāi)關(guān)6和第二開(kāi)關(guān)7同時(shí)處于2位9時(shí)，第一網(wǎng)卡單元4與第二網(wǎng) 卡單元5相連接，此時(shí)第一網(wǎng)卡單元4和第二網(wǎng)卡單元5工作在bypass模式。
[0019] CPLD單元3用于控制第一開(kāi)關(guān)6和/或第二開(kāi)關(guān)7的位置。
[0020] CPLD單元3通過(guò)GPIO控制第一開(kāi)關(guān)6和/或第二開(kāi)關(guān)7的位置。
[0021] CPLD邏輯控制原理與真值如下表所示：
[0023] OPower 信號(hào)：
[0024] 此信號(hào)用于CPLD判斷系統(tǒng)的狀態(tài)：關(guān)機(jī)狀態(tài)=0,開(kāi)機(jī)狀態(tài)=1 ;
[0025] 2) GPIOO，GPIOl 用來(lái)控制 Bypass 的狀態(tài)，如 Power=l，GPIOO=O, GPIOl=O,表示在 開(kāi)機(jī)狀態(tài)下（Power=I)，網(wǎng)卡工作在獨(dú)立模式（Bypass=O) ;Power=0, GPIOO=O, GPIOl=I,表 示在關(guān)機(jī)狀態(tài)下（Power=O),網(wǎng)卡工作在Bypass模式（Bypass=I )。
[0026] 3) Bypass: CPLD的輸出信號(hào)，根據(jù)Power, GPI00, GPIOl三個(gè)輸入信號(hào)的狀態(tài)，輸 出對(duì)應(yīng)的狀態(tài)，從而控制網(wǎng)卡的工作模式。
[0027] 以上所述僅是本實(shí)用新型的較佳實(shí)施方式，故凡依本實(shí)用新型專利申請(qǐng)范圍所述 的構(gòu)造、特征及原理所做的等效變化或修飾，均包括于本實(shí)用新型專利申請(qǐng)范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種基于CPLD技術(shù)的網(wǎng)安主板，其特征在于，包括：主板以及位于主板上的：主控單 元，CPLD單元，第一網(wǎng)卡單元，第二網(wǎng)卡單元，第一開(kāi)關(guān)和第二開(kāi)關(guān)；主控單元和CPLD單元 通過(guò)第一開(kāi)關(guān)與第一網(wǎng)卡單元連接，主控單元和CPLD單元通過(guò)第二開(kāi)關(guān)與第二網(wǎng)卡單元 連接。2. 根據(jù)權(quán)利要求1所述的主板，其特征在于，所述第一開(kāi)關(guān)具有1位和2位，所述第二 開(kāi)關(guān)具有1位和2位；當(dāng)所述第一開(kāi)關(guān)處于1位時(shí)，主控單元與第一網(wǎng)卡單元相連接，當(dāng)所 述第二開(kāi)關(guān)處于1位時(shí)，主控單元與第二網(wǎng)卡單元相連接；當(dāng)所述第一開(kāi)關(guān)和所述第二開(kāi) 關(guān)同時(shí)處于2位時(shí)，所述第一網(wǎng)卡單元與所述第二網(wǎng)卡單元相連接。3. 根據(jù)權(quán)利要求2所述的主板，其特征在于，所述CPLD單元用于控制所述第一開(kāi)關(guān)和 /或所述第二開(kāi)關(guān)的位置。4. 根據(jù)權(quán)利要求3所述的主板，其特征在于，所述CPLD單元通過(guò)GPIO控制所述第一開(kāi) 關(guān)和/或所述第二開(kāi)關(guān)的位置。
【專利摘要】本實(shí)用新型涉及主板領(lǐng)域，具體涉及一種基于CPLD技術(shù)的網(wǎng)安主板，包括：主板以及位于主板上的：主控單元，CPLD單元，第一網(wǎng)卡單元，第二網(wǎng)卡單元，第一開(kāi)關(guān)和第二開(kāi)關(guān)；主控單元和CPLD單元通過(guò)第一開(kāi)關(guān)與第一網(wǎng)卡單元連接，主控單元和CPLD單元通過(guò)第二開(kāi)關(guān)與第二網(wǎng)卡單元連接，具有獨(dú)立于主板上的主芯片，不受主芯片的限制，可以根據(jù)需要靈活的修改bypass的狀態(tài)，并且可以保存Bypass狀態(tài)，不受電源狀態(tài)控制的優(yōu)點(diǎn)。
【IPC分類】G05B19/042
【公開(kāi)號(hào)】CN204904017
【申請(qǐng)?zhí)枴緾N201520534422
【發(fā)明人】龐海輝, 南荷
【申請(qǐng)人】深圳市康士達(dá)科技有限公司
【公開(kāi)日】2015年12月23日
【申請(qǐng)日】2015年7月22日