一種基于微控制器實現(xiàn)fpga數據配置的雙核心控制模塊的制作方法
【技術領域】
[0001]本實用新型涉及一種控制模塊，具體是一種利用微控制器實現(xiàn)FPGA數據配置的控制模塊，屬于硬件電路設計技術領域。
【背景技術】
[0002]FPGA在硬件設計領域有著廣泛的應用，F(xiàn)PGA是一種半定制的專用數字集成電路，由于所采用的半定制的集成電路工藝，應用時需要進行數據配置，配置數據決定了 FPGA邏輯資源內部互連從而決定FPGA芯片的邏輯功能，而配置數據是由具體電路的設計文件(硬件描述語言或者原理圖文件)經由EDA工具轉化得來的，修改具體電路設計則配置數據改變，改變后配置數據配置到FPGA芯片中也就改變了芯片的邏輯功能。
[0003]在具體系統(tǒng)電路設計中為了保證系統(tǒng)穩(wěn)定性，F(xiàn)PGA的配置數據通常保存在FPGA器件外的非易失存儲器，這種非易失存儲器我們稱為配置器件，而專用的配置器件價格較高，這就使得以FPGA為控制核心的控制模塊電路設計更復雜，同時成本更高，而控制模塊本身的端口資源，控制功能卻，沒有因為昂貴器件的使用而提高。
[0004]同時我們還注意到微控制器(例如單片機)也是一種常見的控制核心，其具有價格低廉，控制靈活，開發(fā)陳本低等諸多優(yōu)點，現(xiàn)有技術中將微控制器和FPGA同時應用到一個控制系統(tǒng)中雙核控制模塊已經在很多領域在中被使用，此外現(xiàn)有技術中還存在用微控制器為某些專用芯片(例如視頻解碼芯片SAA7113H)進行初始化配置的技術，那么能否用微控制器為FPGA這種半定制芯片進行設計數據的配置呢？
【實用新型內容】
[0005]針對現(xiàn)有技術存在的上述不足，本實用新型的目的是:怎樣提供一種用微控制器取代專用配置器件為FPGA進行數據配置，整體硬件設計簡單，成本低廉的基于微控制器和FPGA的雙核控制器。
[0006]為了實現(xiàn)上述目的，本實用新型采用了以下的技術方案。
[0007]一種基于微控制器實現(xiàn)FPGA數據配置的雙核心控制模塊，其特征在于:包括FPGA和微控制器，所述FPGA具有數據配置接口，所述FPGA的數據配置接口包括:配置復位腳nCONF1、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳C0NF_D0N、配置數據傳輸腳DATA和配置時鐘腳CLK;
[0008]所述配置復位腳nCONFI與微控制器的第一輸入輸出口相連接；
[0009]所述第一配置狀態(tài)腳nSTATU與微控制器的第二輸入輸出口相連接；
[0010]所述第二配置狀態(tài)腳C0NF_D0N與微控制器的第三輸入輸出口相連接；
[0011 ]所述配置數據傳輸腳DATA與微控制器的第四輸入輸出口相連接；
[0012]所述配置時鐘腳CLK與微控制器的第五輸入輸出口相連接；
[0013]所述微控制器還通過SPI串行通信接口與FPGA實現(xiàn)數據通信；
[0014]進一步的，所述微控制器為單片機。
[0015]相比現(xiàn)有技術，本實用新型具有如下優(yōu)點:
[0016]本實用新型中，采用微控制器取代專用配置器件實現(xiàn)對FPGA的數據配置，因此具有能夠簡化系統(tǒng)硬件設計并且降低陳本的優(yōu)點;此外本實用新型微控制器還通過SPI串行通信接口與FPGA實現(xiàn)數據通信，這使得微控制器和FPGA芯片之間可以進行數據傳輸成為一個統(tǒng)一整體，相比純粹的以單片機或者FPGA為唯一控制核心的控制模塊相比，本實用新型具有硬件資源更豐富，端口資源更多，處理能力更強大和靈活的優(yōu)點?？傊緦嵱眯滦椭形⒖刂破鞯氖褂眉忍娲税嘿F的FPGA配置器件，又使得控制模塊的整體性能得到提升。
【附圖說明】
[0017]圖1為本實用新型的電路結構圖；
【具體實施方式】
[0018]下面結合附圖和【具體實施方式】對本實用新型作進一步詳細說明。
[0019]如圖1所示，本實用新型一種基于微控制器實現(xiàn)FPGA數據配置的雙核心控制模塊主要有兩大控制核心(微控制器和FPGA)及其各自的時鐘、復位電路等外圍電路組成:
[0020]微控制器和FPGA之間的電連接關系可以劃分為兩類:
[0021](一)為了實現(xiàn)FPGA數據配置的電連接。
[0022]具體的FPGA具有數據配置接口，F(xiàn)PGA的數據配置接口包括:配置復位腳nCONF1、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳C0NF_D0N、配置數據傳輸腳DATA和配置時鐘腳CLK;
[0023]配置復位腳nCONFI與微控制器的第一輸入輸出口相連接；
[0024]第一配置狀態(tài)腳nSTATU與微控制器的第二輸入輸出口相連接；
[0025]第二配置狀態(tài)腳C0NF_D0N與微控制器的第三輸入輸出口相連接;所述數據傳輸腳DATA與微控制器的第四輸入輸出口相連接；
[0026]配置時鐘腳CLK與微控制器的第五輸入輸出口相連接；
[0027]微控制器還通過SPI串行通信接口與FPGA實現(xiàn)數據通信。
[0028]也即是FPGA的數據配置接口的各個配置引腳分別與微控制器的一個輸入輸出口對應相連接。微控制器是這樣實現(xiàn)對FPGA進行配置的:利用單片機的程序存儲區(qū)來存放FPGA配置數據.上電后由單片機控制實現(xiàn)對FPGA器件的數據配置，也即是采用被動配置模式，并且配置數據采用串行方式傳送給FPGA，配置過程可以歸納為:(I)由微控制器的第一輸入輸出口向FPGA的配置復位腳nCONFI發(fā)送復位信號(復位信號為一個低電平和一個緊跟的高電平)進行配置復位。(2)檢測配置復位是否成功，如果微控制器通過其第二輸入輸出口檢測到FPGA的第一配置狀態(tài)腳nSTATU由原本低電平變換為高電平則說明配置復位成功，否則配置復位不失敗，繼續(xù)發(fā)送配置復位信號。(3)配置復位成功后微控制器通過FPGA的配置數據傳輸腳DATA和配置時鐘腳CLK進行串行數據傳輸，將存儲在單片機中的配置數據傳送給FPGA，在這一過程中FPGA的配置數據傳輸腳DATA負責接收配置數據，配置時鐘腳CLK負責接收移位時鐘，配置時鐘腳CLK上沒出現(xiàn)一個上升沿，配置數據傳輸腳DATA接收一位配置數據直至配置數據傳輸完成。(4)檢測配置是否完成。微控制器檢測FPGA的第二配置狀態(tài)腳C0NF_D0N上的電平是否變高，若未變高，說明配置失敗，應該重新啟動配置過程。
[0029](二)為了實現(xiàn)FPGA與微控制器之間數據傳輸的電連接。
[0030]所述微控制器還通過SPI串行通信接口與FPGA實現(xiàn)數據通信。
[0031 ]微控制器的四個輸入輸出口與FPGA芯片的四個普通數據輸入輸出口分別對應相連接，由微控制器產生SPI工作時序實現(xiàn)單片機與FPGA芯片之間的SPI通信接口，從而完成兩者之間數據的傳輸。
[0032]工作原理是:單片機產生SPI工作時序實現(xiàn)單片機與CPLD芯片之間的SPI通信接口，這種通信方式至少具有根4線(只需要單向通信時3根線也可實現(xiàn))，具體的分別是:1、從設備數據輸入線SDI，也是主設備數據輸出線;2、從設備數據輸出線SD0，也是主設備數據輸入線;3、時鐘信號線SCLK，時鐘信號由主設備產生;4、從設備使能信號線CS。
[0033]主設備和從設備之間進行同步串行數據傳輸，在主設備的移位脈沖下，數據按位傳輸，高位在前，地位在后，為全雙工通信，簡單高效。
[0034]此外，關于工作時鐘可采用如下方案解決:利用外部時鐘電路為FPGA芯片提供工作時鐘，F(xiàn)PGA芯片內部工作時鐘信號經過FPGA內部分頻模塊分頻后提供給單片機作為工作時鐘使用，這樣就可以進一步簡化電路設計。
[0035]本實用新型中微控制器可以采用單片機，F(xiàn)PGA采用常規(guī)芯片即可(多數FPGA芯片都被動串行配置模式)。
[0036]最后說明的是，以上實施例僅用以說明本實用新型的技術方案而非限制，盡管參照較佳實施例對本實用新型進行了詳細說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或者等同替換，而不脫離本實用新型技術方案的宗旨和范圍，其均應涵蓋在本實用新型的權利要求范圍當中。
【主權項】
1.一種基于微控制器實現(xiàn)FPGA數據配置的雙核心控制模塊，其特征在于:包括FPGA和微控制器，所述FPGA具有數據配置接口，所述FPGA的數據配置接口包括:配置復位腳nCONF1、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳C0NF_D0N、配置數據傳輸腳DATA和配置時鐘腳CLK; 所述配置復位腳nCONFI與微控制器的第一輸入輸出口相連接； 所述第一配置狀態(tài)腳nSTATU與微控制器的第二輸入輸出口相連接； 所述第二配置狀態(tài)腳C0NF_D0N與微控制器的第三輸入輸出口相連接； 所述配置數據傳輸腳DATA與微控制器的第四輸入輸出口相連接； 所述配置時鐘腳CLK與微控制器的第五輸入輸出口相連接； 所述微控制器還通過SPI串行通信接口與FPGA實現(xiàn)數據通信。2.根據權利要求1所述的一種基于微控制器實現(xiàn)FPGA數據配置的雙核心控制模塊，其特征在于，所述微控制器為單片機。
【專利摘要】本實用新型公開了一種基于微控制器實現(xiàn)FPGA數據配置的雙核心控制模塊，包括FPGA和微控制器，F(xiàn)PGA具有數據配置接口，F(xiàn)PGA的數據配置接口包括：配置復位腳nCONFI、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳CONF_DON、配置數據傳輸腳DATA和配置時鐘腳CLK，微控制器通過SPI串行通信接口與FPGA實現(xiàn)數據通信。本實用新型具有硬件資源更豐富，端口資源更多，處理能力更強大和靈活的優(yōu)點。
【IPC分類】G05B19/04
【公開號】CN205210574
【申請?zhí)枴緾N201521049980
【發(fā)明人】劉梅華
【申請人】重慶電子工程職業(yè)學院
【公開日】2016年5月4日
【申請日】2015年12月10日