掉電保護控制器的制造方法
【專利摘要】本實用新型公開一種掉電保護控制器，包括中央處理器、供電電源、用于中央處理器傳輸信息的通信模塊和用于掉電保持的非易失性SRAM，非易失性SRAM與中央處理器電連接，中央處理器設(shè)有掉電保持模塊，所述掉電保持模塊用于將掉電保持?jǐn)?shù)據(jù)實時備份到掉電保持的非易失性SRAM中，當(dāng)控制器上電啟動時，控制器讀取在非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)，將掉電保持?jǐn)?shù)據(jù)重裁在執(zhí)行程序中，執(zhí)行完工程組態(tài)程序后，將更新的掉電保持?jǐn)?shù)據(jù)寫入非易失性SRAM。所述供電電源為非易失性SRAM和中央處理器供電。本實用新型能夠快速讀取和刷新掉電保持?jǐn)?shù)據(jù)，保證了掉電保持?jǐn)?shù)據(jù)的完整性。
【專利說明】
掉電保護控制器
技術(shù)領(lǐng)域
[0001]本實用新型涉及自動化控制領(lǐng)域，具體涉及一種掉電保護控制器。
【背景技術(shù)】
[0002]在工業(yè)控制系統(tǒng)的實際應(yīng)用中，許多場合都需要掉電保持功能，即當(dāng)運行到某步動作時，突然電源掉電，當(dāng)恢復(fù)電源后，通過工業(yè)控制中控制器記憶一些變量，再次上電后通過記憶的這些變量能繼續(xù)運行，仍以掉電以前的動作步驟繼續(xù)工作，保證了工作的連續(xù)性?，F(xiàn)有掉電保持已經(jīng)有很多不同的實現(xiàn)方法。但是存在掉電數(shù)據(jù)存儲時間長，不同的時間點掉電，數(shù)據(jù)可能沒有完全修改完，這樣的數(shù)據(jù)是沒有意義的，從而導(dǎo)致影響整個控制系統(tǒng)的實時性、可靠性、安全性等問題。

【發(fā)明內(nèi)容】

[0003]本實用新型的目的是為了克服現(xiàn)有技術(shù)的不足，提供一種掉電保護控制器，該控制器能快速讀取和刷新掉電保持?jǐn)?shù)據(jù)，保證了掉電保持?jǐn)?shù)據(jù)的完整性，提高控制系統(tǒng)的實時性、可靠性和安全性。
[0004]本實用新型的目的可以通過以下技術(shù)方案實現(xiàn):
[0005]—種掉電保護控制器，包括中央處理器、供電電源和用于中央處理器傳輸信息的通信模塊，其特征在于:還包括用于掉電保持的非易失性SRAM，所述非易失性SRAM與中央處理器電連接，所述中央處理器設(shè)有掉電保持模塊，所述掉電保持模塊用于將掉電保持?jǐn)?shù)據(jù)實時備份到掉電保持的非易失性SRAM中，當(dāng)?shù)綦姳Ｗo控制器上電啟動時，掉電保護控制器讀取在非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)，將掉電保持?jǐn)?shù)據(jù)重裁在執(zhí)行程序中；所述供電電源為非易失性SRAM和中央處理器供電。
[0006]所述中央處理器中設(shè)有DMA控制模塊、中斷控制模塊、定時模塊、實時時鐘模塊、DDR內(nèi)存模塊和掉電保持模塊。
[0007]所述中央處理器上設(shè)有用于連接非易失性SRAM的PCI擴展總線。
[0008]所述中央處理器采用AMD Geode LX Processor嵌入式專用處理器。
[0009]所述非易失性SRAM具有獨立的鋰電池和控制電路，所述鋰電池和控制電路采用DIP封裝在非易失性SRAM中，所述控制電路用于不斷監(jiān)控供電情況，當(dāng)供電低于設(shè)定值時，鋰電池自動切換為非易失性SRAM供電，防止數(shù)據(jù)損壞。
[0010]本實用新型的有益效果:本實用新型包括中央處理器、供電電源、用于中央處理器傳輸信息的通信模塊和用于掉電保持的非易失性SRAM，所述非易失性SRAM與中央處理器電連接，所述中央處理器設(shè)有掉電保持模塊，所述掉電保持模塊用于將掉電保持?jǐn)?shù)據(jù)實時備份到掉電保持的非易失性SRAM中，當(dāng)?shù)綦姳Ｗo控制器上電啟動時，掉電保護控制器讀取在非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)，將掉電保持?jǐn)?shù)據(jù)重裁在執(zhí)行程序中；所述供電電源為非易失性SRAM和中央處理器供電。所述非易失性SRAM采用DS1230Y 256k非易失性SRAM，全靜態(tài)。該非易失性SRAM具有獨立的鋰電池和控制電路，用于不斷監(jiān)控非易失性SRAM的供電(VCC)情況，以防超出容許條件時，即供電低于設(shè)定值，鋰電池自動切換和無條件地啟用寫保護，以防止數(shù)據(jù)損壞。DIP封裝DS1230Y器件可用于現(xiàn)有的32KX8靜態(tài)存儲器，直接符合流行的字節(jié)寬度28引腳DIP標(biāo)準(zhǔn)。具有很好的抗震性和防靜電功能。DIP封裝DS1230Y器件也符合28256 EEPROM的引腳，可直接替換，同時提高性能。執(zhí)行的寫周期數(shù)沒有限制并不需要額外的支持電路提供微處理器接口，讀寫訪問速度快達(dá)70納秒。因此本實用新型的讀寫操作簡單、速度快至納秒級，掉電后數(shù)據(jù)不丟失，當(dāng)?shù)綦姳Ｗo控制器再次上電啟動后，掉電保護控制器能夠自動恢復(fù)掉電前的工作狀態(tài)繼續(xù)作業(yè)。
[0011]所述中央處理器米用AMD Geode LX Processor嵌入式專用處理器。該嵌入式專用處理器高性能、低功耗。
【附圖說明】
[0012]圖1是本實用新型掉電保護控制器的原理框圖；
[0013]圖2是本實用新型中央處理器的原理框圖；
[0014]圖3是本實用新型非易失性SRAM的電路圖；
[0015]圖4是本實用新型掉電保護方法的流程圖。
【具體實施方式】
[0016]下面結(jié)合附圖對本實用新型作進一步地說明。
[0017]參見圖1、圖2和圖3所示，一種掉電保護控制器，包括中央處理器、供電電源、用于中央處理器傳輸信息的通信模塊、用于掉電保持的非易失性SRAM和底座，供電電源、中央處理器、通信模塊、非易失性SRAM通過接插件固定于底座上，所述非易失性SRAM與中央處理器電連接，所述中央處理器設(shè)有掉電保持模塊，所述掉電保持模塊用于將掉電保持?jǐn)?shù)據(jù)實時備份到掉電保持的非易失性SRAM中，當(dāng)?shù)綦姳Ｗo控制器上電啟動時，掉電保護控制器讀取在非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)，將掉電保持?jǐn)?shù)據(jù)重裁在執(zhí)行程序中；所述供電電源為非易失性SRAM和中央處理器供電。
[0018]所述中央處理器米用AMD Geode LX Processor高性能、低功耗嵌入式專用處理器，主頻500MHz ο中央處理器中設(shè)有DMA控制模塊、中斷控制模塊、定時模塊、實時時鐘模塊、DDR內(nèi)存模塊和掉電保持模塊，所述中央處理器上設(shè)有兩個RS232串口、兩個10/100自適應(yīng)網(wǎng)絡(luò)接口、兩個USB2.0接口、一個CRT接口及一個PCI擴展總線。
[0019]所述中央處理器通過三組GP1分別擴展了開關(guān)、指示燈、地址撥號，通過PCI總線擴展非易失性SRAM，中央處理器通過兩路UART擴展通信模塊上的兩路隔離的RS485總線接口，中央處理器連接有動態(tài)隨機存取內(nèi)存，所述動態(tài)隨機存取內(nèi)存采用SDRAM(256 Mbyte)DDR，中央處理器連接有閃存，所述閃存采用Nand-flash 256 Mbyte，中央處理器通過兩個10/100M自適應(yīng)網(wǎng)口連接有2個MAC Ethernet CMII,RGMII,RMII ,MI110/100/1000PHYAR8035，該以太網(wǎng)接口與監(jiān)控層的PLC相連。
[0020]所述通信模塊上設(shè)有兩路隔離的RS485通信總線接口，掉電保護控制器通過兩路RS485通信總線與1模塊連接，實現(xiàn)通信總線的冗余配置，其中一路RS485通信總線出現(xiàn)問題不影響另一路的RS485通信總線，保證了掉電保護控制器與1模塊的正常運行。
[0021]所述供電電源采用24V電源(DC)，采用電源卡，所述供電電源通過電源處理電路化皿(:』11)將其24￥電源轉(zhuǎn)為為5￥電源，向掉電保護控制器供電。
[0022]所述非易失性SRAM具有獨立的鋰電池和控制電路，所述鋰電池和控制電路采用DIP封裝在非易失性SRAM中，所述控制電路用于不斷監(jiān)控供電情況，當(dāng)供電低于設(shè)定值時，鋰電池自動切換為非易失性SRAM供電，防止數(shù)據(jù)損壞。所述非易失性SRAM采用DS1230Y256k非易失性SRAM13DIP封裝DS1230器件可用于現(xiàn)有的32KX8靜態(tài)存儲器，直接符合流行的字節(jié)寬度28引腳DIP標(biāo)準(zhǔn)。DIP器件也符合28256 EEPROM的引腳，可直接替換，同時提高性能。執(zhí)行的寫周期數(shù)沒有限制并不需要額外的支持電路提供微處理器接口，讀寫訪問速度快達(dá)70納秒。掉電保持SRAM的功耗低、存取時間短、保存數(shù)據(jù)時間長達(dá)1年。
[0023]參見圖4所示，一種掉電保護控制器的掉電保護方法，包括上述的掉電保護控制器，所述掉電保護控制器以存儲執(zhí)行邏輯運算、順序控制、定時、計數(shù)和運算等操作的指令，并通過數(shù)字輸入和輸出操作，來控制各類機械或生產(chǎn)過程。用戶編制的控制程序表達(dá)了生產(chǎn)過程的工藝要求，并事先存入控制器的用戶程序存儲器中。
[0024]在掉電保護控制器加載工程組態(tài)程序之前，在監(jiān)控層的上位機上編制工程組態(tài)程序，編制工程組態(tài)程序時首先將需要掉電保持的變量用RETAIN作為關(guān)鍵字的修改量聲明這個部分的所有變量為保持變量，也就是說這些保持變量在熱啟動或溫啟動中不被重新初始化;然后控制器的掉電保持模塊將RETAIN聲明的掉電保持?jǐn)?shù)據(jù)實時備份到非易失性SRAM中，掉電數(shù)據(jù)保存采用掉電保持非易失性SRAM作為數(shù)據(jù)備份的存儲器，在掉電情況下，可以保持變量的值；
[0025]下面是關(guān)于掉電保護控制器控制器的掉電保護方法:
[0026]I)當(dāng)?shù)綦姳Ｗo控制器上電啟動加載工程組態(tài)程序，在加載組態(tài)過程中，掉電保護控制器根據(jù)工程組態(tài)程序中聲明的保持變量在程序數(shù)據(jù)段為其分配一個掉電保存標(biāo)識的存儲區(qū)；所述掉電保護控制器上電啟動包括熱啟動或溫啟動，即電源斷電后恢復(fù)供電啟動或者正常開關(guān)機啟動。
[0027]2)在加載完工程組態(tài)程序后，控制器讀取在非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)；
[0028]3)根據(jù)掉電保持?jǐn)?shù)據(jù)是否讀取成功，每一個工程組態(tài)程序都有不同的版本標(biāo)識，如果更新了工程組態(tài)程序，則上電加載的工程組態(tài)程序的掉電保持?jǐn)?shù)據(jù)標(biāo)識與非易失性SRAM中存儲的版本標(biāo)識不一樣。控制器上電啟動加載工程組態(tài)程序，控制器根據(jù)工程組態(tài)程序中聲明的保持變量在程序數(shù)據(jù)段為其分配存儲區(qū)所依據(jù)的工程組態(tài)程序是否和非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)是同一個版本的組態(tài)程序。如果為同一個工程組態(tài)程序則讀取成功，否則讀取失敗。
[0029]分為如下兩種情況:
[0030]3.1)如果非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)與加載的工程組態(tài)程屬于同一個版本的組態(tài)程序，掉電保持?jǐn)?shù)據(jù)讀取成功，將讀取的非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)重載至掉電保護控制器的程序數(shù)據(jù)段中存儲區(qū)，進入步驟4;
[0031]3.2)如果如果非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)與加載的工程組態(tài)程不屬于同一個版本的組態(tài)程序，掉電保持?jǐn)?shù)據(jù)讀取不成功，直接進入步驟4;
[0032]4)控制器執(zhí)行經(jīng)步驟3處理后的工程組態(tài)程序；
[0033]5)當(dāng)步驟4執(zhí)行完后，在控制器執(zhí)行工程組態(tài)程序的每個控制周期都將掉電保持?jǐn)?shù)據(jù)與上一次執(zhí)行寫入非易失性SRAM的掉電保持?jǐn)?shù)據(jù)對比，若掉電保持?jǐn)?shù)據(jù)不一樣則將此次的掉電保持?jǐn)?shù)據(jù)寫入非易失性SRAM;則不修改非易失性SRAM中掉電保持?jǐn)?shù)據(jù);返回步驟4)，循環(huán)執(zhí)行。
[0034]本實用新型掉電保護方法跟隨用戶編制的控制程序運行周期，將RETAIN聲明的實時數(shù)據(jù)備份到掉電保持SRAM中，在掉電保護控制器上電啟動加載工程組態(tài)程序，掉電保持?jǐn)?shù)據(jù)重載到程序數(shù)據(jù)段中已經(jīng)分配好的存儲區(qū)，使掉電保護控制器自動恢復(fù)掉電前的工作狀態(tài)繼續(xù)作業(yè)。提高了數(shù)據(jù)存取的可靠性、安全性。
【主權(quán)項】
1.一種掉電保護控制器，包括中央處理器、供電電源和用于中央處理器傳輸信息的通信模塊，其特征在于:還包括用于掉電保持的非易失性SRAM，所述非易失性SRAM與中央處理器電連接，所述中央處理器設(shè)有掉電保持模塊，所述掉電保持模塊用于將掉電保持?jǐn)?shù)據(jù)實時備份到掉電保持的非易失性SRAM中，當(dāng)控制器上電啟動時，控制器讀取在非易失性SRAM中存儲的掉電保持?jǐn)?shù)據(jù)，將掉電保持?jǐn)?shù)據(jù)重裁在執(zhí)行程序中；所述供電電源為非易失性SRAM和中央處理器供電。2.根據(jù)權(quán)利要求1所述的掉電保護控制器，其特征在于:所述中央處理器中設(shè)有DMA控制模塊、中斷控制模塊、定時模塊、實時時鐘模塊、DDR內(nèi)存模塊和掉電保持模塊。3.根據(jù)權(quán)利要求1或2所述的掉電保護控制器，其特征在于:所述中央處理器上設(shè)有用于連接非易失性SRAM的PCI擴展總線。4.根據(jù)權(quán)利要求1或2所述的掉電保護控制器，其特征在于:所述中央處理器采用AMDGeode LX Processor嵌入式專用處理器。5.根據(jù)權(quán)利要求1所述的掉電保護控制器，其特征在于:所述非易失性SRAM具有獨立的鋰電池和控制電路，所述鋰電池和控制電路采用DIP封裝在非易失性SRAM中，所述控制電路用于不斷監(jiān)控供電情況，當(dāng)供電低于設(shè)定值時，鋰電池自動切換為非易失性SRAM供電，防止數(shù)據(jù)損壞。
【文檔編號】G05B19/042GK205485425SQ201521025875
【公開日】2016年8月17日
【申請日】2015年12月12日
【發(fā)明人】陳小杰, 文利
【申請人】重慶川儀自動化股份有限公司