專利名稱：多重可變地址映射電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種處理地址映射的電路，尤其對(duì)于處理結(jié)構(gòu)性非連續(xù)的地址映射可大量減少以軟件方式的地址運(yùn)算。
目前處理器對(duì)存儲(chǔ)器或周邊存取，都采用單一固定地址映射存取方式，在硬件電路設(shè)計(jì)時(shí)，便將存儲(chǔ)器或周邊的存取地址固定下來。有些電路在地址解碼時(shí)采用不完全解碼技巧，只解碼部分地址線，讓相同的周邊或存儲(chǔ)器可以對(duì)應(yīng)到不同的地址，但這種技巧下，不同地址的資料排列方式卻是相同的。
有些嵌入式處理器(Embedded CPU)，將地址解碼電路內(nèi)建在處理器內(nèi)?？捎贸绦蛟O(shè)定方式，指定所接的存儲(chǔ)器或周邊的地址，但所存取的都是連續(xù)地址空間。
習(xí)知技術(shù)對(duì)于處理結(jié)構(gòu)性非連續(xù)的地址映射仍以軟件方式的地址運(yùn)算處理，而大量增加以軟件方式的地址運(yùn)算，對(duì)于經(jīng)常處理如陣列資料而言，增加處理器的負(fù)荷。
本發(fā)明的主要目的是在提供一種多重可變地址映射電路，以便能在處理結(jié)構(gòu)性非連續(xù)資料時(shí)，由硬件的地址映射電路取代大量的軟件地址運(yùn)算。
本發(fā)明的次要目的是在提供一種多重可變地址映射電路，以便能增加程序的可移植性(Portability)，由于可以將實(shí)體地址映射到邏輯地址，程序設(shè)計(jì)師設(shè)計(jì)主要系統(tǒng)程序時(shí)直接采用邏輯地址，僅需在初始設(shè)定時(shí)，設(shè)定地址映射電路的映射函數(shù)，因此可以快速移植程序到不同平臺(tái)設(shè)備。
本發(fā)明的另一目的是在多重可變地址映射電路的地址映射電路內(nèi)，設(shè)有復(fù)數(shù)的暫存器，使得改變暫存器的內(nèi)容，便可改變映射函數(shù)。
為達(dá)成上述的目的，本發(fā)明多重可變地址映射電路，主要包括至少一個(gè)地址映射器，用以負(fù)責(zé)處理陣列中某一欄位陣列的輸入邏輯地址與輸出實(shí)體地址的轉(zhuǎn)換；一映射器選擇器，負(fù)責(zé)選擇輸出的實(shí)體地址是采用何組的地址映射器；以及一控制及介面電路，用以設(shè)定基底位移暫存器，邏輯基底暫存器，欄位長(zhǎng)度暫存器以及記錄長(zhǎng)度暫存器的內(nèi)容，并控制地址映射器及映射器選擇器的動(dòng)作。
其中地址映射器包括基底位移暫存器，邏輯基底暫存器，欄位長(zhǎng)度暫存器，記錄長(zhǎng)度暫存器，減法器，除法/余數(shù)產(chǎn)生器，乘法器，以及加法器。
由于本發(fā)明確有增進(jìn)功效，故依法申請(qǐng)發(fā)明專利。
為進(jìn)一步說明本發(fā)明的結(jié)構(gòu)及其特征，以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述，其中
圖1是本發(fā)明多重可變地址映射電路的方塊圖實(shí)施例。
圖2是說明本發(fā)明應(yīng)用于陣列中資料存取的例子。
圖3是本發(fā)明關(guān)于地址映射器電路的方塊圖實(shí)施例。
圖4是本發(fā)明關(guān)于映射器選擇器的電路方塊圖實(shí)施例。
圖5是本發(fā)明關(guān)于OR門遮罩電路實(shí)施例。
圖6是本發(fā)明關(guān)于控制及介面電路方塊圖實(shí)施例。
如先參考圖1有關(guān)本發(fā)明多重可變地址映射電路10的方塊圖。
對(duì)于多重可變地址映射電路10而言，輸入邏輯地址51是指電腦的處理器或主機(jī)板地址總線93(Logical Address Bus)所認(rèn)定的地址，而輸出實(shí)體地址52(Physical Address)即為多重可變地址映射電路10將輸入邏輯地址51轉(zhuǎn)換后的地址，輸出實(shí)體地址52為真正送到存儲(chǔ)器91或輸出/入設(shè)備92的地址信號(hào)。輸入邏輯地址51與輸出實(shí)體地址52的對(duì)應(yīng)關(guān)系是可變的，而且可以是連續(xù)或非連續(xù)的對(duì)應(yīng)關(guān)系。如圖1所示，有五組地址映射器20a，20b，20c，20d，20e(Addr Mpprer)，每一個(gè)地址映射器20都可以個(gè)別設(shè)定映射方式，將虛擬的輸入邏輯地址51映射到輸出實(shí)體地址52。假設(shè)要將輸出實(shí)體地址52如，4000，4008，4016，4024，4032，…等對(duì)應(yīng)到邏輯地址0，1，2，3，4，5…。等，可設(shè)定地址映射器20a如下地址映射器20aPA＝F1(LA)，F(xiàn)1(x)＝4000+(x)×8并將映射器選擇器30(Mapper Selector)設(shè)為CS0是采用地址映射器20a，當(dāng)處理器在存取輸入邏輯地址510，1，2，3，…等時(shí)，實(shí)際存取到輸出實(shí)體地址524000，4008，4016…。等等的資料。
對(duì)于存儲(chǔ)器91或輸出/入設(shè)備92，可以有多種邏輯地址(也可稱為虛擬地址)與實(shí)體地址的對(duì)應(yīng)關(guān)系。也就是多重地址功能，而每一種地址的定址方式都可以不相同。如圖1所示，外部的處理器的地址總線93(即Logical Addr.Bus，LA)可以透過多重可變地址映射電路10的三組地址映射器20a，20b，20c，以三種不同的映射方式，轉(zhuǎn)換成到存儲(chǔ)器(Memory)的實(shí)體地址(Physical Address，PA)，存取存儲(chǔ)器資料。而輸出/入設(shè)備92則用到兩組地址映射器20d，20e。
地址映射器20aPA＝F1(LA)地址映射器20bPAF2(LA)地址映射器20cPALAF1，F(xiàn)2，為不同映射函數(shù)，而地址映射器20c則不做任何轉(zhuǎn)換。
透過不同的映射函數(shù)設(shè)定，可將存儲(chǔ)器91映射到輸出/入設(shè)備92地址范圍或?qū)⑤敵?入設(shè)備92映射到存儲(chǔ)器91范圍。
使用者可以采用地址區(qū)域?qū)?yīng)方式，將不同的地址空間映射到不同的映射器，比如地址0000-3fff自動(dòng)使用地址映射器20a，4000-BFFF不做任何映射，C000-DFFF為使用地址映射器20b，F(xiàn)000-FFFF使用地址映射器20c。
以上這些邏輯地址與實(shí)體地址的轉(zhuǎn)換，是利用硬件電路完成，可節(jié)省大量的軟件運(yùn)算及存取時(shí)間。比如在處理結(jié)構(gòu)性非連續(xù)資料時(shí)，由硬件的地址映射電路取代大量的軟件地址運(yùn)算。假設(shè)要存取4000，4008，4016，4024，4032，…地址內(nèi)的資料，以下列簡(jiǎn)單的地址轉(zhuǎn)換函數(shù)為例F1(x)＝4000+(x)×8
以軟件計(jì)算地址時(shí)，需要做一次乘法或位移運(yùn)算及一次的加法運(yùn)算，以下即為以80×86組合語言說明進(jìn)行一次存取時(shí)，所需要的指令如下MOV BX，xSHL BX，3Multiply 8ADD BX，4000MOV AX，[BX]若函數(shù)更為復(fù)雜，則所需的運(yùn)算更多。若以本技術(shù)方式存取，在AddrMapper設(shè)定后，僅需下列指令即可完成MOV BX，xMOV AX，[BX]如果是較復(fù)雜的方式，比如每隔20地址取連續(xù)3地址的內(nèi)容資料，也可利用此電路來完成存取。這在使用回路(loop)存取大量資料時(shí)，將節(jié)省大量時(shí)間。
另外此本發(fā)明亦可增加程序的可移植性(Portability)，由于可以將實(shí)體地址映射到邏輯地址，程序設(shè)計(jì)師設(shè)計(jì)主要系統(tǒng)程序時(shí)直接采用邏輯地址，僅需在初始設(shè)定時(shí)，設(shè)定地址映射器20的映射函數(shù)，因此可以快速移植程序到不同平臺(tái)設(shè)備。
為說明本技術(shù)的特點(diǎn)，請(qǐng)參考圖2有關(guān)本發(fā)明應(yīng)用于陣列中資料存取的例子，比如將表A(TableA)的姓名A(NameA)欄位資料取出放入表B(TableB)的客戶B(CustomB)欄中為例在地址4000h地址處，有一組多欄位資料TableA，TableA有三組欄位，欄位名稱及欄位長(zhǎng)度分別為NoA占4位元組(bytes)，NameA占16位元組，NIDA占8位元組。此外在地址6000h處，有另一組多欄位資料TableB，TableB有兩攔住，SIDB占4位元組，CustomB占16位元組。
NameA起始地址4000h+4+(1Ch*i)，i＝0，1，2…。(i代表列數(shù))，各NameA起始地址即4004h，4020h，403ch，4058h，……
CustomB起始地址6000h+4+(14h*j)，j＝0，1，2…，(j代表列數(shù))，各CustomB起始地址即600h，6018h，602ch，6040h，……對(duì)每一個(gè)Table中任一欄位的起始地址及欄寬，可用下列公式表示Addr_start＝Base+FieldOffset+n*RecordLen＝(Base+FieldOffset)+n*RecordLen各參數(shù)如下BaseTable起始地址，如TableA為4000h，TableB為6000h。
FieldOffet欄位在該筆資料中的位移值，TableA及TableB各位移如下NoA0，NameA4，NIDA14hSIDB0，CustomB4RecordLen每筆資料的長(zhǎng)度，在TableA為1Ch，TableB為14h若要將所有該欄資料的地址以連續(xù)資料來存取，則公式修改如下公式(一)S[x]＝(Base+FieldOffset)+INT(x/FieldLen)*RecordLen+(x modFieldLen)，其中x為資料在邏輯陣列S中的位移值。
FieldLen欄寬。各欄的FieldLen如下NoA4，NameA10h，NIDA8SIDB4，CustomB10h現(xiàn)假設(shè)TableA有n筆資料，若以傳統(tǒng)軟件方式來復(fù)制此欄位，程序虛擬碼片段如下<pre listing-type="program-listing"><![CDATA[char*ptrA，*ptrB； unsigned long tempA，tempB，count，x，n； tempA＝Base(TableA)+FieldOffset(NameA)； tempB＝Base(TableB)+FieldOffset(CustomB)； count＝n*FieldLen(NameA)； for(x＝0；x＜count；x++){ptrA＝(char*)(tempA+(int)(x/FieldLen)(NameA))*RecordLen(TableA)+(x％FieldLen(NameA)))； ptrB＝(char*)(tempB+(int)(x/FieldLen)(CustomB))*RecordLen(TableB)+(x％FieldLen(CustomB)))； ptrB＝ptrA； }]]></pre>上述程序中有底線的程序碼部分，若能以硬件計(jì)算，我們可以精簡(jiǎn)上述的for回路程序<pre listing-type="program-listing"><![CDATA[prtA＝VbaseA；//VbaseA為NameA欄位的邏輯起始地址 prtB＝VbaseB；//VbaseB為CustomB欄位的邏輯起始地址 count＝n*FieldLen(NameA)； for(x＝0；x＜count；x++) {*ptrB++＝*ptrA++ }]]></pre>本發(fā)明便是采用硬件方式，達(dá)成此一快速運(yùn)算的目的，由于本發(fā)明對(duì)于非連續(xù)性的陣列資料存取相當(dāng)有用，為了達(dá)成上述所舉的例子的目的，地址映射器20的方塊圖實(shí)施例請(qǐng)參考圖3，該地址映射器20的方塊圖所代表的公式請(qǐng)參考上述的公式(一)根據(jù)前述的公式(一)S[x]＝(Base+FieldOffset)+INT(x/FieldLen)*RecordLen+(x modFieldLen)，其中x為資料在某一邏輯陣列S(比如TableA的NameA欄位陣列)中的位移值，因此可作為陣列指標(biāo)；S[x]為輸出實(shí)體地址52邏輯陣列S的輸入邏輯地址51以SBase+x表示，其中Sbase代表記錄該欄位陣列要做地址映射的起始邏輯地址，因此x可被計(jì)算出，亦即x＝輸入邏輯地址51-Sbase。
地址映射器20以下列暫存器來存放相關(guān)參數(shù)
基底位移暫存器21，記錄該欄住陣列要做地址映射的起始實(shí)體地址，亦即Base+FieldOffset值，以上述實(shí)施例則為4000h+4＝4004h邏輯基底暫存器22，記錄該欄位陣列要做地址映射的起始邏輯地址，亦即Sbase，比如設(shè)為C000h或0(視進(jìn)入的地址線為完整地址線C000h或僅低階地址部分而定)；若邏輯地址陣列起始地址自0000開始或所取的有效低階地址為0(比如邏輯地址陣列開始地址為C000h，但因只用低階12條地址線，因此傳入的Address為000)，電路上便不需要邏輯基底暫存器22及減法器25，欄位長(zhǎng)度暫存器23，記錄該陣列的長(zhǎng)度，亦即FieldLen值，以上述實(shí)施例則為10h記錄長(zhǎng)度暫存器24，記錄該陣列的長(zhǎng)度，亦即RecordLen值，以上述實(shí)施例則為1Ch；地址映射器20以下列的數(shù)學(xué)運(yùn)算器完成減法器25，將輸入邏輯地址51與邏輯基底暫存器22所儲(chǔ)存的邏輯基底地址進(jìn)行減法的運(yùn)算，亦即求出陣列指標(biāo)x＝輸入邏輯地址51-Sbase，比如輸入邏輯地址51為C004h，則X＝C004h-C000h＝4。
除法/余數(shù)產(chǎn)生器26，將減法器25的輸出值與欄位長(zhǎng)度暫存器23所儲(chǔ)存的欄位的長(zhǎng)度進(jìn)行除法/余數(shù)的運(yùn)算，亦即求出INT(x/FieldLen)商數(shù)的值，以及(x mod FieldLen)余數(shù)的值。比如x＝12h，則求出商數(shù)的值＝1，余數(shù)的值＝2乘法器27，將記錄長(zhǎng)度暫存器24所儲(chǔ)存的陣列的長(zhǎng)度與除法/余數(shù)產(chǎn)生器26的商數(shù)輸出值進(jìn)行乘法的運(yùn)算，亦即求出INT(x/FieldLen)*RecordLen的值，比如x＝12h，商數(shù)的值＝1，乘法器輸出＝1Ch。
加法器28，將基底位移暫存器21所儲(chǔ)存的起始實(shí)體地址，除法/余數(shù)產(chǎn)生器26的余數(shù)輸出值，與乘法器27的輸出值進(jìn)行加法的運(yùn)算以得到輸出實(shí)體地址52，亦即求出S[x]，比如輸入邏輯地址51為C012h，輸出實(shí)體地址52為4022h。
由以上可知，只要傳入一個(gè)邏輯地址，電路便可輸出所對(duì)應(yīng)到的實(shí)體地址。在此邏輯地址范圍內(nèi)，處理器可以是連續(xù)存取或隨意存取資料。不需要再做復(fù)雜的軟件地址運(yùn)算。并且只要改變基底位移暫存器21，邏輯基底暫存器22，欄位長(zhǎng)度暫存器23及記錄長(zhǎng)度暫存器24的內(nèi)容，便可改變映射函數(shù)。
在上述圖2的實(shí)施例，由于需要求得TableA的NameA欄位的實(shí)體地址，以及TableB的CustomB欄位的實(shí)體地址，因此最好利用兩個(gè)地址映射器20。
圖4為映射器選擇器30的電路方塊圖。主要功能為透過地址組解碼器31將區(qū)塊地址Bank Address(即為輸入邏輯地址51的高階地址線)解碼，根據(jù)解碼結(jié)果及映射區(qū)域地址遮罩暫存器33(Bank MaskRegister)的內(nèi)容，決定所選用的地址映射器20。電路說明如下，區(qū)塊地址經(jīng)過地址組解碼器31(Address Bank Decode)解碼，X0到Xm表示不同的解碼范圍，比如解碼到0000-0fff會(huì)使X0為1，X1到Xm則為0。1000-1fff會(huì)使X1為1，其他為0，以此類推。這些腳位會(huì)送到多組OR門罩電路32(MASK OR)，此電路是將映射區(qū)域地址遮罩暫存器33內(nèi)容先和地址組解碼器31的輸出相對(duì)應(yīng)的位元先做邏輯AND運(yùn)算，再將輸出一起做OR運(yùn)算。這是用來控制哪些Bamk解碼地址可送到Z的輸出。比如將映射區(qū)域地址遮罩暫存器33的Y0、Y1及Y2設(shè)為1，Y3到Y(jié)m設(shè)為0，表示X0、X1、X2此三個(gè)地址解碼范圍有效，其余無效。一但地址范圍落在X0、X1、X2中的任一范圍，Z輸出便成為1，否則為0，OR門罩電路32如圖5所示。每個(gè)地址映射器20會(huì)有一個(gè)映射區(qū)域地址遮罩暫存器33及一個(gè)OR門罩電路32，若有三個(gè)地址映射器20便有三個(gè)映射區(qū)域地址遮罩暫存器33及三個(gè)OR門遮罩電路32。
每組OR門遮罩電路32的輸出會(huì)送到優(yōu)先權(quán)編碼器34(PriorityEncode)，它會(huì)以優(yōu)先權(quán)的方式加以編碼，比如Z2的輸出為1，其余輸入為0，則優(yōu)先權(quán)編碼器34的輸出為2。若有兩組以上的輸入同時(shí)為1，則依照優(yōu)先次序編碼輸出。
多工器35根據(jù)優(yōu)先權(quán)編碼器34的輸出，決定所選用的地址映射器20，而輸出該組映射器的實(shí)體映射地址。
當(dāng)優(yōu)先權(quán)編碼器34的輸出為0時(shí)，輸出的地址即為輸入的地址，電路不做地址映射轉(zhuǎn)換。
圖6是本發(fā)明關(guān)于控制及介面電路40(Control & Interface)方塊圖實(shí)施例，控制及介面電路40用以設(shè)定及存取地址映射器20及映射器選擇器30內(nèi)部暫存器的資料，輸出/入解碼器41(IO Decoder)用來解碼各暫存器的地址，以進(jìn)行存取。資料緩沖器42(Data Buffer)則將外界資料總線94(Data Bus)的資料，存入暫存器，或?qū)捍嫫髻Y料送到外界資料總線94。
需注意的是，上述僅為實(shí)施例，而非限制于實(shí)施例。比如此不脫離本發(fā)明基本架構(gòu)者，皆應(yīng)為本專利所主張的權(quán)利范圍，而應(yīng)以專利申請(qǐng)范圍為準(zhǔn)。
權(quán)利要求
1.一種多重可變地址映射電路，是接收陣列資料中某一欄位陣列的輸入邏輯地址而處理為輸出實(shí)體地址，其特征在于，其地址映射器中多重可變地址映射電路包括至少一個(gè)地址映射器，用以負(fù)責(zé)處理陣列中某一欄位陣列的輸入邏輯地址與輸出實(shí)體地址的轉(zhuǎn)換，其中該至少一個(gè)地址映射器包括基底位移暫存器，記錄該欄位陣列要做地址映射的起始實(shí)體地址；邏輯基底暫存器，記錄該欄位陣列要做地址映射的起始邏輯地址；欄位長(zhǎng)度暫存器，記錄該欄位陣列的長(zhǎng)度；記錄長(zhǎng)度暫存器，記錄該陣列的長(zhǎng)度；減法器，將輸入邏輯地址與邏輯基底暫存器所儲(chǔ)存的邏輯地址進(jìn)行減法的運(yùn)算；除法/余數(shù)產(chǎn)生器，將減法器的輸出值與欄住長(zhǎng)度暫存器所儲(chǔ)存的欄位的長(zhǎng)度進(jìn)行除法/余數(shù)的運(yùn)算；乘法器，將記錄長(zhǎng)度暫存器所儲(chǔ)存的陣列的長(zhǎng)度與除法/余數(shù)產(chǎn)生器的商數(shù)輸出值進(jìn)行乘法的運(yùn)算；加法器，將基底位移暫存器所儲(chǔ)存的起始實(shí)體地址，除法/余數(shù)產(chǎn)生器的余數(shù)輸出值，與乘法器的輸出值進(jìn)行加法的運(yùn)算以得到輸出實(shí)體地址；映射器選擇器，負(fù)責(zé)選擇輸出的實(shí)體地址是采用何組的地址映射器；以及控制及介面電路，用以設(shè)定基底位移暫存器，邏輯基底暫存器，欄位長(zhǎng)度暫存器以及記錄長(zhǎng)度暫存器的內(nèi)容，并控制地址映射器及映射器選擇器的動(dòng)作。
2.根據(jù)權(quán)利要求1所述的多重可變地址映射電路，其特征在于，其中地址映射器的數(shù)目為復(fù)數(shù)個(gè)。
3.根據(jù)權(quán)利要求1所述的多重可變地址映射電路，其特征在于，其中控制及介面電路包括輸出/入解碼器，用來解碼基底位移暫存器，邏輯基底暫存器，欄位長(zhǎng)度暫存器以及記錄長(zhǎng)度暫存器的地址，以進(jìn)行存取。
4.一種多重可變地址映射電路，是接收陣列資料中某一欄位陣列的輸入邏輯地址而處理為輸出實(shí)體地址，其特征在于，其地址映射器中多重可變地址映射電路包括至少一個(gè)地址映射器，用以負(fù)責(zé)處理陣列中某一攔住陣列的輸入邏輯地址與輸出實(shí)體地址的轉(zhuǎn)換，其中該至少一個(gè)地址映射器包括基底位移暫存器，記錄該欄住陣列要做地址映射的起始實(shí)體地址；欄位長(zhǎng)度暫存器，記錄該欄位陣列的長(zhǎng)度；記錄長(zhǎng)度暫存器，記錄該陣列的長(zhǎng)度；除法/余數(shù)產(chǎn)生器，將減法器的輸出值與攔住長(zhǎng)度暫存器所儲(chǔ)存的欄位的長(zhǎng)度進(jìn)行除法/余數(shù)的運(yùn)算；乘法器，將記錄長(zhǎng)度暫存器所儲(chǔ)存的陣列的長(zhǎng)度與除法/余數(shù)產(chǎn)生器的商數(shù)輸出值進(jìn)行乘法的運(yùn)算；加法器，將基底位移暫存器所儲(chǔ)存的起始實(shí)體地址，除法/余數(shù)產(chǎn)生器的余數(shù)輸出值，與乘法器的輸出值進(jìn)行加法的運(yùn)算以得到輸出實(shí)體地址；映射器選擇器，負(fù)責(zé)選擇輸出的實(shí)體地址是采用何組的地址映射器；以及控制及介面電路，用以設(shè)定基底位移暫存器，邏輯基底暫存器，欄位長(zhǎng)度暫存器以及記錄長(zhǎng)度暫存器的內(nèi)容，并控制地址映射器及映射器選擇器的動(dòng)作。
5.根據(jù)權(quán)利要求4所述的多重可變地址映射電路，其特征在于，其中地址映射器的數(shù)目為復(fù)數(shù)個(gè)。
6.根據(jù)權(quán)利要求4所述的多重可變地址映射電路，其特征在于，其中控制及介面電路包括輸出/入解碼器，用來解碼基底位移暫存器，邏輯基底暫存器，欄住長(zhǎng)度暫存器以及記錄長(zhǎng)度暫存器的地址，以進(jìn)行存取。
全文摘要
本發(fā)明多重可變地址映射電路主要包括至少一個(gè)地址映射器,用以負(fù)責(zé)處理陣列中某一欄位陣列的輸入邏輯地址與輸出實(shí)體地址的轉(zhuǎn)換;一映射器選擇器,負(fù)責(zé)選擇輸出的實(shí)體地址是采用何組的地址映射器;以及一控制及介面電路,用以設(shè)定基底位移暫存器,邏輯基底暫存器,欄住長(zhǎng)度暫存器以及記錄長(zhǎng)度暫存器的內(nèi)容,并控制地址映射器及映射器選擇器的動(dòng)作。
文檔編號(hào)G06F12/10GK1342935SQ0012473
公開日2002年4月3日 申請(qǐng)日期2000年9月12日 優(yōu)先權(quán)日2000年9月12日
發(fā)明者吳穆 申請(qǐng)人:財(cái)團(tuán)法人資訊工業(yè)策進(jìn)會(huì)