專利名稱：雙通道同步高速數(shù)據(jù)采集計算機接口板的制作方法
技術領域：
本實用新型屬于計算機應用技術領域，特別涉及雙通道同步高速數(shù)據(jù)采集計算機接口板。
雙通道模擬信號的同步高速數(shù)據(jù)采集，在科研及工業(yè)測量方面有著廣泛的應用。目前用于計算機接口的高速數(shù)據(jù)采集接口板，有多種多通道的產(chǎn)品，但在采樣頻率達到1MHz的條件下，一般不具備多通道功能，當需要對頻率較高的且有相互關系的信號進行多通道同步數(shù)據(jù)采集時無能為力。雖有專用的高速數(shù)據(jù)采集設備可以滿足上述要求，但若作為新開發(fā)儀器的部件，由于成本及其他方面的原因，顯然是不適用的。
本實用新型的目的在于提供一種在對電信號測量時有較高采樣速率，且經(jīng)濟可靠的雙通道同步高速數(shù)據(jù)采集計算機接口板。
本實用新型由A/D轉換部分和A/D轉換控制部分組成。如

圖1所示。原理方框圖1中的電平轉換、A/D轉換、參考電壓三部分組成本實用新型的A/D轉換部分；原理方框圖1中的其余部分組成A/D轉換的控制部分。
本實用新型的A/D轉換部分由相同的兩部分電路組成，該兩部分電路構成互相獨立的兩路A/D轉換通道。
每A/D轉換通道電路包括1.一個輸入信號電平轉換電路；該電平轉換電路由雙運算放大器及+5V參考電壓及電阻和電位器組成；輸入的0-5V信號電壓連接到該運算放大器中的一個單元電路構成的電壓跟隨器1的輸入端；電壓跟隨器1的輸出連接到由電阻及電位器組成的分壓電路的一端，+5V參考電壓連接到該分壓電路的另一端；當輸入的信號電壓為0-5V時，該分壓電路的輸出電壓可由電位器調(diào)整為3-5V。該分壓電路的輸出連接到由該運算放大器中的另一個單元電路構成的電壓跟隨器2的輸入端；電壓跟隨器2的輸出端接到A/D轉換集成電路的模擬信號輸入端。
2.一個兩通道電路共用的由穩(wěn)壓集成電路及運算放大器構成的參考電壓電路；該電路產(chǎn)生信號電平轉換電路及A/D轉換集成電路MB40578所需的+5V參考電壓，同時產(chǎn)生MB40578所需的+3V參考電壓；+3V參考電壓由電位器對+5V參考電壓分壓得到，電位器的中心頭連接到一個運算放大器構成的電壓跟隨器3的輸入端；電壓跟隨器3輸出端連接到兩個視頻A/D轉換集成電路MB40578的+3V參考電壓輸入端。
3.一個8位視頻A/D轉換集成電路MB40578完成該部分電路的A/D轉換功能；一個由A/D轉換控制部分產(chǎn)生的時鐘脈沖連接到A/D轉換集成電路的時鐘輸入端，驅動A/D轉換與下述的數(shù)據(jù)存儲器地址的遞增同步進行。通過下述A/D轉換控制部分中數(shù)據(jù)傳輸電路，把MB40578輸出的8位二進制數(shù)據(jù)寫入數(shù)據(jù)存儲器。
本實用新型的A/D轉換控制部分包括一個控制A/D轉換的邏輯電路，一個時鐘發(fā)生電路，以及每通道獨立的數(shù)據(jù)存儲器及數(shù)據(jù)傳輸電路。
1.控制A/D轉換的邏輯電路包括1個8位控制碼鎖存器SC1，4個與非門YF1-YF4、1個與門Y1、1個非門F1、1個由15位或更多位二進制計數(shù)器組成的數(shù)據(jù)地址產(chǎn)生電路。SC1中的8位控制碼在計算機地址端口譯碼電路的輸出指令控制下從計算機數(shù)據(jù)端口寫入；用于改變A/D轉換的頻率，控制A/D轉換的啟動/停止，及控制A/D轉換以單次或連續(xù)滾動方式進行。8位控制碼的低4位C1-C4連接到下述的時鐘發(fā)生電路的頻率控制端，用于控制A/D轉換頻率；SC1的第5位C5連接到下述數(shù)據(jù)存儲器及數(shù)據(jù)傳輸門的允許寫入控制端，同時連接到F1的輸入端F1-12及YF1的輸入端YF1-1，用于控制A/D轉換的啟動/停止SC1的第6位C6連接到YF3的輸入端YF3-9，用于控制數(shù)據(jù)采集方式；SC1的第7位C7連按到數(shù)據(jù)地址產(chǎn)生電路的復零端，高電平時使數(shù)據(jù)地址復零，低電平可用于啟動單次數(shù)據(jù)采集；地址產(chǎn)生電路的輸出端連接到數(shù)據(jù)存儲器的地址端口。
當C5、C6、C7為低電平時，A/D轉換以連續(xù)滾動方式進行。C5、C6通過F1、YF1、YF3將YF4、YF2、Y1打開，時鐘脈沖經(jīng)過YF2、YF4、Y1進入數(shù)據(jù)地址產(chǎn)生電路形成數(shù)據(jù)地址；同時，C7使數(shù)據(jù)地址產(chǎn)生電路為允許計數(shù)狀態(tài)，C5使數(shù)據(jù)存儲器及數(shù)據(jù)傳輸門為允許寫入狀態(tài)，A/D轉換由連接到A/D轉換集成電路MB40578的時鐘脈沖驅動下同步進行；A/D轉換的數(shù)據(jù)通過數(shù)據(jù)傳輸門寫入數(shù)據(jù)存儲器。數(shù)據(jù)地址計數(shù)器溢出后將自動從零開始再次計數(shù)，新數(shù)據(jù)也將從零地址開始繼續(xù)寫入數(shù)據(jù)存儲器，直至C5成為高電平。
當C5、C7為低電平，C6為高電平時，A/D轉換以單次方式進行。數(shù)據(jù)地址計數(shù)器的溢出位通過YF3將Y1打開；時鐘脈沖經(jīng)過YF2、YF4、Y1進入數(shù)據(jù)存儲器地址產(chǎn)生電路形成數(shù)據(jù)地址。A/D轉換到數(shù)據(jù)存儲器寫滿后，數(shù)據(jù)地址計數(shù)器溢出，溢出位為高電平，通過YF3將Y1關閉，計數(shù)器停止計數(shù)。
2.一個時鐘發(fā)生電路，該電路輸出的時鐘頻率由4位二進制碼控制。4位二進制控制碼來自上述邏輯電路中8位控制碼鎖存器SC1輸出端的低4位。4位二進制碼可以控制時鐘發(fā)生電路產(chǎn)生頻率從120Hz-4MHz，16級以每步二倍頻增高或減低的連續(xù)脈沖。該電路的輸出連接到控制邏輯電路的YF4的輸入端YF4-9，同時連接到上述A/D轉換部分中A/D轉換集成電路MB40578的時鐘輸入端。
3.A/D轉換的每通道還包括由2個三態(tài)總線傳送接收器組成的數(shù)據(jù)傳輸電路；用于控制數(shù)據(jù)寫入存儲器和讀出存儲器。其中一總線傳送接收器連接于A/D轉換集成電路MB40578的數(shù)據(jù)輸出端與數(shù)據(jù)存儲器的數(shù)據(jù)端口之間；用于寫入數(shù)據(jù)存儲器數(shù)據(jù)的傳輸。另一總線傳送接收器連接于數(shù)據(jù)存儲器的數(shù)據(jù)端口與計算機數(shù)據(jù)端口之間；用于計算機從數(shù)據(jù)存儲器端口讀出數(shù)據(jù)的傳輸。
本實用新型可通過軟件指令控制進行單次采集或連續(xù)滾動采集。單次采集時，A/D轉換由軟件指令啟動，當A/D轉換的數(shù)據(jù)寫滿數(shù)據(jù)存儲器后，A/D轉換停止，等待計算機讀取數(shù)據(jù)或啟動下一次A/D轉換。連續(xù)滾動采集時，A/D轉換由軟件指令啟動，當A/D轉換的數(shù)據(jù)寫滿數(shù)據(jù)存儲器后，A/D轉換繼續(xù)進行，新數(shù)據(jù)將從數(shù)據(jù)存儲器的起始地址位置開始，逐步替換原有數(shù)據(jù)，直至計算機發(fā)出停止轉換指令。
本實用新型是一種雙通道高速數(shù)據(jù)采集計算機接口板；可對輸入的0-5V雙通道模擬電壓信號同步進行高速的模擬信號到數(shù)字信號的轉換(A/D轉換)，A/D轉換的頻率每通道達到4MHz；且與所用計算機的性能無關；A/D轉換頻率由石英晶體振蕩器產(chǎn)生且可通過軟件指令改變轉換頻率；能滿足對頻率上限達到200kHz的電信號雙通道同步數(shù)據(jù)采集的要求。
以下結合附圖及實施例對本實用新型的技術方案作進一步的描述。
圖1.本實用新型的原理方框示意圖。
圖2.本實用新型采集的雙通道正弦模擬信號數(shù)據(jù)曲線；模擬信號的頻率為100KHz，采樣頻率2MHz。
圖3.本實用新型的一個實施例的電路原理示意圖。
實施例1請參閱圖3。其中電平轉換電路由雙運算放大器LF353及+5V參考電壓及電阻和電位器組成；電平轉換電路的運算放大器U24A、U24B、U27A、U27B為LF353，電阻R7、R10為10K，R8、R11為10K，電位器P3、P4為10K。
+5V參考電壓由計算機接口提供的+12V電壓經(jīng)穩(wěn)壓集成電路LM7805穩(wěn)壓后得到，+3V參考電壓由+5V參考電壓經(jīng)電位器P2分壓后經(jīng)U26緩沖輸出。
A/D轉換集成電路為MB40578。
其中控制A/D轉換的邏輯電路中的8位控制碼鎖存器SC1為74LS373，4個與非門YF1-YF4、1個與門Y1、1個非門F1均由TTL門電路組成，數(shù)據(jù)地址電路U16、U17由74LS393組成。
本例中的數(shù)據(jù)存儲器U7、U5型號為62256；用于組成的數(shù)據(jù)傳輸電路的三態(tài)總線傳送接收器U8、U9、U4、U12型號為74LS245。
以下為使用本實施例的一個應用例在測量快速運動的顆粒及顆粒群的速度時，可以采用光纖探針的方法得到攜帶有顆粒運動信息的兩路電壓信號，通過對兩路信號進行互相關運算，得出顆粒及顆粒群的運動速度。兩路信號的相關性越強，計算出的顆粒速度的置信度就越高，為此目的，一般采用減小兩信號測點距離的方法增強兩信號的相關性。測點距離減小后，顆粒通過測點的時間縮短，必須相應提高信號的采樣頻率，才能保證有較小的計算誤差。
例如快速流化床中的顆粒運動速度可接近20m/s，如果光纖探針的間距為0.4mm，則顆粒通過測點的時間為0.02ms。當要求有小于5％的計算誤差時，必須在此時間內(nèi)每通道有不少于20個采樣數(shù)據(jù)；由20/0.02ms得出采樣頻率應大于1MHz；并且兩通道數(shù)據(jù)應同步采集，才能保證數(shù)據(jù)的準確。
權利要求1.一種雙通道同步高速數(shù)據(jù)采集計算機接口板，其特征在于由A/D轉換部分和A/D轉換控制部分組成，其中A/D轉換部分由相同的兩部分電路組成，該兩部分電路構成互相獨立的兩路A/D轉換通道；A/D轉換控制部分包括一個控制A/D轉換的邏輯電路，一個時鐘發(fā)生電路，以及每通道獨立的數(shù)據(jù)存儲器及數(shù)據(jù)傳輸電路。
2.如權利要求1所述的雙通道同步高速數(shù)據(jù)采集計算機接口板，其特征在于所述A/D轉換通道電路包括(1).一個輸入信號電平轉換電路；該電平轉換電路由雙運算放大器及+5V參考電壓及電阻和電位器組成；輸入的0-5V信號電壓連接到該運算放大器中的一個單元電路構成的電壓跟隨器(1)的輸入端；電壓跟隨器(1)的輸出連接到由電阻及電位器組成的分壓電路的一端，+5V參考電壓連接到該分壓電路的另一端；當輸入的信號電壓為0-5V時，該分壓電路的輸出電壓可由電位器調(diào)整為3-5V；該分壓電路的輸出連接到由該運算放大器中的另一個單元電路構成的電壓跟隨器(2)的輸入端；電壓跟隨器(2)的輸出端接到A/D轉換集成電路的模擬信號輸入端；(2).一個兩通道電路共用的由穩(wěn)壓集成電路及運算放大器構成的參考電壓電路；該電路產(chǎn)生信號電平轉換電路及A/D轉換集成電路MB40578所需的+5V參考電壓，同時產(chǎn)生MB40578所需的+3V參考電壓；+3V參考電壓由電位器對+5V參考電壓分壓得到，電位器的中心頭連接到一個運算放大器構成的電壓跟隨器(3)的輸入端；電壓跟隨器(3)輸出端連接到兩個視頻A/D轉換集成電路MB40578的+3V參考電壓輸入端；(3).一個8位視頻A/D轉換集成電路MB40578完成該部分電路的A/D轉換功能；一個由A/D轉換控制部分產(chǎn)生的時鐘脈沖連接到A/D轉換集成電路的時鐘輸入端，驅動A/D轉換與下述的數(shù)據(jù)存儲器地址的遞增同步進行；通過下述A/D轉換控制部分中數(shù)據(jù)傳輸電路，把MB40578輸出的8位二進制數(shù)據(jù)寫入數(shù)據(jù)存儲器。
3.如權利要求1所述的雙通道同步高速數(shù)據(jù)采集計算機接口板，其特征在于所述控制A/D轉換的邏輯電路包括1個8位控制碼鎖存器SC1，4個與非門YF1-YF4、1個與門Y1、1個非門F1、1個由15位或更多位二進制計數(shù)器組成的數(shù)據(jù)地址產(chǎn)生電路；SC1中的8位控制碼輸入端連接計算機數(shù)據(jù)輸出端口；8位控制碼的低4位C1-C4連接到時鐘發(fā)生電路的頻率控制端，用于控制A/D轉換頻率；SC1的第5位C5連接到數(shù)據(jù)存儲器及數(shù)據(jù)傳輸門的允許寫入控制端，同時連接到F1的輸入端F1-12及YF1的輸入端YF1-1，用于控制A/D轉換的啟動/停止；SC1的第6位C6連接到YF3的輸入端YF3-9，用于控制數(shù)據(jù)采集方式；SC1的第7位C7連接到數(shù)據(jù)地址產(chǎn)生電路的復零端，高電平時使數(shù)據(jù)地址復零，低電平可用于啟動單次數(shù)據(jù)采集；地址產(chǎn)生電路的輸出端連接到數(shù)據(jù)存儲器的地址端口。
4.如權利要求1所述的雙通道同步高速數(shù)據(jù)采集計算機接口板，其特征在于所述時鐘發(fā)生電路輸出的時鐘頻率由4位二進制碼控制；4位二進制控制碼來自邏輯電路中8位控制碼鎖存器SC1輸出端的低4位；該時鐘發(fā)生電路的輸出連接到控制邏輯電路的YF4的輸入端YF4-9，同時連接到A/D轉換部分中A/D轉換集成電路MB40578的時鐘輸入端。
5.如權利要求1所述的雙通道同步高速數(shù)據(jù)采集計算機接口板，其特征在于所述數(shù)據(jù)傳輸電路是由2個三態(tài)總線傳送接收器組成的；其中一總線傳送接收器連接于A/D轉換集成電路MB40578的數(shù)據(jù)輸出端與數(shù)據(jù)存儲器的數(shù)據(jù)端口之間，用于寫入數(shù)據(jù)存儲器數(shù)據(jù)的傳輸；另一總線傳送接收器連接于數(shù)據(jù)存儲器的數(shù)據(jù)端口與計算機數(shù)據(jù)端口之間，用于計算機從數(shù)據(jù)存儲器端口讀出數(shù)據(jù)的傳輸。
專利摘要本實用新型屬于計算機應用技術領域,特別涉及雙通道同步高速數(shù)據(jù)采集計算機接口板。由A/D轉換部分和A/D轉換控制部分組成,其中A/D轉換部分由相同的兩部分電路組成,該兩部分電路構成互相獨立的兩路A/D轉換通道;A/D轉換控制部分包括一個控制A/D轉換的邏輯電路,一個時鐘發(fā)生電路,以及每通道獨立的數(shù)據(jù)存儲器及數(shù)據(jù)傳輸電路。本實用新型A/D轉換的頻率每通道達到4MHz;且與所用計算機的性能無關。
文檔編號G06F3/00GK2410680SQ0020524
公開日2000年12月13日 申請日期2000年3月8日 優(yōu)先權日2000年3月8日
發(fā)明者李國征, 李鳳云 申請人:中國科學院化工冶金研究所