專利名稱：存儲器相容控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型為存儲器相容控制器，主要為一種在同一存儲器控制芯片的情況下，配合簡單的周邊線路，即可輕易地整合及支援SDRAM及DDR-DRAM存儲器，提供兩種規(guī)格存儲器整合的經(jīng)濟性解決方案。
以現(xiàn)今電腦系統(tǒng)而論，除了在中央處理單元的運算速度及頻寬不斷地提升之下，而相應(yīng)的周邊亦必須提高頻寬始能發(fā)揮最佳效能，如存儲器、顯示卡以及硬盤等，即呈現(xiàn)不斷地增強或汰舊換新的趨勢。在此針對存儲器而論，早期使用非同步的DRAM，由于速度不彰，故被同步型動態(tài)存儲器(SDRAM)所取代，而SDRAM亦由早期的PC-66、PC-100、PC-133規(guī)格不斷提升速度，甚至已開發(fā)出符合PC-150以上的高速存儲器，然而SDRAM仍有其瓶頸，故而近來提出DDR-DRAM存儲器，此種存儲器由于可在同一脈沖下輸出入兩筆資料(DOUBLE DATA)的特性，可使輸出入資料量加倍，而可望成為新一代的存儲器規(guī)格。惟上述DDR-DRAM初期價格高昂，且數(shù)量較少無法大量供應(yīng)，會有兩種規(guī)格DRAM并存階段，故而電腦系統(tǒng)廠商針對上述問題，欲推出可同時支援SDRAM及DDR-DRAM的存儲器控制芯片，更欲將之整合同一存儲器控制芯片(IC)內(nèi)，以降低成本。
然在實際中由于受限于此兩種存儲器的接腳數(shù)量、電壓規(guī)格及周邊介面截然不同，導(dǎo)致整合的障礙，如在圖2及圖3所示的SDRAM與DDR-DRAM的架構(gòu)中，雖然均為與存儲器控制芯片50連接，除了插槽30、40(DIMM SLOT)的接腳數(shù)量分別為168腳位以及184腳位的差異外，SDRAM插槽30的供應(yīng)電壓為3.3伏特，信號高電平為2.0伏特，低電平為0.8伏特，且無需任何終端電阻41(TERMINATOR)，而針對DDR-DRAM的插槽40而論，其供應(yīng)電壓則為2.5伏特，信號高電平為參考電壓(1.25V)一035V，低電平為參考電壓(1.25V)十0.35V,VTT為1.25V，需要使用終端電阻41連接至VTT端，故而基于前述種種特性的差異，導(dǎo)致無法將此兩種規(guī)格的存儲器整合在同一主機板內(nèi)。
本實用新型主要目的為提供一種存儲器相容控制器，其僅需簡單地增加少數(shù)控制線路，使兩種存儲器仍可由同一存儲器控制芯片驅(qū)動，從而可簡單地整合SDRAM及DDR-DRAM。
本實用新型的次一目的在于提供一種存儲器相容控制器，其使用一電壓切換電路、一終端開關(guān)構(gòu)成本實用新型的相容控制器，透過一位在SDRAM插槽內(nèi)的特定接腳做為偵測點，當(dāng)插入SDRAM或移出SDRAM時，可令該偵測點產(chǎn)生電壓變化，據(jù)此相應(yīng)地啟閉電壓切換電路以及終端電路，達到可自動偵測插入的存儲器規(guī)格而自動地調(diào)整存儲器供應(yīng)電壓及周邊連接，使其可適用于兩種存儲器者。
為此，本實用新型采用以下技術(shù)方案一種存儲器相容控制器，其特征在于它包括至少一SDRAM存儲器插槽，供插接SDRAM存儲器，其總線與電腦的存儲器控制芯片連接，插槽中的其一可與SDRAM存儲器的電源接腳對應(yīng)的浮接接腳，定義為供控制其他線路的偵測接腳；至少一DDR-RAM存儲器插槽，供插接DDR-RAAM存儲器，其總線與電腦的存儲器控制芯片連接；一電壓切換電路，具有一與前述偵測接腳連接的切換輸入端，可在輸入高低電平的電壓而輸出SDRAM或DDR-RAM所需供應(yīng)電壓；一終端電路，為由多數(shù)晶體管構(gòu)成可由控制端控制其啟閉的電子開關(guān)，各晶體管的一端連接參考電壓，另端分別串接終端電阻而與DDR-RAM存儲器插槽的總線連接，而該控制端受控于前述偵測接腳；藉以構(gòu)成一可在某一種規(guī)格的存儲器插入至相應(yīng)插槽時，自動切換插槽的供應(yīng)電壓及啟閉插槽周邊的線路，以令此架構(gòu)可適用于SDRAM或DDR-RAM存儲器。
所述電壓切換電路為依照切換輸入端所呈現(xiàn)的電壓，而輸出2.5伏特或3.3伏特的電壓。
所述偵測接腳與終端電路之間串接有一供訊號極性轉(zhuǎn)換的偵測晶體管。
所述終端電路的晶體管由場效應(yīng)晶體管或電子開關(guān)構(gòu)成。
本實用新型的優(yōu)點是可在單一存儲器控制芯片下，僅需加入少量周邊線路即可適用于驅(qū)動SDRAM及DDR-RAM兩不同存儲器規(guī)格者，可先行使用價格低廉的SDRAM存儲器，而待DDR-RAM普及性較高時，再替換為DDR-RAM存儲器，令電腦獲得較佳的運作效率。
以下結(jié)合附圖和實施例詳細說明

圖1是本實用新型的電路結(jié)構(gòu)圖。
圖2是傳統(tǒng)SDRAM的連接示意圖。
圖3是傳統(tǒng)DDR-DRAM的連接示意圖。
如圖1所示，本實用新型存儲器相容控制器包括一可輸出2.5V或3.3伏特電壓的電壓切換電路10(為一集成電路，型號EZ1580)、一偵測晶體管22以及一由多數(shù)晶體管21組成的終端電路20。其中，可分別供SDRAM或DDR-DRAM存儲器插接的兩種存儲器插槽30、40的總線直接與圖面左邊的存儲器控制芯片50連接，形成一種僅需單一存儲器控制芯片50的驅(qū)動型態(tài)，而在SDRAM存儲器插槽30信號的其一浮接接腳S，此接腳定義與SDRAM存儲器的接地腳對應(yīng)，當(dāng)SDRAM存儲器未插入時，呈浮接的高電壓狀態(tài)(因接腳經(jīng)電阻與正電源連接之故)，而當(dāng)存儲器插入后，即可將此浮接接腳S轉(zhuǎn)變?yōu)榈碗妷籂顟B(tài)，如此，可藉此有著高低電壓變化的接腳偵測出是否插入SDRAM存儲器，并可據(jù)以控制其他回路的動作，達到切換工作電壓及周邊回路的通斷的功能。在圖1中，即利用該浮接接腳S連接至電壓切換電路10的輸入端以及透過一偵測晶體管22連接至終端電路20的控制端點上。
當(dāng)SDRAM存儲器插槽30未插入存儲器時，浮接接腳S呈高電位狀態(tài)，此電位訊號使電壓切換電路10的輸出電壓切換至2.5伏特，以供應(yīng)DDR-RAM存儲器插槽40使用，前述電位訊號亦同時令偵測晶體管22關(guān)閉，令終端電路20內(nèi)的各晶體管導(dǎo)通，令VTT電壓可順利地經(jīng)終端電路20及各終端電阻41與DDR-RAM存儲器插槽40連接，達到提供DDR-RAM存儲器適當(dāng)?shù)幕芈愤B接與使之正常運作的環(huán)境。
反之，當(dāng)SDRAM存儲器插槽30插入SDRAM存儲器時，該浮接接腳S則轉(zhuǎn)變?yōu)榈碗娢粻顟B(tài)，同理，使電壓切換電路10切換至輸出3.3伏特的電壓，并同時關(guān)閉終端電路20，令各終端電阻41失效，如此即構(gòu)成一供SDRAM存儲器運作的環(huán)境。
上述電路可裝在一外殼中。
以前述架構(gòu)下，人們可先行使用價格低廉的SDRAM存儲器，而待DDR-RAM普及性較高時，再替換為DDR-RAM存儲器，令電腦獲得較佳的運作效率，故而提供消費者折衷的解決方案，而本實用新型更為一種可在單一存儲器控制芯片下，僅需加入少量周邊線路即可適用于驅(qū)動SDRAM及DDR-RAM兩種不同規(guī)格的存儲器，確為一符合新穎性及進步性的設(shè)計，應(yīng)符專利申請要件，爰依法提出申請。
權(quán)利要求1．一種存儲器相容控制器，其特征在于它包括至少一SDRAM存儲器插槽，供插接SDRAM存儲器，其總線與電腦的存儲器控制芯片連接，插槽中的其一可與SDRAM存儲器的電源接腳對應(yīng)的浮接接腳，定義為供控制其他線路的偵測接腳；至少一DDR-RAM存儲器插槽，供插接DDR-RAM存儲器，其總線與電腦的存儲器控制芯片連接；一電壓切換電路，具有一與前述偵測接腳連接的切換輸入端，可在輸入高低電平的電壓而輸出SDRAM或DDR-RAM所需供應(yīng)電壓；一終端電路，為由多數(shù)晶體管構(gòu)成可由控制端控制其啟閉的電子開關(guān)，各晶體管的一端連接參考電壓，另端分別串接終端電阻而與DDR-RAM存儲器插槽的總線連接，而該控制端受控于前述偵測接腳。
2．如權(quán)利要求1所述的存儲器相容控制器，其特征在于所述電壓切換電路為依照切換輸入端所呈現(xiàn)的電壓，而輸出2.5伏特或3.3伏特的電壓。
3．如權(quán)利要求1所述的存儲器相容控制器，其特征在于所述偵測接腳與終端電路之間串接有一供訊號極性轉(zhuǎn)換的偵測晶體管。
4．如權(quán)利要求1所述的存儲器相容控制器，其特征在于所述終端電路的晶體管由場效應(yīng)晶體管或電子開關(guān)構(gòu)成。
專利摘要可自動偵測及提供SDRAM及DDR—RAM所需的不同供應(yīng)電壓及終端電壓的相容控制器，其可令同一存儲器控制芯片同時支援兩種不同規(guī)格存儲器，其包括SDRAM及DDR—DRAM插槽、電壓切換電路、偵測晶體管及終端電路，于SDRAM插槽的定義為與SDRAM接地腳連接的浮接接腳接至電壓切換電路以及經(jīng)偵測晶體管再與終端電路連接，當(dāng)SDRAM插入后，即可自動設(shè)定供應(yīng)SDRAM電壓及切斷DDR—DRAM終端電路，反之則令DDR—DRAM插槽正常運作。
文檔編號G06F1/16GK2447825SQ00257928
公開日2001年9月12日 申請日期2000年10月18日 優(yōu)先權(quán)日2000年10月18日
發(fā)明者張征宇 申請人:微星科技股份有限公司