專利名稱：多總線系統(tǒng)中提高橋接效率的方法與多端口pci橋結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及AHB總線間互連的橋結(jié)構(gòu)，特別涉及CPU多條內(nèi)部總線與PCI總線之間高效率橋接方法與結(jié)構(gòu)。
較早的計算機系統(tǒng)中一個中央CPU連接一條系統(tǒng)總線，該總線還連接內(nèi)部存儲器(Memory)等，CPU直接通過該總線與Memory通信。系統(tǒng)的高速外圍部件與另外一條局部總線如PCI總線相連，這些高速外圍部件通過PCI總線耦合到CPU上。起作用的就是在PCI總線和CPU系統(tǒng)總線之間承擔(dān)互連任務(wù)的PCI橋即外圍部件互連橋。不同的計算機系統(tǒng)制造商對PCI橋的位置有不同的處理，如英特爾的Pentium、PII、PIII系列，PCI橋在電路板上與CPU連接；而Motorola公司將Mpc8240的PCI橋集成到了CPU內(nèi)部；無論設(shè)置在內(nèi)部或外部，這些計算機系統(tǒng)的共同特點是PCI橋只連接兩條總線，一條是系統(tǒng)總線，另一條是PCI總線，其中系統(tǒng)總線既作為橋的主設(shè)備(Master)工作，又作為橋的從設(shè)備(Slaver)工作，端口管理復(fù)雜。承擔(dān)互連任務(wù)的PCI橋只有兩個端口，因此只能橋接兩條總線。CPU通過系統(tǒng)總線傳送數(shù)據(jù)時不能同時監(jiān)視橋的工作狀態(tài)；系統(tǒng)總線一方的主控任務(wù)(Master)和目標(biāo)任務(wù)(Target)也不能并行工作，容易引起數(shù)據(jù)交換的阻塞，限制了CPU與橋接效率的提高。
本發(fā)明為克服上述現(xiàn)有技術(shù)的不足之處而提出一種多總線系統(tǒng)中提高橋接效率的方法和多端口PCI橋結(jié)構(gòu)，增加PCI橋的端口，按照對PCI橋訪問指令的方向?qū)⒅鳌脑O(shè)備任務(wù)分開，以簡單而易于控制的結(jié)構(gòu)減小總線上數(shù)據(jù)交換阻塞概率，提高系統(tǒng)總線一方的數(shù)據(jù)流量；同時不增加與外圍電路的連線數(shù)量。
本發(fā)明的目的可以通過以下技術(shù)方案來達到一種多總線系統(tǒng)中提高橋接效率的方法，在PCI總線與系統(tǒng)總線之間建立橋接，所述總線間外圍部件互連橋(PCI橋)的一個端口連接PCI總線，并設(shè)立有兩個通道的端口復(fù)用，該端口復(fù)用的通道I連接有PCI主設(shè)備、通道I數(shù)據(jù)緩沖和AHB從設(shè)備(系統(tǒng)總線側(cè)從設(shè)備端)；其通道II連接有PCI從設(shè)備端、通道II數(shù)據(jù)緩沖和AHB主設(shè)備端(系統(tǒng)總線側(cè)主設(shè)備)；并在所述AHB從設(shè)備與PCI從設(shè)備之間跨接PCI橋內(nèi)部寄存器，在所述AHB主設(shè)備與PCI主設(shè)備之間跨接PCI橋內(nèi)部DMA；尤其是所述方法適用于所有AHB多系統(tǒng)總線與PCI總線間的橋接，并具有以下步驟在所述AHB主設(shè)備和AHB從設(shè)備上分別建立端口I和端口II。
設(shè)計、制造一種多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，包括PCI總線側(cè)的端口復(fù)用I，該端口復(fù)用的通道I連接有PCI主設(shè)備、通道I數(shù)據(jù)緩沖和AHB從設(shè)備(系統(tǒng)總線側(cè)從設(shè)備)；其通道II連接有PCI從設(shè)備、通道II數(shù)據(jù)緩沖和AHB主設(shè)備(系統(tǒng)總線側(cè)主設(shè)備)；并在所述AHB從設(shè)備和PCI從設(shè)備之間跨接有PCI橋內(nèi)部寄存器；在所述AHB主設(shè)備與PCI主設(shè)備之間跨接PCI橋內(nèi)部DMA；尤其是所述AHB從設(shè)備和AHB主設(shè)備上還分別設(shè)立端口I和端口II。
本發(fā)明附圖的簡要說明如下

圖1是包含一條系統(tǒng)總線和PCI總線的計算機系統(tǒng)模型；圖2是包含兩條系統(tǒng)總線和一條PCI總線的計算機系統(tǒng)模型；圖3是現(xiàn)有技術(shù)雙端口PCI橋結(jié)構(gòu)示意圖；圖4是本發(fā)明三端口PCI橋結(jié)構(gòu)示意圖；圖5是系統(tǒng)總線側(cè)可半雙工運行的三端口PCI橋結(jié)構(gòu)示意圖；圖6是系統(tǒng)總線側(cè)可選擇單工和半雙工的五端口PCI橋結(jié)構(gòu)示意圖。
以下結(jié)合附圖所示之最佳實施例作進一步說明。
一種多總線系統(tǒng)中提高橋接效率的方去，在PCI總線1與系統(tǒng)總線3之間建立橋接，所述總線間外圍部件互連橋(PCI橋)2的一個端口521連接PCI總線1，并設(shè)立有兩個通道的端口復(fù)用I200，該端口復(fù)用的通道I連接有PCI主設(shè)備211、通道I數(shù)據(jù)緩沖212和AHB從設(shè)備(系統(tǒng)總線側(cè)從設(shè)備)213；其通道II連接有PCI從設(shè)備221、通道II數(shù)據(jù)緩沖222和AHB主設(shè)備(系統(tǒng)總線側(cè)主設(shè)備)223；并在所述AHB從設(shè)備213與PCI從設(shè)備221之間跨接PCI橋內(nèi)部寄存器2011，在所述AHB主設(shè)備223與PCI主設(shè)備211之間跨接PCI橋內(nèi)部DMA2012；并具有以下步驟A.在所述AHB主設(shè)備223和AHB從設(shè)備213上分別建立端口I531和端口II532。
此時，將所述端口I531和端口II532分別與系統(tǒng)總線I31和系統(tǒng)總線II32相連，即形成三端口PCI橋結(jié)構(gòu)，將PCI橋連接的總線條數(shù)增加50％。
若在步驟A之后執(zhí)行以下步驟B.在所述端口I531和端口II532上建立端口復(fù)用II300，將系統(tǒng)總線I31和系統(tǒng)總線II32掛接在該端口復(fù)用II300另一側(cè)，則形成半雙工的三端口PCI橋結(jié)構(gòu)，使三端口PCI橋更加靈活。
為進一步提高橋接效率，可在所述端口I531或端口II532上分別并接系統(tǒng)總線III33或系統(tǒng)總線IV34，以形成四端口、五端口的PCI橋結(jié)構(gòu)，既提高效率，又使CPU的操作有更多的靈活性。
一種多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，包括PCI總線1一側(cè)的端口復(fù)用I200，該端口復(fù)用的通道I依次連接有PCI主設(shè)備211、通道I數(shù)據(jù)緩沖212和AHB從設(shè)備(系統(tǒng)總線側(cè)從設(shè)備)213；其通道II依次連接有PCI從設(shè)備221、通道II數(shù)據(jù)緩沖222和AHB主設(shè)備(系統(tǒng)總線側(cè)主設(shè)備)223；在所述AHB從設(shè)備213和PCI從設(shè)備221之間跨接有PCI橋內(nèi)部寄存器2011；在所述AHB主設(shè)備223與PCI主設(shè)備211之間跨接有PCI橋內(nèi)部DMA2012，尤其是所述AHB從設(shè)備213和AHB主設(shè)備223上還分別設(shè)置有端口I531和端口II532。
此時，使所述端口I531和端口II532分別與系統(tǒng)總線I31或系統(tǒng)總線II32相連，即形成三端口PCI橋結(jié)構(gòu)，將PCI橋連接的總線條數(shù)增加50％。
效率更高的PCI橋結(jié)構(gòu)還包括系統(tǒng)總線側(cè)的端口復(fù)用II300；所述端口I531和端口II532與端口復(fù)用II300相連接。所述端口復(fù)用II300至少外掛一條系統(tǒng)總線；當(dāng)外掛兩條總線時，形成半雙工的三端口PCI橋結(jié)構(gòu)，使三端口PCI橋更加靈活。
所述端口I531或端口II532中，至少一個端口上并接有一條系統(tǒng)總線。這樣，所述PCI橋可以形成四端口、五端口的PCI橋結(jié)構(gòu)；可按照單工、半雙工的不同需要，安排多條總線并行工作，既提高效率，又使CPU的操作有更多的靈活性。
實用中，PCI總線設(shè)計經(jīng)歷了從雙端口到三端口、多端口的過程。
圖1所示為包含一條系統(tǒng)總線和一條外圍PCI總線的計算機系統(tǒng)模型，它也是雙端口PCI橋的應(yīng)用環(huán)境，虛線框內(nèi)的部分是計算機系統(tǒng)的核心——CPU。
中央處理器可以通過雙端口主橋?qū)ν獠縋CI設(shè)備上的數(shù)據(jù)進行讀寫，將數(shù)據(jù)通過系統(tǒng)總線取到存儲器1或存儲器2中，也可以將中央處理器的運算結(jié)果通過雙端口主橋送到外部PCI設(shè)備中去。這些傳送過程可以由中央處理器直接控制，并且中央處理器也可以通過系統(tǒng)總線來觀察橋的工作狀態(tài)。數(shù)據(jù)的傳送也可以通過DMA來直接控制，中央處理器通過DMA設(shè)備來間接地控制穿過雙端口主橋的數(shù)據(jù)傳送。在這種雙端口PCI橋中，DMA通過主橋訪問外部PCI設(shè)備時，由于DMA占用著系統(tǒng)總線，中央處理器不能通過系統(tǒng)總線訪問主橋，因而回出現(xiàn)等待狀態(tài)。當(dāng)中央處理器訪問主橋或存儲器時，DMA對主橋的訪問也會進入等待狀態(tài)。同樣當(dāng)內(nèi)部系統(tǒng)總線被中央處理器或DMA占用時，外部PCI設(shè)備發(fā)起的對內(nèi)部存儲器資源的訪問也會阻塞?，F(xiàn)有的雙端口PCI橋本身作為PCI總線上的一個設(shè)備，其MASTER和SLAVER功能是分時使用PCI總線的；橋作為系統(tǒng)總線上的一個設(shè)備，其MASTER和SLAVER功能也是分時使用AHB總線的。
圖2所示為包含2條系統(tǒng)總線和一條外圍PCI總線的計算機系統(tǒng)模型。三端口PCI橋連接兩條系統(tǒng)總線和一條PCI總線，當(dāng)數(shù)據(jù)在PCI總線和第二條系統(tǒng)總線之間正在傳送時，中央處理器可以通過第一條系統(tǒng)總線訪問PCI橋。當(dāng)中央處理器通過第一條總線訪問主橋或者存儲器設(shè)備時，DMA也可以通過第二條總線訪問外部PCI設(shè)備，或者外部PCI設(shè)備也可以通過第二條總線訪問存儲器1或者存儲器2。
圖3所示為雙端口PCI橋的內(nèi)部結(jié)構(gòu)。PCI總線上連接有復(fù)用處理邏輯，其上連有PCI主設(shè)備和PCI從設(shè)備，分別是PCI總線Master和Slaver的接口邏輯；還分別接有橋上的數(shù)據(jù)緩沖和數(shù)據(jù)緩沖邏輯；然后有分別接有AHBMaster和Slaver的接口邏輯AHB從設(shè)備和AHB主設(shè)備，最后接AHB總線上的Master和Target的接口復(fù)用邏輯，再接系統(tǒng)總線；其間跨接有橋上的內(nèi)部控制和狀態(tài)寄存器及內(nèi)部DMA。
圖4所示為三端口PCI橋的內(nèi)部結(jié)構(gòu)。1是PCI總線，200是PCIMaster和PCI Slaver功能在端口上的復(fù)用處理邏輯，211是PCI總線Master接口邏輯，212是橋上的數(shù)據(jù)緩沖，213是AHB總線上的Slaver接口，31是系統(tǒng)總線I，32是系統(tǒng)總線II，2011是橋上的內(nèi)部控制和狀態(tài)寄存器，2012是橋上的內(nèi)部DMA，223是橋上的AHB Master接口邏輯，222是橋的數(shù)據(jù)緩沖邏輯，221是橋上的PCISlaver接口邏輯。與圖3相比較，結(jié)構(gòu)上少了一個共用的端口，系統(tǒng)總線一方MASTER和SLAVER不需要分時使用總線，減小了內(nèi)部總線發(fā)生阻塞的幾率，提高了CPU的使用效率，同時系統(tǒng)與外部的接口引腿數(shù)目保持不變，芯片的封裝成本沒有任何增加。橋作為PCI總線的主設(shè)備使用時，橋從系統(tǒng)總線上取得數(shù)據(jù)，將數(shù)據(jù)放到數(shù)據(jù)緩沖內(nèi)，同時通知PCI主設(shè)備有數(shù)據(jù)傳送，PCI主設(shè)備申請PCI總線成功以后，將數(shù)據(jù)發(fā)送到PCI總線上去。橋作為PCI總線的從設(shè)備工作時，橋響應(yīng)PCI總線上設(shè)備訪問，從PCI總線上接收數(shù)據(jù)，將數(shù)據(jù)存放到數(shù)據(jù)緩沖中，通知系統(tǒng)總線上的AHB主設(shè)備，將數(shù)據(jù)放到系統(tǒng)總線上去。內(nèi)部寄存器中的數(shù)據(jù)可以被PCI總線訪問，也可以被系統(tǒng)總線訪問，橋通過內(nèi)部寄存器中的數(shù)據(jù)來控制橋的行為或反映橋的狀態(tài)，也通過內(nèi)部DMA提高數(shù)據(jù)傳輸?shù)男省?br> 目前橋在系統(tǒng)總線一方作為主設(shè)備和從設(shè)備的端口是明確分開的，即橋的PCI總線端口在不同時刻既可以作為主設(shè)備，又可以作為從設(shè)備，系統(tǒng)總線一方的端口只作為主設(shè)備或只作為從設(shè)備。
本發(fā)明中橋的結(jié)構(gòu)還可以進一部擴展，在系統(tǒng)總線一方的端口可以在不同時刻既作為主設(shè)備，又作為從設(shè)備，如圖5所示。
本發(fā)明還可以進一步擴展到多端口的總線橋，橋的一方可以連接多條系統(tǒng)總線。其中連接到每個總線的端口邏輯可以只包含主設(shè)備接口邏輯或只包含從設(shè)備接口邏輯，也可以既包含主設(shè)備接口邏輯，又包含從設(shè)備接口邏輯，一個五端口總線的例子如圖6所示。
本方面相對于現(xiàn)有技術(shù)的優(yōu)點在于增加了橋的端口數(shù)量，使橋的系統(tǒng)總線一方Master和Slave分開，簡化了結(jié)構(gòu)，易于控制；Master和Target可以同時工作，提高了系統(tǒng)總線一方的數(shù)據(jù)流量，減小了系統(tǒng)總線阻塞發(fā)生的可能性；三端口時CPU芯片與外部接口引腿數(shù)目保持不變，CPU芯片的封裝成本與內(nèi)置一個雙端口的PCI總線成本相同；并且在一條系統(tǒng)總線與外部PCI總線之間傳送數(shù)據(jù)的同時，CPU可以通過另外一條內(nèi)部總線隨時監(jiān)控數(shù)據(jù)傳送過程，給系統(tǒng)使用者提供了更大的靈活性；適用于數(shù)據(jù)交換領(lǐng)域，尤其是包含CPU或DSP的數(shù)據(jù)交換領(lǐng)域。
權(quán)利要求
1.一種多總線系統(tǒng)中提高橋接效率的方法，在PCI總線(1)與系統(tǒng)總線(3)之間建立總線間外圍部件互連橋(PCI橋)(2)，所述PCI橋(2)的一個端口(521)連接PCI總線(1)，并在該PCI總線一側(cè)設(shè)立有兩個通道的端口復(fù)用I(200)，該端口復(fù)用在通道I連接PCI主設(shè)備(211)、通道I數(shù)據(jù)緩沖(212)和AHB從設(shè)備(系統(tǒng)總線側(cè)從設(shè)備)(213)；在通道II連接PCI從設(shè)備(221)、通道II數(shù)據(jù)緩沖(222)和AHB主設(shè)備(系統(tǒng)總線側(cè)主設(shè)備)(223)；并在所述AHB從設(shè)備(213)與PCI從設(shè)備(221)之間跨接PCI橋內(nèi)部寄存器(2011)，在所述AHB主設(shè)備(223)與PCI主設(shè)備(211)之間跨接PCI橋內(nèi)部DMA(2012)；其特征在于所述方法適用于所有AHB多系統(tǒng)總線與PCI總線間的橋接，并具有以下步驟A.在所述AHB主設(shè)備(223)和AHB從設(shè)備(213)上分別建立端口I(531)和端口II(532)。
2.按照權(quán)利要求1所述多總線系統(tǒng)中提高橋接效率的方法，其特征在于將所述端口I(531)和端口II(532)分別與系統(tǒng)總線I(31)和系統(tǒng)總線II(32)相連。
3.按照權(quán)利要求1所述多總線系統(tǒng)中提高橋接效率的方法，其特征在于所述方法還具有以下步驟B.在所述端口I(531)和端口II(532)上建立端口復(fù)用II(300)，將系統(tǒng)總線I(31)和系統(tǒng)總線II(32)掛接在該端口復(fù)用II(300)另一側(cè)。
4.按照權(quán)利要求3所述多總線系統(tǒng)中提高橋接效率的方法，其特征在于在所述端口I(531)或端口II(532)上分別并接系統(tǒng)總線III(33)或系統(tǒng)總線IV(34)。
5.一種多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，包括PCI總線(1)側(cè)的端口復(fù)用I(200)，該端口復(fù)用在通道I依次連接PCI主設(shè)備(211)、通道I數(shù)據(jù)緩沖(212)和AHB從設(shè)備(系統(tǒng)總線側(cè)從設(shè)備)(213)；又在通道II依次連接PCI從設(shè)備(221)、通道II數(shù)據(jù)緩沖(222)和AHB主設(shè)備(系統(tǒng)總線側(cè)主設(shè)備)(223)；在所述AHB從設(shè)備(213)與PCI從設(shè)備(221)之間跨接有PCI橋內(nèi)部寄存器(2011)，在所述AHB主設(shè)備(223)與PCI主設(shè)備(211)之間跨接有PCI橋內(nèi)部DMA(2012)；其特征在于所述AHB從設(shè)備(213)和AHB主設(shè)備(223)上還分別設(shè)置有端口I(531)和端口II(532)。
6.按照權(quán)利要求5所述的多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，其特征在于所述端口I(531)和端口II(532)分別與系統(tǒng)總線I(31)或系統(tǒng)總線II(32)相連。
7.按照權(quán)利要求5所述的多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，其特征在于還包括系統(tǒng)總線側(cè)的端口復(fù)用II(300)；所述端口I(531)和端口II(532)與端口復(fù)用II(300)相連接。
8.按照權(quán)利要求7所述的多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，其特征在于所述端口復(fù)用II(300)至少外掛一條系統(tǒng)總線。
9.按照權(quán)利要求8所述的多總線系統(tǒng)中的多端口PCI橋結(jié)構(gòu)，其特征在于所述端口I(531)或端口II(532)中，至少一個端口上并接有一條系統(tǒng)總線。
全文摘要
一種多總線系統(tǒng)中提高橋接效率的方法與多端口PCI橋結(jié)構(gòu),在PCI總線與系統(tǒng)總線間建立外圍部件互連橋(PCI橋)2,其一個端口521連PCI總線1,并設(shè)兩通道端口復(fù)用200,通道I連PCI主設(shè)備211、數(shù)據(jù)緩沖212和AHB從設(shè)備213;通道II連PCI從設(shè)備221、數(shù)據(jù)緩沖222和AHB主設(shè)備223;并跨接PCI橋內(nèi)部寄存器2011和PCI橋內(nèi)部DMA 2012;并具有以下步驟:A.在所述AHB主設(shè)備223和AHB從設(shè)備213上分別建立端口I 531和端口II 532。此時,將所述端口I 531和端口II 532分別與系統(tǒng)總線I 31和系統(tǒng)總線II 32相連,即形成三端口PCI橋結(jié)構(gòu),將PCI橋連接的總線條數(shù)增加50%。結(jié)構(gòu)簡化,易于控制;Master和Target同時工作,提高數(shù)據(jù)流量,減小阻塞可能性。
文檔編號G06F13/36GK1365060SQ0110742
公開日2002年8月21日 申請日期2001年1月9日 優(yōu)先權(quán)日2001年1月9日
發(fā)明者劉華預(yù), 李美云, 梁松海 申請人:深圳市中興集成電路設(shè)計有限責(zé)任公司