專利名稱：記憶體資料接收器及方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種記憶體資料接收器及方法，特別有關(guān)于一種在記憶體控制電路中，可自行產(chǎn)生模擬致能(enable)信號(hào)的記憶體資料接收器，避免因記憶體送出的致能信號(hào)雜訊而造成電路誤動(dòng)作的問題。


圖1顯示在一倍頻(Double Data Rate)SDRAM的記憶體控制電路中，用于接收來自記憶體資料的傳統(tǒng)電路。接收電路1包括一由史密特觸動(dòng)器(SchmittTrigger)11、延遲電路13a所組成的標(biāo)準(zhǔn)推進(jìn)信號(hào)產(chǎn)生器101、一由單端差動(dòng)緩沖器(One_Ended Differential Buffer)12及延遲電路13b所組成的致能信號(hào)延遲器102、第一及第二推進(jìn)指標(biāo)產(chǎn)生器14a、14b、資料緩沖器15a、15b、及資料匯集輸出器16。其中指標(biāo)推進(jìn)信號(hào)產(chǎn)生器101輸出一指標(biāo)推進(jìn)信號(hào)Push_PTR DQS至第一及第二推進(jìn)指標(biāo)產(chǎn)生器14a、14b，而致能信號(hào)延遲器102則輸出一延遲后的讀取致能信號(hào)Del ayed DQS至第一及第二資料緩沖器15a、15b。
圖1中的電路操作如下。在控制電路(圖未顯示)發(fā)出一讀取命令信號(hào)至記憶體時(shí)，在一定的時(shí)間后，記憶體會(huì)將欲讀取的資料伴隨一讀取致能信號(hào)READ_DQS回傳至控制電路，此時(shí)位于控制電路中負(fù)責(zé)接收資料的電路1便由指標(biāo)推進(jìn)信號(hào)產(chǎn)生器101及致能信號(hào)延遲器102接收讀取致能信號(hào)READ_DQS，而分別產(chǎn)生指標(biāo)推進(jìn)信號(hào)Push_PTR DQS及延遲致能信號(hào)Delayed DQS。此時(shí)，推進(jìn)質(zhì)變發(fā)生器14a及14b接收到指標(biāo)推進(jìn)信號(hào)Push_PTR DQS后，分別在其上升邊緣(Rising Edge)及下降邊緣(Falling Edge)出現(xiàn)時(shí)，將其所產(chǎn)生的指標(biāo)PTR1及PTR2依順位前推進(jìn)并輸出至資料緩沖器I5a及15b。另外，延遲后的致能信號(hào)Delayed DQS則直接輸入至資料緩沖器15a及15b。資料緩沖器15a及15b分別具有與指標(biāo)PTR1及PTR2相對(duì)的資料儲(chǔ)存位址，亦分別在延遲后的致能信號(hào)Delayed DQS出現(xiàn)上升及下降邊緣時(shí)，依據(jù)所接收到的指標(biāo)將資料DATA存入相對(duì)的儲(chǔ)存位址中。由于信號(hào)Delayed DQS的上升與下降邊緣交替出現(xiàn)，因此每一筆資料DATA會(huì)依序交替地存入資料緩沖器15a與15b中。最后，存于資料緩沖器15a、15b中的資料會(huì)依序地匯集至資料匯集輸出器16中并輸出。
然而，在上述的一傳統(tǒng)電路中，容易因讀取致能信號(hào)READ_DQS中的雜訊而使電路發(fā)生誤動(dòng)作。如圖2所示由于讀取致能信號(hào)READ_DQS是由記憶體端回傳至控制電路，在此傳送過程中極易產(chǎn)生雜訊，使得指標(biāo)推進(jìn)信號(hào)Push-PTRDQS會(huì)具有一雜訊Noise。當(dāng)雜訊Noise幅度過大時(shí)，會(huì)使得推進(jìn)指標(biāo)產(chǎn)生器14a或14b將其視為一上升或下降邊緣的出現(xiàn)，而將指標(biāo)PTR1或PTR2依順位向前推進(jìn)，造成資料DATA進(jìn)入資料緩沖器15a及15b的位址錯(cuò)誤。
本發(fā)明的一目的在于提供一種記憶體資料接收器，位于一控制電路中，該控制電路送出一讀取命令信號(hào)至一記憶體，使該記憶體回傳復(fù)數(shù)資料及一讀取致能信號(hào)，該記憶體資料接收器包括一信號(hào)延遲器，接收并延遲該讀取致能信號(hào)；一模擬致能信號(hào)產(chǎn)生器，接收該讀取命令信號(hào)而產(chǎn)生一模擬致能信號(hào)；一推進(jìn)指標(biāo)產(chǎn)生器，產(chǎn)生復(fù)數(shù)推進(jìn)指標(biāo)，該些推進(jìn)指標(biāo)具有一順位，該推進(jìn)指標(biāo)產(chǎn)生器依據(jù)該模擬致能信號(hào)而依該順位逐一輸出該些推進(jìn)指標(biāo)；以及一資料緩沖器，具有復(fù)數(shù)與該些推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址，依據(jù)該延遲后的讀取致能信號(hào)及該些推進(jìn)指標(biāo)，逐一將該些資料存入相對(duì)的該些儲(chǔ)存位址中本發(fā)明的另一目的在于提供一種記憶體資料接收方法，適用于一控制電路中，該控制電路送出一讀取命令信號(hào)至一記憶體，使該記憶體回傳復(fù)數(shù)資料及一讀取致能信號(hào)，該記憶體資料接收方法包括以下步驟接收并延遲該讀取致能信號(hào)；依據(jù)該讀取命令信號(hào)而產(chǎn)生一模擬致能信號(hào)產(chǎn)生復(fù)數(shù)推進(jìn)指標(biāo)，該些推進(jìn)指標(biāo)具有一順位，并依據(jù)該模擬致能信號(hào)而依該順位逐一輸出該些推進(jìn)指標(biāo)；以及提供復(fù)數(shù)與該些推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址，依據(jù)該延遲后的讀取致能信號(hào)及該些推進(jìn)指標(biāo)，逐一將該些資料存入相對(duì)的該些儲(chǔ)存位址中。
藉此，本發(fā)明利用由控制電路端自行產(chǎn)生的模擬讀取致能信號(hào)，而降低推進(jìn)指標(biāo)產(chǎn)生器因雜訊而發(fā)生錯(cuò)誤的幾率，消除了傳統(tǒng)電路中的缺點(diǎn)。
13a、13b——延遲電路；14a、14b——推進(jìn)指標(biāo)產(chǎn)生器；15a、15b——資料緩沖器；16——資料匯集輸出器；31——模擬致能信號(hào)產(chǎn)生器；40——讀取視窗信號(hào)產(chǎn)生器；41、45、48——多工選擇器；42、43、44、47——D型正反器；46——T型正反器；49——微調(diào)位移器；50——第一粗調(diào)位移器；51——第二粗調(diào)位移器。
圖3是本發(fā)明一實(shí)施例中，在一倍頻(Double Data Rate)SDRAM的記憶體控制電路內(nèi)，用以接收來自記憶體資料的記憶體資料接收器的電路圖。其中，與圖1相同的元件是使用相同符號(hào)表示。記憶體資料接收器3包括一模擬致能信號(hào)產(chǎn)生器31、一由單端差動(dòng)緩沖器12及延遲電路13b所組成的致能信號(hào)延遲器102、第一及第二推進(jìn)指標(biāo)產(chǎn)生器14a、14b、資料緩沖器15a，15b、及資料匯集輸出器16。其中指標(biāo)推進(jìn)信號(hào)產(chǎn)生器31輸出一模擬致能信號(hào)Emulated DQS至第一及第二推進(jìn)指標(biāo)產(chǎn)生器14a、14b，而致能信號(hào)延遲器102則輸出一延遲后的讀取致能信號(hào)Delayed DQS至第一及第二資料緩沖器15a、15b。
圖3中的電路操作如下控制電路(圖未顯示)發(fā)出一讀取命令信號(hào)至記憶體時(shí)，在一定的時(shí)間后，記憶體會(huì)將欲讀取的資料伴隨一讀取致能信號(hào)READ_DQS回傳至控制電路，此時(shí)位于控制電路中負(fù)責(zé)接收資料的電路3便由致能信號(hào)延遲器102接收讀取致能信號(hào)READ_DQS，同時(shí)模擬致能信號(hào)產(chǎn)生器31則接收由控制電路發(fā)出的讀取命令信號(hào)READ_COM，而分別產(chǎn)生模擬致能信號(hào)Emulated DQS及延遲致能信號(hào)Delayed DQS。此時(shí)推進(jìn)指標(biāo)產(chǎn)生器14a及14b接收到模擬致能信號(hào)Emulated DQS后，分別在其上升邊緣(Rising Edge)及下降邊緣(Falling Edge)出現(xiàn)時(shí)，將其所產(chǎn)生的指標(biāo)PTR 1及PTR2依順位向前推進(jìn)并輸出至資料緩沖器15a及15b。另外，延遲后的致能信號(hào)Delayed DQS則直接輸入至資料緩沖器15a及15b。資料緩沖器15a及15b分別具有與指標(biāo)PTR1及PTR2相對(duì)的資料儲(chǔ)存位址，亦分別在延遲后的致能信號(hào)Delayed DQS出現(xiàn)上升及下降邊緣時(shí)，依據(jù)所接收到的指標(biāo)將資料DATA存入相對(duì)的儲(chǔ)存位址中。由于信號(hào)Delayed DQS的上升與下降邊緣交替出現(xiàn)因此每一筆資料DATA會(huì)依序交替地存入資料緩沖器15a與15b中。最后，存于資料緩沖器15a、15b中的資料會(huì)依序地匯集至資料匯集輸出器16中并輸出。
圖4顯示了本實(shí)施例中模擬致能信號(hào)產(chǎn)生器31的電路圖。模擬致能信號(hào)產(chǎn)生器31包括一第一粗調(diào)位移器50、第二粗調(diào)位移器51、一準(zhǔn)致能信號(hào)產(chǎn)生器52、及一微調(diào)位移器49。
第一粗調(diào)位移器50具有一個(gè)時(shí)脈周期的解析度，可以一個(gè)時(shí)脈周期為單位，產(chǎn)生不同延遲時(shí)間的視窗信號(hào)，其包括了一讀取視窗信號(hào)產(chǎn)生器40、一多工選擇器41及一D型正反器(D Flip-Flop)42。讀取視窗信號(hào)產(chǎn)生器40接收由控制電路一端發(fā)出的讀取命令信號(hào)READ_COM，而產(chǎn)生具有與資料所需讀取時(shí)間長度相同的脈沖的讀取視窗信號(hào)READ_WIN，同時(shí)亦產(chǎn)生以一個(gè)時(shí)脈周期為單位延遲的信號(hào)，而輸出四種均具有與資料讀取時(shí)間相同而有不同延遲時(shí)間的讀取視窗信號(hào)READ_WIN、READ_WIN_D1TREAD_WIN_D2T、READ_WIN_D3T，再經(jīng)由多工選擇器41所接收的選擇信號(hào)DLY_SEL5及DLY_SEL4決定其中一個(gè)信號(hào)輸出至使用一倍時(shí)脈信號(hào)CLK(1X)的正反器42。如此，即可依需要選擇出具有適當(dāng)延遲時(shí)間的讀取視窗信號(hào)。
第二粗調(diào)位移器51則具有1/2倍時(shí)脈周期的解析度，可以將所接收的信號(hào)以1/2倍時(shí)脈周期為單位將信號(hào)延遲，其包括兩個(gè)正反器43、44及一個(gè)多工選擇器45。正反器43、44是接收2倍頻率的時(shí)脈信號(hào)CLK(2X)。經(jīng)由多工選擇器45的選擇信號(hào)DLY_SEL3選擇輸出一信號(hào)WIN。
準(zhǔn)致能信號(hào)產(chǎn)生器5 2接收信號(hào)WIN而產(chǎn)生一準(zhǔn)致能信號(hào)，其包括一T型正反器(T Flip-Flop)46、一D型正反器47及一多工選擇器48。T型正反器46是使用倍頻的時(shí)脈信號(hào)CLK(2X)并在TE端接收信號(hào)WIN、D端接地而在Q端產(chǎn)生一信號(hào)DQS_R。另外，D型正反器47是使用反向的倍頻時(shí)脈信號(hào)，在其D端接收信號(hào)DQS_R并在Q端產(chǎn)生信號(hào)DQS_F。再經(jīng)由多工選擇器48的選擇信號(hào)DLY_SEL2選擇其一輸出為準(zhǔn)致能信號(hào)。其中，準(zhǔn)致能信號(hào)具有持續(xù)時(shí)間小于讀取時(shí)間的脈沖，在此例中準(zhǔn)致能信號(hào)具有兩個(gè)持續(xù)時(shí)間為1/2倍時(shí)脈周期的脈沖微調(diào)位移器49則為一多極的延遲線單元(Multiple Stage DelayLines)，具有更小的延遲時(shí)間單位，如1/16倍時(shí)脈周期，可將準(zhǔn)致能信號(hào)再進(jìn)行更細(xì)微的延遲。之后，微調(diào)位移器49便輸出模擬致能信號(hào)Emulated DQS。上述第一、第二粗調(diào)位移器50、51及微調(diào)位移器49均是為配合控制電路在發(fā)出讀取命令信號(hào)READ_COM后，記憶體回傳讀取致能信號(hào)READ_DQS的時(shí)間而進(jìn)行信號(hào)延遲時(shí)間的調(diào)整。
圖5是本發(fā)明一實(shí)施例中記憶體資料接收器中的信號(hào)時(shí)序圖。其中是以選擇信號(hào)DLY_SEL5 DLY_SEL4 DLY_SEL3 DLY_SEL2分別為0、1、1、1為例。
圖6是本發(fā)明一實(shí)施例中記憶體資料接收方法的流程圖。其中，一控制電路送出一讀取命令信號(hào)至一記憶體，使記憶體回傳多筆資料及一讀取致能信號(hào)。
首先，在步驟61中，接收并延遲記憶體回傳的讀取致能信號(hào)。
接著，在步驟62中，依據(jù)讀取命令信號(hào)而產(chǎn)生一模擬致能信號(hào)。
然后，在步驟63中，產(chǎn)生具有順位的多個(gè)推進(jìn)指標(biāo)，并依據(jù)模擬致能信號(hào)的上升或下降邊緣的出現(xiàn)而依順位逐一輸出推進(jìn)指標(biāo)。
最后，在步驟64中，提供與推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址，在延遲后的讀取致能信號(hào)的上升或下降邊緣出現(xiàn)時(shí)，逐一將資料存入與推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址中。
綜合上述，由于本發(fā)明利用資料接收器所在的記憶體控制電路端所產(chǎn)生的讀取命令信號(hào)產(chǎn)生模擬的讀取致能信號(hào)，來取代由記憶體端回傳的讀取致能信號(hào)，以做為推進(jìn)指標(biāo)的依據(jù)，因此推進(jìn)指標(biāo)產(chǎn)生器較不易受雜訊的影響而產(chǎn)生錯(cuò)誤的指標(biāo)，所讀取的資料便可存入緩沖器中正確的儲(chǔ)存位址，避免了傳統(tǒng)電路中的缺點(diǎn)。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種記憶體資料接收器，位于一控制電路中，該控制電路送出一讀取命令信號(hào)至一記憶體，使該記憶體回傳復(fù)數(shù)資料及一讀取致能信號(hào)，該記憶體資料接收器包括一信號(hào)延遲器，接收并延遲該讀取致能信號(hào)；一模擬致能信號(hào)產(chǎn)生器，接收該讀取命令信號(hào)而產(chǎn)生一模擬致能信號(hào)；一推進(jìn)指標(biāo)產(chǎn)生器，產(chǎn)生復(fù)數(shù)推進(jìn)指標(biāo)，該些推進(jìn)指標(biāo)具有一順位，該推進(jìn)指標(biāo)產(chǎn)生器依據(jù)該模擬致能信號(hào)而依該順位逐一輸出該些推進(jìn)指標(biāo)以及一資料緩沖器，具有復(fù)數(shù)與該些推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址，依據(jù)該延遲后的讀取致能信號(hào)及該些推進(jìn)指標(biāo)，逐一將該些資料存入相對(duì)的該些儲(chǔ)存位址中。
2.如權(quán)利要求1所述的記憶體資料接收器，其中該推進(jìn)指標(biāo)產(chǎn)生器包括一第一及第二推進(jìn)指標(biāo)產(chǎn)生器分別產(chǎn)生復(fù)數(shù)具有一順位的第一及第二推進(jìn)指標(biāo)，該資料緩沖器包括一第一及第二資料緩沖器分別具有復(fù)數(shù)與該些第一及第二推進(jìn)指標(biāo)相對(duì)的第一及第二儲(chǔ)存位址，該模擬致能信號(hào)具有復(fù)數(shù)上升與下降邊緣，該第一及第二推進(jìn)指標(biāo)產(chǎn)生器分別在該模擬致能信號(hào)的該些上升及下降邊緣出現(xiàn)時(shí)，依該順位逐一輸出該些第一及第二推進(jìn)指標(biāo)，而該第一及第二資料緩沖器依據(jù)該延遲后的讀取致能信號(hào)及該些第一及第二推進(jìn)指標(biāo)，逐一將該些資料交替存入該第一及第二資料緩沖器中相對(duì)的該些第一及第二儲(chǔ)存位址中。
3.如權(quán)利要求2所述的記憶體資料接收器，其中更包括一資料匯集輸出器，匯集儲(chǔ)存于該第一及第二資料緩沖器中的該些資料并輸出。
4.如權(quán)利要求1所述的記憶體資料接收器，其中該模擬致能信號(hào)產(chǎn)生器包括一讀取視窗信號(hào)產(chǎn)生器，接收該讀取命令信號(hào)而產(chǎn)生一讀取視窗信號(hào)，該讀取視窗信號(hào)具有一第一脈沖，該第一脈沖的一持續(xù)時(shí)間與該些資料的一讀取時(shí)間相同；一粗調(diào)位移器，配合該讀取致能信號(hào)的回傳時(shí)間而延遲該讀取視窗信號(hào)；一準(zhǔn)致能信號(hào)產(chǎn)生器，接收該延遲后的讀取視窗信號(hào)而產(chǎn)生一準(zhǔn)致能信號(hào)，該準(zhǔn)致能信號(hào)具有一第二脈沖，該第二脈沖的一持續(xù)時(shí)間小于該讀取時(shí)間；以及一微調(diào)位移器，配合該讀取致能信號(hào)的回傳時(shí)間延遲該準(zhǔn)致能信號(hào)而產(chǎn)生該模擬致能信號(hào)。
5.如權(quán)利要求4所述的記憶體資料接收器，其中該粗調(diào)位移器包括一第一位移器，以一倍該時(shí)脈周期為單位延遲該讀取視窗信號(hào)；以及一第二位移器，以二分之一倍該時(shí)脈周期為單位延遲該讀取視窗信號(hào)。
6.一種記憶體資料接收方法，適用于一控制電路中，該控制電路送出一讀取命令信號(hào)至一記憶體，使該記憶體回傳復(fù)數(shù)資料及一讀取致能信號(hào)，該記憶體資料接收方法包括以下步驟接收并延遲該讀取致能信號(hào)；依據(jù)該讀取命令信號(hào)而產(chǎn)生一模擬致能信號(hào)；產(chǎn)生復(fù)數(shù)推進(jìn)指標(biāo)，該些推進(jìn)指標(biāo)具有一順位，并依據(jù)該模擬致能信號(hào)而依該順位逐一輸出該些推進(jìn)指標(biāo)；以及提供復(fù)數(shù)與該些推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址，依據(jù)該延遲后的讀取致能信號(hào)及該些推進(jìn)指標(biāo)，逐一將該些資料存入相對(duì)的該些儲(chǔ)存位址中。
全文摘要
本發(fā)明提供一種記憶體資料接收器，位于一控制電路中，該控制電路送出一讀取命令信號(hào)至一記憶體，使該記憶體回傳資料及一讀取致能信號(hào)。記憶體資料接收器包括一信號(hào)延遲器、一模擬致能信號(hào)產(chǎn)生器、一推進(jìn)指標(biāo)產(chǎn)生器以及一資料緩沖器。其中，信號(hào)延遲器接收并延遲讀取致能信號(hào)。模擬致能信號(hào)產(chǎn)生器接收讀取命令信號(hào)而產(chǎn)生一模擬致能信號(hào)。推進(jìn)指標(biāo)產(chǎn)生器產(chǎn)生多個(gè)推進(jìn)指標(biāo)，推進(jìn)指標(biāo)具有一順位，依據(jù)模擬致能信號(hào)而依順位逐一輸出推進(jìn)指標(biāo)。資料緩沖器具有多個(gè)與推進(jìn)指標(biāo)相對(duì)的儲(chǔ)存位址，依據(jù)延遲后的讀取致能信號(hào)及推進(jìn)指標(biāo)，逐一將資料存入相對(duì)的儲(chǔ)存位址中。
文檔編號(hào)G06F12/12GK1441355SQ0210519
公開日2003年9月10日 申請(qǐng)日期2002年2月26日 優(yōu)先權(quán)日2002年2月26日
發(fā)明者溫志強(qiáng), 李明憲, 陳燦輝 申請(qǐng)人:矽統(tǒng)科技股份有限公司