專利名稱：區(qū)塊掃描式顯示器及相關裝置的制作方法
技術領域：
本發(fā)明提供一種顯示器及相關裝置，尤指一種將顯示區(qū)域劃分為多個區(qū)塊，并以區(qū)塊為單位進行掃描顯像的顯示器及相關裝置。
背景技術：
顯示器可說是電腦系統(tǒng)最重要的人機界面之一。顯示器能將電腦系統(tǒng)重要的消息、數(shù)據(jù)與數(shù)據(jù)以圖形畫面顯示給用戶；而顯示器也能做為圖形用戶界面(GUI，Graphic User Interface)；讓用戶能簡單直覺地操控電腦系統(tǒng)。隨著信息社會的發(fā)展，越來越多的信息要以視覺方式來呈現(xiàn)，像是電腦輔助設計(CAD，Computer Aided Design)、與遠端網(wǎng)絡進行圖像通訊、展現(xiàn)電腦數(shù)據(jù)模擬結果、或是電腦系統(tǒng)要與用戶進行視覺實時互動(real-time interaction)，都需要性能更好的顯示器；因此顯示器及電腦系統(tǒng)中的相關配合裝置(像是顯示卡)，都是現(xiàn)代信息業(yè)界研發(fā)的重點。
請參考圖1。圖1為一熟知顯示器20用于一電腦系統(tǒng)10的功能方塊圖。電腦系統(tǒng)10中設有中央處理器12、北橋電路14A、南橋電路14B、外圍裝置14C及顯示卡16。顯示器20則以一主顯示區(qū)22來顯示圖形畫面。中央處理器12用來控制電腦系統(tǒng)10的運作；北橋電路14A用來控制中央處理器12與顯示卡16之間的信息傳輸，南橋電路14B則用來控制中央處理器12透過北橋電路14A與外圍裝置14C的信息傳輸。外圍裝置14C可以包括輸入裝置(如鍵盤、鼠標)及儲存裝置(如光盤機、硬盤)等。而透過顯示卡16，中央處理器12則能將數(shù)據(jù)資料以圖形方式顯示于顯示器20。而顯示卡16中則設有一處理電路18A及一存儲器18B(可以是隨機存取存儲器)。當然，現(xiàn)在有些北橋電路14A已將處理電路18A整合為一，處理電路18A所使用的存儲器18B就是電腦系統(tǒng)10主機板上的系統(tǒng)存儲器。
在顯示器20中，主顯示區(qū)22設有多行及多列呈矩陣排列的顯像單元A；以及用來控制這些顯像單元A的控制器24。如圖1所示，由左至右排列(也就是沿箭頭25的方向)的多個顯像單元A可劃分為一行，圖1最上方的一行可標示為行Rp(0)，次一行則標示為行Rp(1)，以此類推；若主顯示區(qū)22中設有M行，則圖1中最下方的一行則可標示為列Rp(M-1)。當主顯示區(qū)22要顯示一圖形畫面時，各顯像單元A就能依據(jù)一對應的像素數(shù)據(jù)來顯示該圖形畫面的一部分(也就是該圖形畫面的一個像素)；綜合各顯像單元所顯示的，就能在主顯示區(qū)22中組合出完整的圖形畫面。為了要控制主顯示區(qū)22顯示的內容，存儲器18B中設有多個存儲單元D，每一個存儲單元D對應于一個顯像單元A，各存儲單元D用來儲存一筆像素數(shù)據(jù)。當電腦系統(tǒng)10要以主顯示區(qū)22顯示一圖形畫面時，會先將對應于該圖形畫面的數(shù)據(jù)暫存于存儲器18B中，處理電路18A會進一步依照中央處理器12的控制讀取存儲器18B中的數(shù)據(jù)，并進行圖像處理以解算出對應的像素數(shù)據(jù)，再將各像素數(shù)據(jù)回寫至存儲器18B的各個存儲單元D中。這些組成該圖形畫面的多筆像素數(shù)據(jù)會再透過處理電路18A，依序將這些像素數(shù)據(jù)一筆一筆地傳輸至控制器24。在熟知的顯示器20中，控制器24在接收到序列的像素數(shù)據(jù)后，會依據(jù)這些像素數(shù)據(jù)逐列控制各個顯像單元，以便在主顯示區(qū)22中將該圖形畫面顯示出來。
為進一步說明熟知顯示器20中控制器24控制各顯像單元D的情形，請繼續(xù)參考圖2A(并同時參考圖1)。圖2A為熟知顯示器20中顯像單元控制順序的示意圖。為了清楚標示控制器24控制各顯像單元顯像的順序，各顯像單元A另以括號內數(shù)字足標表示順序。就如圖2A中所示，當控制器24要依據(jù)一筆一筆的像素數(shù)據(jù)控制各顯像單元A顯像時，會依據(jù)第一筆數(shù)據(jù)控制顯像單元A(0)顯像、再依據(jù)次一筆數(shù)據(jù)控制顯像單元A(1)顯像，依此類推。設若主顯示區(qū)22中設有N列顯像單元，則控制器24會先根據(jù)N筆像素數(shù)據(jù)依序控制顯像單元A(0)、A(1)等等顯像單元，直到行Rp(0)的所有N個顯像單元(直到顯像單元A(N-2)、A(N-1))都依序顯像。接下來控制器2 4會根據(jù)后續(xù)的N筆像素數(shù)據(jù)控制次一行(也就是行Rp(1))的N個顯像單元顯像(依照順序，也就是顯像單元A(N)、A(N+1)直到顯像單元A(2N-2)、A(2N-1))?？刂破?4逐行逐行地控制各行中的每個顯像單元顯像，直到行Rp(M-2)的顯像單元A((M-2)*N)至顯像單元A(M-1)*N-1)、以及最后一行由左至右的顯像單元A(M-1)*N)至顯像單元A(M*N-2)、A(M*N-1)，完成對主顯示區(qū)22中所有M*N個顯像單元的顯像控制。根據(jù)上述這種由左至右、逐行控制的方式，控制器24就能根據(jù)一筆一筆的像素數(shù)據(jù)控制對應的顯像單元顯像。
如前所述，顯示卡16中的處理電路18A除了將像素數(shù)據(jù)依序傳輸至控制器24，也會分擔中央處理器12的工作，先進行圖像處理以產生各顯像單元的像素數(shù)據(jù)。以圖像處理的觀點來說，主顯示區(qū)22中相鄰顯像單元的像素數(shù)據(jù)彼此也會有較為密切的連帶關系，可大略視為一個整體。也就是說，在一般情形下，在一圖形畫面中，相鄰顯像單元顯示出來的顏色、亮度也會相差不多。舉例來說，在電腦模擬圖像(CG，Computer Graphics)的領域中，反鋸齒化(anti-alias)就是將圖形畫面中對比強烈的邊界適當?shù)靥砑宇伾?、亮相相近的漸層，以便使圖形畫面看起來更為悅目。因為相鄰顯像單元的像素數(shù)據(jù)在圖像處理時連帶關系較為密切，以相鄰顯像單元形成一區(qū)塊來做為圖像處理的基本單位，可以使圖像處理更有效率地進行。請參考圖2B(并同時參考圖1及圖2A)。圖2B為相鄰顯像單元形成一圖像處理基本區(qū)塊的示意圖；如同圖2A一般，圖2B中各顯像單元A是以括號中的數(shù)字足標來代表各顯像單元受控顯像的順序。假設以Mt行、Nt列的多個相鄰顯像單元來形成一區(qū)塊(Mt、Nt分別小于主顯示區(qū)22的總行數(shù)M及總列數(shù)N)，則主顯示區(qū)22區(qū)塊劃分后的情形就如圖2B所示。其中第一個區(qū)塊可標示為區(qū)塊Tp(0)，由行Rp(0)至Rp(M-1)每行的前Nt個顯像單元形成(所以總共有Mt*Nt個顯像單元)。同理，第二個區(qū)塊(標示為Tp(1))，則由行Rp(0)至Rp(Mt-1)的次Nt個顯像單元形成，其中包括行Rp(0)的顯像單元A(Nt)至A(2Nt-1)等等，直到行Rp(Mt-1)的顯像單元A((Mt-1)*N+Nt)至顯像單元A((Mt-1)*N+2Nt-1))。最后，M行N列的主顯示區(qū)22應該能劃分出(M*N)/(Mt*Nt)個區(qū)塊，最后一個區(qū)塊(也就是標示為Tp((M*N)/(Mt*Nt)-1)的區(qū)塊)，是由行Rp(M-Mt)至Rp(M-1)，各行最后Nt個顯像單元形成，其中包括有行Rp(M-Mt)的顯像單元A((M-Mt+1)*N-Nt)至A((M-Mt+1)*N-1)，以及行Rp(M-1)的顯像單元A(M*N-Nt)至A(M*N-1)。
如同前面所討論過的，電腦系統(tǒng)10中的處理電路18A會存取存儲器18B中的像素數(shù)據(jù)以進行圖像處理，再讀取存儲器18B中各像素的數(shù)據(jù)，一筆一筆傳輸至控制器24，使控制器24能依照圖2A中的順序來使各顯像單元顯像。由于存儲器18B中各存儲單元用來儲存一對應顯像單元的像素數(shù)據(jù)，各存儲單元的配置(allocation)也會影響處理電路18A對存儲器18B各像素數(shù)據(jù)的存取效率。請參考圖3A(并一并參考圖2A)。圖3A為存儲器18B在一線性地址(linear address)模式下，各存儲單元D配置情形的示意圖。為了標示出各存儲單元對應的顯像單元，圖3A中各存儲單元D也以括號中的數(shù)字足標來代表該存儲單元對應的顯像單元的數(shù)字足標(也就是圖2A中各顯像單元的數(shù)字足標)；換句話說，存儲單元D(m)中儲存的就是顯像單元A(m)的像素數(shù)據(jù)。如圖3A所示，存儲器18B的線性地址模式，就是將同一行顯像單元的N筆像素數(shù)據(jù)儲存于鄰近的存儲單元；舉例來說，行Rp(0)的N個顯像單元A(0)至A(N-1)，對應的N筆像素數(shù)據(jù)就儲存于存儲器18B中連續(xù)的N個存儲單元D(0)至D(N-1)中。接下來，行Rp(1)的N個顯像單元A(N)至A(2N-1)，對應的N筆數(shù)據(jù)就儲存于存儲器18B中的次N個存儲單元中(也就是存儲單元D(N)至D(2N-1))。最后，行Rp(M-1)的N個顯像單元，則依據(jù)存儲單元D((M-1)*N)至存儲單元D(M*N-1)的N筆像素數(shù)據(jù)來顯像。以圖3A中的線性地址模式，當顯示卡16中的處理電路18A要將像素數(shù)據(jù)傳輸至控制器24時，由于控制器24也是以顯像單元A(0)、A(1)的順序來使各顯像單元顯像，處理電路18A就能直接由存儲器18B的存儲單元D(0)開始連續(xù)地傳輸，將存儲單元D(0)、D(1)等等存儲單元的像素數(shù)據(jù)逐筆傳輸至控制器24，配合控制器24來使圖形畫面得以顯示于主顯示區(qū)22。
雖然圖3A中存儲器18B線性地址模式能夠方便地將直接各像素數(shù)據(jù)逐筆傳輸至顯示器20的控制器24，但是當處理電路18A要進行圖像處理時，對存儲器18B存取的效率就會變差。請參考圖3B(并同時參考圖2B)。圖3B為線性地址模式下，存儲器18B于圖像處理時被存取情形的示意圖。如圖2B及相關說明討論過的，處理電路18A依照區(qū)塊為單位來進行圖像處理較為方便。但是當處理電路18A要存取一個區(qū)塊的相關像素數(shù)據(jù)進行圖像處理時，因為各區(qū)塊中包含有分布于各行的顯像單元，故處理電路18A要進行不連續(xù)的存取，才能順利取得一區(qū)塊中所有的像素數(shù)據(jù)。如圖3B所示，當處理電路18A要存取區(qū)塊Tp(0)中各顯像單元的像素數(shù)據(jù)時，必須先在頭N個存儲單元中存取Nt個像素數(shù)據(jù)，接下來必須跨至后續(xù)的N個存儲單元中再存取Nt個像素數(shù)據(jù)，以此類推，最后在儲存行Rp(Mt-1)像素數(shù)據(jù)的N個存儲單元中，取得區(qū)塊Tp(0)中最后一行的Nt個像素數(shù)據(jù)。在現(xiàn)行的存儲器存取技術下，不連續(xù)地存取存儲器涉及存儲器的離頁(off page)操作，每進行一次離頁都要花費額外的時間；因此，線性地址模式雖然能以連續(xù)存取的方式來將像素數(shù)據(jù)傳輸至控制器24(如圖3A及相關說明)，但在區(qū)塊圖像處理時，卻會因為不連續(xù)存取導致存取、處理的效率降低。
相對于圖3A、3B中的線性地址模式，還有另一種存儲器配置的方法，稱為區(qū)塊模式。請參考圖4A、4B(以及圖3B)。圖4A、4B分別為區(qū)塊模式配置下進行圖像處理存取以及像素數(shù)據(jù)傳輸?shù)氖疽鈭D；圖4A、4B沿用圖3A、3B的標記方式，以存儲單元D(m)來儲存顯像單元A(m)的像素數(shù)據(jù)。在區(qū)塊模式配置下，在同一區(qū)塊中的各顯像單元，其對應的像素數(shù)據(jù)會存在存儲器18B連續(xù)相鄰的存儲單元中。如圖4A所示，區(qū)塊Tp(0)中的顯像單元(包括行Rp(0)的顯像單元A(0)、A(1)至A(Nt-1)、行Rp(1)的顯像單元A(N)、A(N+1)至A(N+Nt-1)等等，至行Rp(Mt-1)的顯像單元A(Mt-1)*N)到A((Mt-1)*N+Nt-1)的Mt*Nt個顯像單元)所對應的Mt*NT筆顯像數(shù)據(jù)，會儲存于存儲器18B中連續(xù)相鄰的Mt*Nt個存儲單元中。同理，區(qū)塊Tp(1)對應的Mt*Nt筆像素數(shù)據(jù)，包括有對應于行Rp(0)的顯像單元A(Nt)至A(2Nt-1)，到行Rp(Mt-1)的顯像單元A((Mt-1)*N+Nt)至A((Mt-1)*N+2N-1)，也會儲存于后續(xù)連續(xù)相鄰的Mt*Nt個存儲單元中。最后，區(qū)塊Tp(M*N/(Mt*Nt)-1)的Mt*Nt筆像素數(shù)據(jù)，則儲存于M*N個連續(xù)存儲單元的最后Mt*Nt個存儲單元中。
就如圖4A所示，在區(qū)塊模式的存儲器配置下，當處理電路18A要存取各區(qū)塊的像素數(shù)據(jù)做圖像處理時，就可進行連續(xù)存取，不必像圖3的線性地址模式，須要不連續(xù)地跨越不相干的存儲單元才能完整讀取到一個區(qū)塊的所有像素數(shù)據(jù)。然而，如圖4B所示，當處理電路18A要將各像素數(shù)據(jù)逐筆傳輸至控制器24以顯示出圖形畫面時，因為控制器24是以圖2A中逐列的方式來依序使各顯像單元顯像，所以處理電路18A也要按照同樣的順序來讀取存儲器18B中的像素數(shù)據(jù)，再依序傳輸至控制器24。舉例來說，當處理電路18A要將行Rp(0)的N筆像素數(shù)據(jù)傳輸至控制電路24時，就必須由頭Mt*Nt個存儲單元中讀取區(qū)塊Tp(0)中屬于行Rp(0)的Nt筆的像素數(shù)據(jù)，再跨越至后續(xù)的Mt*Nt個存儲單元中，讀取區(qū)塊Tp(1)另外Nt筆屬于行Rp(0)的像素數(shù)據(jù)，依此類推，最后至儲存區(qū)塊Tp(N/Nt-1)的Mt*Nt個存儲單元中，讀取行Rp(0)的最后Nt筆像素數(shù)據(jù)。用以上的方式，處理電路24才能完整收集行Rp(0)的所有像素數(shù)據(jù)，并依序傳輸至控制器24，讓控制器24能依序讓行Rp(0)的顯像單元顯像。
綜合以上討論何知，在圖3A、3B的線性地址模式中，處理電路24能連續(xù)地讀取存儲器18B來將像素數(shù)據(jù)逐筆依序傳輸至控制器24；但在圖像處理時，必須要不連續(xù)地存取像素數(shù)據(jù)，才能進行圖像處理。相對地，在圖4A、4B的區(qū)塊模式下，處理電路24能連續(xù)地讀取像素數(shù)據(jù)，方便圖像處理；但要將像素數(shù)據(jù)傳輸至控制器24時，又因為要配合控制器24控制顯像單元的順序，而要進行不連續(xù)的存取，影響效率。以實際地例子來說明上述事實，以現(xiàn)在一般的顯示器來說，主顯示區(qū)域設有768*1024個顯像單元(即M＝768、N＝1024)，在真彩(true color)顯示下，每個顯像單元具有32位元(bit)的像素數(shù)據(jù)。而一般的64位元存儲器中，以10條地址線劃分為一分頁(page)，故每一分頁設有2048個存儲單元，各存儲單元能儲存一筆像素數(shù)據(jù)。如前所述，若要進行不連續(xù)讀取而跨越分頁，就會因離頁(offpage)而降低存取效率。這是因為存儲器在離頁存取時，還要額外耗費時間進行預充電(pre-charge)及驅動(active)等操作才能定址存取。另一方面，一般來說，圖像處理的區(qū)塊由32*32個顯像單元形成(即Mt＝Nt＝32)。因為存儲器的一個分頁中具有2048個存儲單元，故在線性地址模式下，一分頁可儲存兩行(每行1024個顯像單元，需要1024個對應的存儲單元)對應的2048筆像素數(shù)據(jù)；在區(qū)塊模式下，一分頁也可儲存兩區(qū)塊(每區(qū)塊有32*32個顯像單元，需要1024個存儲單元)對應的2048筆像素數(shù)據(jù)。
在線性地址模式下，當處理電路18A要存取各區(qū)塊對應的像素數(shù)據(jù)時，每存取一區(qū)塊的32*32筆像素數(shù)據(jù)時，處理電路18A要存取分散于32行的像素數(shù)據(jù)；而因為一分頁中儲存有兩行的像素數(shù)據(jù)，故收集一區(qū)塊的像素數(shù)據(jù)要進行16次離頁(請參考圖3B)。因為主顯示區(qū)域中有24*32個區(qū)塊，故要存取主顯示區(qū)域中的所有區(qū)塊作圖像處理，需要進行16*24*32(＝12288)次離頁。當處理電路18A要讀取存儲器18B的數(shù)據(jù)并依序傳輸至控制器24時，因為一分頁有兩行顯像單元的像素數(shù)據(jù)，主顯示區(qū)域中有768行，故需進行768/2(＝384)次離頁，如圖3A所示。
在區(qū)塊模式下，當處理電路18A要存取各區(qū)塊對應的像素數(shù)據(jù)時，因為一分頁中有兩區(qū)塊顯像單元的像素數(shù)據(jù)，主顯示區(qū)域中有24*32個區(qū)塊，故需進行(24*32)/2(＝384)次離頁，如圖4所示。而如圖4B所示，當處理電路18A要依序將每行的像素數(shù)據(jù)傳輸至控制器24時，處理電路18A要跨越32個區(qū)塊才能完整收集到一行顯像單元的1024筆像素數(shù)據(jù)，每一分頁有兩個區(qū)塊的像素數(shù)據(jù)，而主顯示區(qū)域中有768行，故需要768*(32/2)(＝12288)次離頁。
由上述數(shù)據(jù)可知，在熟知技術的顯示器20中，控制器24只能接受逐行依序傳輸?shù)南袼財?shù)據(jù)，才能正確控制各顯像單元顯示出圖形畫面(如圖2A所示)；但是在圖像處理時，又以區(qū)塊為單位較為便利(如圖2B所示)。由于控制器24逐行掃描以控制顯像的控制模式與圖像處理的區(qū)塊模式不相同，故不論是方便圖像處理的區(qū)塊模式，或是方便像素數(shù)據(jù)傳輸?shù)木€性地址模式，都難以避免存儲器存取時的高離頁次數(shù)。
另外，顯示器還要以一定的頻率定時更新(refresh)畫面(譬如說是每秒進行60次)，每次更新畫面都要重新處理、傳輸主顯示區(qū)域中所有顯像單元的像素數(shù)據(jù)。當存儲器存取時需要離頁的次數(shù)越多，顯示卡16的運作負擔也會隨之增加，耗費的功率或是產生的廢熱也會隨之增加，使得顯示卡16的集積度無法提高，多余的廢熱要另設導熱裝置散熱而增加成本，也會因溫度提高而影響電路正常運作。若要滿足顯示卡16的高運算需求，就要使顯示卡16的電路設計更加復雜，耗費更多設計、生產的成本。

發(fā)明內容
因此，本發(fā)明的主要目的，在于提供一種以區(qū)塊為單位來進行顯像控制的顯示器，以克服熟知技術的缺點。
在熟知的顯示器中，都是以主顯示區(qū)域中的“行”為單位，逐行控制顯像單元顯像，故也稱為掃描式的操控方式。然而，在圖像處理時，跨過數(shù)行而形成的區(qū)塊具有相關的顏色、亮度，以區(qū)塊為單位進行圖像處理較有效率。因為這兩種模式不相同，導致熟知顯示器須耗用電腦系統(tǒng)更多的運算資源。
在本發(fā)明中，則改以區(qū)塊為單位進行顯像單元的控制，因此顯像控制及圖像處理都能以相同模式來進行，能大幅減少電腦系統(tǒng)的資源消耗，在不損顯像品質的情形下，減少電腦系統(tǒng)、顯示器設計、生產的成本。


圖1為一熟知顯示器用于一電腦系統(tǒng)的示意圖。
圖2A為圖1中顯示器控制顯像單元顯像的順序示意圖。
圖2B為圖像處理時區(qū)塊劃分的示意圖。
圖3A、3B分別為線性地址模式下進行像素數(shù)據(jù)傳輸及圖像處理時，對存儲器存取順序的示意圖。
圖4A、4B分別為線性地址模式下進行圖像處理及像素數(shù)據(jù)傳輸時，對存儲器存取順序的示意圖。
圖5為本發(fā)明顯示器用于一電腦系統(tǒng)的示意圖。
圖6為圖5中顯示器顯像控制的順序示意圖。
圖7為圖5中存儲器配置的示意圖。
具體實施例方式
請參考圖5。圖5為本發(fā)明中的顯示器40用于一電腦系統(tǒng)30的功能方塊圖。電腦系統(tǒng)30中設有中央處理器32、北橋電路34A、南橋電路34B、外圍裝置34C以及顯示卡36。中央處理器32控制電腦系統(tǒng)30的操作，北橋電路34A用來管理中央處理器32與顯示卡36間的數(shù)據(jù)傳輸；南橋電路34B則管理中央處理器32透過北橋電路34A與外圍裝置34C的數(shù)據(jù)傳輸。外圍裝置34C可以包括硬盤、光盤機等儲存裝置，以及鍵盤，鼠標等輸入裝置。透過顯示卡36，中央處理器32能將電腦系統(tǒng)30運作產生的圖形畫面顯示于顯示器40上。而顯示卡36中則設有處理電路38A及存儲器3B(可以是隨機存取存儲器)。中央處理器32、北橋電路34A、南橋電路34B及顯示卡36可以設置于同一主機板上；在某些電腦系統(tǒng)中，顯示卡36中的處理電路38A已經(jīng)整合入北橋電路34A中，而存儲器38B則使用電腦系統(tǒng)的系統(tǒng)存儲器。在顯示器40中，則以多個矩陣排列的顯像單元B形成一主顯示區(qū)42，每一顯示單元B能依據(jù)一對應的像素數(shù)據(jù)顯像；集合各顯像單元B所顯示的，就能在主顯示區(qū)42中呈現(xiàn)一完整的圖形畫面。存儲器38B中則設有多個存儲單元P，各存儲單元P用來儲存一筆像素數(shù)據(jù)，而處理電路38A則能將各存儲單元P儲存的像素數(shù)據(jù)逐一傳輸至控制器48?？刂破?8接收處理電路38A傳來的各筆像素數(shù)據(jù)后，就能以一定的順序控制主顯示區(qū)42中的各顯像單元B顯像。
本發(fā)明重要的技術特征之一，就是控制器48是以區(qū)塊為單位來進行顯像控制。如圖5所示，主顯示區(qū)42中劃分出數(shù)個較小的區(qū)塊(其中三個區(qū)塊分別標示為T(0)、T(1)及T(2))，各區(qū)塊仍由多個矩陣排列的相鄰顯像單元形成，各區(qū)塊顯像單元的行數(shù)及列數(shù)分別小于主顯示區(qū)顯像單元的行數(shù)及列數(shù)(圖5的示意例以5*5個顯像單元形成一區(qū)塊)。在本發(fā)明中，各區(qū)塊做為一子顯示區(qū)，控制器48會先依序控制一子顯示區(qū)中的所有顯像單元顯像，再控制次一子顯像單元的顯像單元顯像。以圖5中的示意例來說，控制器48會先控制區(qū)塊T(0)中屬于行R(0)的五個顯像單元顯像(如箭頭45所示意的順序)，再控制屬于行R(1)的五個顯像單元顯像，以此類推；控制區(qū)塊T(0)中的所有5*5個顯像單元顯像后，控制器48會繼續(xù)控制區(qū)塊T(1)中的5*5個顯像單元顯像，接著再控制區(qū)塊T(2)中的5*5個顯像單元顯像。以此類推，控制器48就能以區(qū)塊為單位，來控制主顯示區(qū)42中的所有顯像單元顯像。
請參考圖6；圖6為本發(fā)明顯示器40控制各顯像單元顯像的順序示意圖。在更為一般的情形下，假設主顯示區(qū)42中有M行N列的顯像單元，一子顯示區(qū)(也就是一區(qū)塊)中則有Mt行Nt列的顯像單元(其中Mt小于M、Nt小于N)。為了清楚標示出控制器48控制各顯像單元顯像的順序，圖6中以括號中的數(shù)字足標來代表各顯示單元受控顯像的順序。如圖6中所示，控制器48會先控制區(qū)塊T(0)中的顯像單元B(0)、B(1)至B(Nt-1)的Nt個顯像單元顯像，再控制區(qū)塊T(0)中第二行的顯像單元B(Nt)至B(2Nt-1)顯像，依此類推，直到區(qū)塊T(0)中的顯像單元B((Mt-1)*Nt)至顯像單元B(Mt*Nt-1)。接下來控制器48會控制區(qū)塊T(1)中的顯像單元B(Mt*Nt)至B((Mt+1)*N-1)等等顯像，直到顯像單元B((2Mt-1)*Nt)至B(2Mt*Nt-1)。最后，控制器48會控制區(qū)塊T(M*N/(Mt*Nt)-1)中的顯像單元B(M*N-Mt*Nt)至B(M*N-Mt+Nt-1))顯像，以此類推，直到顯像單元B((M*N-Nt)至B(M*N-1)都顯像完成，主顯示區(qū)42中所有的M*N個顯像單元也就能組合出一個完整的圖形圖像了。
請參考圖7(并一并參考圖6)。圖7為本發(fā)明中，存儲器38B配置情形的示意圖。存儲器38B中有多個存儲單元，各存儲單元對應于一顯像單元，用來儲存該顯像單元對應的像素數(shù)據(jù)。為了標示出各存儲單元對應的顯示單元，圖7中也以括號中的數(shù)字足標來代表各存儲單元對應的顯示單元，其中存儲單元P(m)對應的就是顯像單元B(m)。在本發(fā)明中，對應一區(qū)塊顯像單元的所有像素數(shù)據(jù)，是儲存于存儲器38B相鄰的存儲單元中。如圖7所示，對應區(qū)塊T(0)中Mt*Nt筆像素數(shù)據(jù)，是儲存于存儲器38B中連續(xù)排列的相鄰Mt*Nt個存儲單元中；故頭Nt個存儲單元P(0)至P(Nt-1)儲存的像素數(shù)據(jù)分別對應于顯像單元B(0)至B(Nt-1)；次Nt個存儲單元P(Nt)至P(2Nt-1)則對應于區(qū)塊T(0)中的次Nt個顯像單元，依此類推。區(qū)塊T(1)對應的Mt*Nt筆像素數(shù)據(jù)，則依序儲存于區(qū)塊T(0)對應的像素數(shù)據(jù)之后，如圖7所示。最后一區(qū)塊T(M*N/(Mt*Nt)-1)的Mt*Nt筆像素數(shù)據(jù)，則儲存于M*N個存儲單元的最后Mt*Nt個存儲單元。
如前所述，處理電路38A會存取存儲器38B中的像素數(shù)據(jù)，以進行圖像處理，再依照控制器48控制顯像的順序，將存儲器38B中的像素數(shù)據(jù)依序傳輸至控制器48。在進行圖像處理時，處理電路38A會以區(qū)塊為單位，存取一區(qū)塊中相鄰顯像單元的像素數(shù)據(jù)來便利圖像處理。如圖7所示，本發(fā)明中一區(qū)塊的多筆像素數(shù)據(jù)就儲存于相鄰的存儲單元，故處理電路38A在圖像處理時，就可以連續(xù)存取的方式存取一區(qū)塊中所有的像素數(shù)據(jù)，便利圖像處理的進行。
另一方面，當處理電路38A要將像素數(shù)據(jù)傳輸至控制器48顯像的時候，因為控制器48控制顯像也是以區(qū)塊(即子顯示區(qū))為單位，故處理電路38A也只要連續(xù)地讀取存儲器38B，就能依照控制器48控制顯像的順序，將像素數(shù)據(jù)逐筆傳輸給控制器48。如圖7所示，控制器48會先控制區(qū)塊T(0)中的顯像單元顯像，而處理電路38A只要進行連續(xù)的讀取，就能將區(qū)塊T(0)對應的像素數(shù)據(jù)，依序傳輸至控制器48了。接下來控制器48要控制區(qū)塊T(1)中的顯像單元顯像，處理電路38A進行連續(xù)的讀取，也就能完整取得對應的Mt*Nt筆像素數(shù)據(jù)并依序傳輸至控制器48了。
以前面討論過的實際數(shù)據(jù)來考慮本發(fā)明存儲器存取的情形，主顯示區(qū)42中有768*1024個顯像單元，以32*32個顯像單元做為一區(qū)塊(也就是一子顯示區(qū))，則主顯示區(qū)42中共有24*32個區(qū)塊；存儲器中一分頁有2048個存儲單元。依據(jù)本發(fā)明于圖7的存儲器配置，一分頁可儲存兩個區(qū)塊對應的像素數(shù)據(jù)；當處理電路38A要存取各區(qū)塊的像素數(shù)據(jù)、以區(qū)塊為單位進行圖像處理時，會進行(24*32)/2(＝384)次離頁。當處理電路38A要依照控制器48顯像控制的順序將各像素數(shù)據(jù)依序傳輸至控制器48時，因為控制器48也是以區(qū)塊為單位進行顯像控制，故也只要進行(24*32)/2(＝384)次離頁。請注意，在相同的條件下比較，熟知技術中，線性地址模式配置的存儲器在圖像處理存取及圖像控制時傳輸圖像數(shù)據(jù)，分別要進行12288及384次離頁；區(qū)塊模式配置下的圖像處理存取及顯像控制，則分別要進行384次及12288次離頁。相較之下，本發(fā)明在圖像處理存取及顯像控制時傳輸顯像數(shù)據(jù)，都只要進行384次離頁，可知本發(fā)明的顯示器40能以區(qū)塊顯像控制來大幅減輕電腦系統(tǒng)中處理電路38A的運作負擔。
在熟知技術的顯示器32中，控制器24是以“行”為單位，逐行依序控制各顯像單元顯像；但在圖像處理時，又以“區(qū)塊”為單位進行較為方便，也因此在熟知技術中，不論是線性地址模式配置或是區(qū)塊模式配置的存儲器18B，都需要高離頁次數(shù)才能完成整個圖像處理及顯像控制的流程。相較之下，本發(fā)明中的顯示器40，其控制器48能以“子顯示區(qū)”為單位來依序對各顯像單元進行顯像控制，且圖像處理時也能方便地直接沿用子顯示區(qū)做為“區(qū)塊”，有效率地進行圖像處理。所以，本發(fā)明中的顯示器40能大幅減少存儲器38B的離頁運作，減少顯示卡36的運算需求；一方面可減少功率消耗及散熱需求，一方面也能使顯示卡36設計制造的成本降低。而本發(fā)明的精神可普遍運用于陰極射線管及液晶顯示器。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權利要求所做的均等變化與修飾，皆應屬本發(fā)明專利的涵蓋范圍。
權利要求
1.一種用于一電腦系統(tǒng)的顯示器，其包含有一屏幕，該屏幕設有一主顯示區(qū)，用來顯示一圖形畫面；該主顯示區(qū)中設有排列為多行及多列矩陣的多個顯像單元，每一顯像單元用來依據(jù)一像素數(shù)據(jù)以顯示該圖形畫面的一部分；該主顯示區(qū)中預設的多個顯像單元排列為一矩陣的子顯示區(qū)，該子顯示區(qū)中顯像單元的行數(shù)(numbet of rows)小于該主顯示區(qū)顯像單元的行數(shù)，該子顯示區(qū)中顯介單元的列數(shù)(number ofcolumns)小于該主顯示區(qū)顯像單元的列數(shù)；該電腦系統(tǒng)包含有一存儲器，其具有多個依序排列的第一存儲單元及多個依序排列的第二存儲單元，各第二存儲單元用來儲存該子顯示區(qū)中一顯像單元的像素數(shù)據(jù)；各第一存儲單元用來儲存該主顯示區(qū)中不屬于該子顯示區(qū)的顯像單元的像素數(shù)據(jù)；其中該存儲器于任何兩個第二存儲單元間未設有任何第一存儲單元；以及一處理電路，用來將該存儲器中各存儲單元的像素數(shù)據(jù)依序傳輸出去；其中當該處理電路在傳輸相鄰兩個第二存儲單元的兩筆像素數(shù)據(jù)時，不會在該兩筆第二存儲單元像素數(shù)據(jù)間傳輸?shù)谝淮鎯卧南袼財?shù)據(jù)；而該顯示器另包含有一控制器，電連于該屏幕與該處理電路之間，用來將該處理電路傳來的像素數(shù)據(jù)傳輸至對應的顯像單元；其中該控制器可將該多筆第二存儲單元像素數(shù)據(jù)傳輸至該子顯示區(qū)的顯像單元，以便使該子顯示區(qū)中的多個顯像單元得以顯示出對應的圖形畫面。
2.如權利要求1所述的顯示器，其中該存儲器及該處理電路設置于一顯示卡上。
3.如權利要求1所述的顯示器，其中該處理電路集成在一控制晶片內。
4.如權利要求3所述的顯示器，其中該存儲器是一系統(tǒng)存儲器。
5.如權利要求1所述的顯示器，其中該存儲器及該處理電路設置于一主機板上。
6.如權利要求1所述的顯示器，其為一液晶顯示器(LCD，LiquidCrystal Display)。
7.如權利要求1所述的顯示器，其中該處理電路可依序讀取該存儲器中各存儲單元的像素數(shù)據(jù)進行圖像處理。
8.如權利要求7所述的顯示器，其中當該處理電路在讀取相鄰兩個第二存儲單元的兩筆像素數(shù)據(jù)時，不會在該兩筆第二存儲單元像素數(shù)據(jù)間讀取第一存儲單元的像素數(shù)據(jù)。
9.如權利要求7所述的顯示器，其中該處理電路在進行圖像處理后，可依序將各像素數(shù)據(jù)寫入至該存儲器的存儲單元。
10.如權利要求9所述的顯示器，其中當該處理電路在寫入相鄰兩個第二存儲單元的兩筆像素數(shù)據(jù)時，不會在該兩筆第二存儲單元像素數(shù)據(jù)間寫入第一存儲單元的像素數(shù)據(jù)。
全文摘要
本發(fā)明提供一種顯示器及相關裝置。該顯示器包含有一顯示圖形畫面的主顯示區(qū),其具有多行及多列的顯像單元,各顯像單元用來依據(jù)一對應的像素數(shù)據(jù)來顯示該圖形畫面的一部分。該顯示器主顯示區(qū)中又劃分出多個較小的子顯示區(qū)做為顯示用區(qū)塊(tile),各區(qū)塊亦具有多行及多列的顯像單元;各區(qū)塊顯像單元的行數(shù)及列數(shù)分別小于該主顯示區(qū)的行數(shù)及列數(shù)的顯像單元;而該顯示器接收序列傳輸?shù)南袼財?shù)據(jù)后,可以將相鄰的像素數(shù)據(jù)顯示于一相同的區(qū)塊。
文檔編號G06F3/14GK1381780SQ02122450
公開日2002年11月27日 申請日期2002年6月6日 優(yōu)先權日2002年6月6日
發(fā)明者林景祥 申請人:威盛電子股份有限公司