專利名稱：在集成電路中控制電流要求的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的來說涉及集成電路，具體地說涉及控制集成電路中的電流要求。
背景技術(shù)：
微處理器、微控制器、或者其它任何類型的集成電路或者芯片的電源電壓隨著在它們的功率要求中的改變引起的下沖和過沖而惡化。當(dāng)由集成電路執(zhí)行的不同的指令流具有不同的功率要求時(shí)，功率要求可能發(fā)生變化，并且在一些情況下，這種變化是急劇的，例如在集成電路從睡眠狀態(tài)中激活過來或者進(jìn)入睡眠狀態(tài)時(shí)。這導(dǎo)致了一個(gè)問題如果電源電壓的變化超出了可接受的限制范圍，集成電路將發(fā)生故障。
在電流急劇變化期間的大的電壓變化主要由封裝(package)、壓焊線、片上互連中的寄生電感產(chǎn)生。因此，電源電壓的過沖或者下沖量直接正比于dI/dtL./C,]]>其中L是封裝和片上互連的電感，C是集成電路(或者片上)解偶電容。
解決這種問題的一種方案是增加集成電路解偶電容，使得電壓過沖或下沖量被降低。然而，較大集成電路解偶電容作為一種方案的可行性是有限的，因?yàn)樵诩呻娐穬?nèi)要求大的面積來放置這些解偶電容。同樣，解偶電容的任何增加量的效果被降低，因?yàn)殡娫措妷旱倪^沖和下沖的量正比于解偶電容的增加量的平方根。而且，隨著微處理器、微控制器或者其它集成電路變得更快和電流消耗的增加，電源電壓過沖和下沖的問題更加變得惡化。因此，存在一種需要監(jiān)視和控制電源電壓過沖和下沖，以維持在可接受的限制范圍內(nèi)。


以示例的方式(但不限于附圖的例子)說明了本發(fā)明，其中，相同的參考標(biāo)記代表相似的部件，其中圖1以部分方框圖形式和部分原理形式說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)；圖2說明對(duì)應(yīng)功率管理暫態(tài)的電流和電壓波形；圖3說明對(duì)應(yīng)內(nèi)部流(in-stream)電源暫態(tài)的電流和電壓波形；圖4說明對(duì)應(yīng)周期的電源暫態(tài)的電流和電壓波形；圖5-7說明根據(jù)本發(fā)明的實(shí)施例的電流和電壓波形；和圖8以方框圖形式說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的、圖1的功率消耗電路的一部分。
本領(lǐng)域的普通技術(shù)人員將理解，附圖中的元件被說明來達(dá)到簡(jiǎn)單和清楚的目的，并且沒有必要按比例繪制。例如，在附圖中的一些元件的尺寸可以被相對(duì)其它元件放大，以幫助提高對(duì)本發(fā)明實(shí)施例的理解。
具體實(shí)施例方式正如在此的使用，術(shù)語“總線”被用來指多個(gè)信號(hào)或者多根導(dǎo)線，它們可被用來傳輸一種或多種類型的信息，諸如數(shù)據(jù)、地址、控制或者狀態(tài)。當(dāng)指的是使信號(hào)、狀態(tài)比特、或者類似的裝置分別進(jìn)入它的邏輯真或者邏輯假裝態(tài)時(shí)，使用術(shù)語“維持(assert)”和“取消”(或者“解維持”)。如果邏輯真狀態(tài)是邏輯電平1，則邏輯假狀態(tài)是邏輯電平0。如果邏輯真狀態(tài)是邏輯電平0，則邏輯假狀態(tài)是邏輯電平1。
本發(fā)明的實(shí)施例總的來說涉及監(jiān)視和控制功耗電路(諸如集成電路)的功耗(即，電流要求)，以防止破壞電源電壓下沖、過沖、和振蕩。例如，本發(fā)明的一個(gè)方面涉及一種方法，用于控制集成電路中的電流要求，集成電路具有功耗電路。該方法包括檢測(cè)在電源電壓中是否出現(xiàn)或者預(yù)期到預(yù)期確定的過沖和預(yù)確定的下沖中的至少之一，且如果在電源電壓中檢測(cè)到一個(gè)預(yù)確定的過沖或者預(yù)確定的下沖，控制由功耗電路消耗的電流以確保電源電壓將維持在預(yù)確定的電源電壓電平的預(yù)確定邊界內(nèi)。
本發(fā)明的另一個(gè)方面涉及到一種集成電路，其包括一電容解偶部件，用于當(dāng)電源電壓電平降低時(shí)提供電流，也用于當(dāng)電源電壓電平增加時(shí)消耗電流。集成電路也包括用于消耗功率的功耗電路，和用于控制由功耗電路消耗的至少一個(gè)部分消耗的電流的功耗控制電路，其中功耗電路被耦合到功耗電路。
本發(fā)明的另一個(gè)方面涉及到一種集成電路，包括用于消耗功率的功耗電路，和用于控制由功耗電路的至少一部分消耗的電流的、耦合到功耗電路的功耗控制電路。功耗控制電路包括用于將電源電壓與預(yù)定電壓比較的監(jiān)視電路。集成電路也包括耦合到功耗控制電路的時(shí)鐘調(diào)整電路，時(shí)鐘調(diào)整電路調(diào)整被提供給功耗電路的一部分的時(shí)鐘信號(hào)。
圖1說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)10。圖1是系統(tǒng)10的簡(jiǎn)化的、近似的電路模型。在一個(gè)實(shí)施例中，系統(tǒng)10是電源VLSI系統(tǒng)。因此，系統(tǒng)10可包括不同于圖1中示出的那些部件的其它的或者不同的固有的或者寄生部件。系統(tǒng)10包括耦合到板級(jí)電路4的電源12，板級(jí)電路4耦合到封裝6，封裝6耦合到集成電路8。板級(jí)電路4包括耦合到板解偶部件16的板電源互連12。封裝6包括封裝互連14，集成電路8包括耦合到集成電路電容解耦部件18的集成電路電源互連22和功耗電路20。集成電路解偶部件18和功耗電路20也被耦合到電源12和板解偶部件16。
系統(tǒng)10說明電流從電源12流到功耗電路20。電源12想要提供恒定的電壓。例如，電源12可以是電源調(diào)節(jié)器、電池等。同樣，應(yīng)注意到，電源12可以被包括作為諸如板級(jí)電路4的電路板的一部分，或者可以是如圖1所示的外部電源(例如，在汽車的應(yīng)用中)。電流從電源12流經(jīng)板級(jí)電路4。板級(jí)電路4包括表示電路板電源通路的固有的、寄生電感的板級(jí)電源互連12。同樣，板級(jí)電路4可包括板解偶部件16，在一個(gè)實(shí)施例中(如圖1所示)，板解偶部件16是離散電容部件。該離散電容部件包括固有的電阻和電感，如圖1的板解偶部件16所示。然后，電流從板級(jí)電路4流經(jīng)包括在封裝6中的封裝引線。這些封裝引線也包括如封裝互連電感14示出的固有的、寄生電感。然后，電流在到達(dá)在功耗電路20內(nèi)的設(shè)備之前，流經(jīng)集成電路電源互連22。集成電路電源互連22由在系統(tǒng)10中的電阻和電感模擬(model)。
在流經(jīng)集成電路互連22之后，電流到達(dá)在圖10中表示為可變電阻(即可變負(fù)載)的功耗電路20。例如，功耗電路20可包括工作電路，諸如微處理器核的邏輯門。然而，在可替換的實(shí)施例中，功耗電路20可包括參與集成電路8的操作并且要求電流的任何電路。即，功耗電路20通常不是僅僅提供和接收電流，而是還執(zhí)行一些其它的功能。
與集成電流20并行的是集成電路電容解偶部件18。這些解偶部件18可以各種不同的方式形成。例如，在一個(gè)實(shí)施例中，它們可以是諸如電容的無源元件，或者在另一個(gè)實(shí)施例中，可以是有源元件，諸如配置作為電容元件的MOS晶體管。當(dāng)電源電壓電平降低時(shí)集成電路電容解偶部件18提供可觀的電流給功耗電路20，同樣，當(dāng)電源電壓電平增加時(shí)則消耗電流。因此，集成電路電容解偶部件18的功能是響應(yīng)來自電源12的電源電壓，提供或者消耗電流。(還要注意，除了提供或者消耗電流之外，集成電路電容解偶部件18在系統(tǒng)10中通常不執(zhí)行其它的功能。)可以理解，圖1的系統(tǒng)10只是固有寄生的或者實(shí)際的包括的部件的近似。因此，本領(lǐng)域普通技術(shù)人員可以理解，可以用各種不同的方式來表示耦合到電路板的封裝集成電路。例如，系統(tǒng)10可以利用更加復(fù)雜的或者更加簡(jiǎn)單的表示。
如果板級(jí)解偶部件16提供足夠的電容，板級(jí)解偶部件16將封裝6和板級(jí)功率互連11引起的電感屏蔽開來，使得在節(jié)點(diǎn)24處出現(xiàn)標(biāo)稱恒定電壓。然而，即使可以用足夠大的板級(jí)解偶部件16來屏蔽板級(jí)電路4的電感，在節(jié)點(diǎn)24之后，由封裝互連14引入了寄生電感。因此，電源電壓過沖和下沖直接正比于dI/dtL./C,]]>其中L是封裝6(即，封裝互連14)的和集成電路功率互連22的電感，C是集成電路電容解偶部件18提供的電容，dI/dt指的是功耗電路20要求的電流的變化率。
因此，如上所述，為了降低電源電壓過沖和下沖的幅度，可以降低封裝電感(L)，或者可以增加集成電路解偶電容(C)。然而，如上所述，增加C的值和降低L的值是有限制的。例如，如上所述，為了增加C，在集成電路8內(nèi)要求更多的區(qū)域。同樣，隨著技術(shù)的發(fā)展以及制造出更加復(fù)雜的集成電路，封裝的寄生電感不太可能降低。例如，由于封裝互連14的以及集成電路功率互連22的寄生電感與集成電路和封裝的物理尺寸相關(guān)，存在將L降低到某一電平下的限制。而且，由于L/C是在平方根號(hào)之內(nèi)，增加C或者降低L的效率被減少了(例如，通過增加C和/或降低L得到的降低9變成實(shí)際僅僅降低3)。因此，本發(fā)明的實(shí)施例一些方案，集中于降低dI/dt以降低電源電壓過沖或下沖的量。例如，為了降低dI/dt，可以降低dI，或者可以增加dt，或者進(jìn)行這兩種操作的組合，以幫助控制電源電壓過沖和下沖。因此，如下面的介紹，一種監(jiān)視電源電壓并且控制功耗電路20的電流要求的方法可以有效地降低dI/dt。(同樣要注意，本發(fā)明的實(shí)施例在時(shí)鐘被調(diào)整時(shí)也可以增加有效的解偶電容(C)以降低電流要求。)圖2-4說明各種電流(I)和電壓(Vdd)波形，其中，I指的是功耗電路消耗的電流，Vdd是電源電壓，如從功耗電路20的設(shè)備看到的一樣。注意，電壓波形實(shí)時(shí)地對(duì)應(yīng)電流波形，并且說明隨著功耗電路20的電流消耗的變化Vdd對(duì)電流的響應(yīng)。圖2-4的波形有助于說明導(dǎo)致電源電壓過沖和下沖的示例的電流變化。
圖2說明對(duì)應(yīng)功率管理暫態(tài)的電流和電壓波形。例如，圖2的波形對(duì)應(yīng)從低功率狀態(tài)過渡到滿功率工作的功耗電路20。(注意，盡管圖2中沒有示出，當(dāng)從滿功率工作過渡到低功率狀態(tài)時(shí)，也發(fā)生功率管理暫態(tài)。)因此，在功率管理狀態(tài)期間，功耗電路20以低功率狀態(tài)工作，且電源電壓(Vdd)處于低功率標(biāo)稱電平。功率管理狀態(tài)可指功耗電路20處于斷路狀態(tài)、低功率狀態(tài)(諸如處于睡眠或者小睡眠式)等等。當(dāng)上電、復(fù)位、從睡眠模式醒來或者類似情形時(shí)，在暫態(tài)時(shí)間到滿功率工作期間，電流斜線地上升(ramp up)，滿功率工作影響Vdd電壓電平(至少部分因?yàn)樵诘凸β薁顟B(tài)和滿功率操作之間存在的大的dI)。
例如，當(dāng)在功率管理狀態(tài)期間電流電平位于低功率狀態(tài)電平時(shí)，Vdd位于它的低功率標(biāo)稱Vdd電平。在電流從低功率狀態(tài)到滿功率工作過渡時(shí)的暫態(tài)期間(例如當(dāng)復(fù)位或者上電時(shí))，Vdd下沖到低于低功率標(biāo)稱Vdd電平。然后，在穩(wěn)定于滿功率標(biāo)稱Vdd電平(對(duì)應(yīng)滿功率工作)之前，Vdd繼續(xù)振蕩(下沖或者過沖)。在從滿功率工作到低功率狀態(tài)過渡中發(fā)生相同的情形(未示出)，其中Vdd首先過沖滿功率標(biāo)稱Vdd，然后，再穩(wěn)定于低功率標(biāo)稱Vdd之前，繼續(xù)振蕩或者振鈴。
電源電壓過沖和下沖都能毀壞功耗電路20。例如，下沖可以不利地影響速度路徑，其導(dǎo)致性能損失。下沖也還可以防止功耗電路20保持狀態(tài)，因此毀壞功耗電路20。同樣，過沖可以促使一些路徑執(zhí)行得更快，這可以妨礙為功耗電路20定義的保持時(shí)間，或者可以引入諸如降低晶體管的薄氧化物的可靠性問題。因此，必須對(duì)下沖和過沖的任何電平進(jìn)行控制，以防止破壞功耗電路20，并且確保功耗電路20適當(dāng)工作。
圖3說明了對(duì)應(yīng)內(nèi)部流功率暫態(tài)的電流和電壓波形。例如，當(dāng)執(zhí)行要求消耗更低的功率量的資源的指令時(shí)，功耗電路20處于部分功率工作。然而，在指令流內(nèi)，功耗電路20可以執(zhí)行這樣的大功率指令這些指令要求消耗較大的功率量的資源。在這些大功率指令期間，功耗電路20以大或滿功率工作。在部分功率工作和滿功率工作之間的電流暫態(tài)小于圖2的在低功率狀態(tài)和滿功率工作之間的電流暫態(tài)(因此，導(dǎo)致較低的dI)；然而，在低功率指令流和大功率指令流之間的暫態(tài)時(shí)間更快意味著dt更小。因此，由于Vdd正比于電流相對(duì)時(shí)間的變化率(dI/dt)，短的暫態(tài)時(shí)間對(duì)應(yīng)更小的dt值，其很可能促使Vdd在穩(wěn)定于或者高于滿功率標(biāo)稱Vdd之前以它的部分功率標(biāo)稱VDD電平振蕩(即，振鈴)。同樣，這種振鈴帶來了電源電壓下沖和過沖，這可破壞功耗電路20。
圖4說明對(duì)應(yīng)周期功率暫態(tài)的電流和電壓波形。例如，功耗電量路20可以重復(fù)地執(zhí)行可包括大功率指令和第功率指令的一系列指令。這些指令可導(dǎo)致在以滿功率工作的大功率指令和以部分功率工作的低功率指令之間的反復(fù)的周期圖形的交替變化，從而導(dǎo)致周期的電流消耗波形，如圖4所示。這種周期的圖形可以與系統(tǒng)10的電源網(wǎng)絡(luò)的諧振頻率耦合(match up)，促使Vdd在每一個(gè)循環(huán)周期以不斷增加的速率的過沖和下沖。這將導(dǎo)致在功耗電路20內(nèi)出現(xiàn)巨大的電壓過沖和下沖，如圖4所示。(注意，系統(tǒng)10的電源網(wǎng)絡(luò)指的是由電源12、板級(jí)電源互連、板解偶部件16、封裝互連14、集成電路電容解偶部件18、和集成電路功率互連22形成的電網(wǎng)。在替換實(shí)施例中，除了上面列出的部件之外，電源網(wǎng)絡(luò)可包括更多的或者更少的部件。)在圖2-4中說明的每一個(gè)問題可導(dǎo)致破壞功耗電路20的效率，因此需要解決這些問題中的每一個(gè)。而且，在功耗電路20內(nèi)，很多帶來問題的暫態(tài)是不可預(yù)測(cè)的發(fā)生，因此，無法預(yù)先防止。例如，圖3和4的情形可以由在可以沒有通知就出現(xiàn)的指令流內(nèi)的特定的一系列指令引起。同樣，由于各種不同的指令流可以引起這些問題，可以想得到，人們可以有意地設(shè)計(jì)此類指令流，從而產(chǎn)生破壞的計(jì)算機(jī)病毒。而且，不要求特定的指令來生成破壞的指令流意味著有大量的不同設(shè)計(jì)選擇來產(chǎn)生可以功率任何類型的功耗電路20的病毒。因此，微處理器、微控制器或者不負(fù)責(zé)或者控制這種電源電壓過沖和下沖的(可預(yù)測(cè)的和不可預(yù)測(cè))其它的集成電路容易受到這些危險(xiǎn)的計(jì)算機(jī)病毒的攻擊。
例如，這些病毒(即，危險(xiǎn)的代碼部分)可被發(fā)送到個(gè)人計(jì)算機(jī)(PC)處理器，在這里，它們可以反復(fù)地嘗試并且最終成功地促使電流以PC處理器的諧振頻率振蕩，因此導(dǎo)致破壞PC處理器的災(zāi)難性的過沖或者下沖。另外，這些病毒還被寫成產(chǎn)生快速的或者大的功率過渡，導(dǎo)致電源電壓的危險(xiǎn)的過沖和下沖，不可避免地破壞PC處理器。因此，一個(gè)人可以將計(jì)算機(jī)病毒全球地發(fā)布到與互連網(wǎng)連接的任何計(jì)算機(jī)，帶來不可挽回的破壞。而且，由此類電源電壓過沖和下沖引起的問題的嚴(yán)重程度隨著時(shí)鐘速度的變快而增加。(例如，隨著時(shí)鐘速度的增加，通常，由于使用更多的解偶設(shè)備，諧振頻率降低。這使得在指令流內(nèi)的功率過渡容易受到過沖、下沖和諧振頻率振蕩影響。)為了解決圖2引入的問題，由功耗電路20消耗的功耗可以被間斷地中斷，以通過增加dt來減少dI/dt?？梢酝ㄟ^如下方式來中斷功耗停止全局的或者局部的時(shí)鐘，中止在功耗電路20內(nèi)的處理器流水線，中斷發(fā)出新的指令，或者關(guān)閉部分的功耗電路20。因此，可以使用任何減少功耗的措施來中斷功耗和控制功耗電路20的電流要求。
圖5說明從低功率狀態(tài)到滿功率工作的、包括功耗中斷的過渡。電流的變化導(dǎo)致Vdd的變化。電流波形30和電壓波形34對(duì)應(yīng)圖2的功率管理暫態(tài)。利用本發(fā)明中斷功耗電路20的功耗的實(shí)施例，得到的電流波形是波形32，相應(yīng)的電壓波形是38。注意，電壓波形38不再包括與電壓波形34一樣的下沖和過沖量。即，電壓波形38導(dǎo)致受到控制的振鈴維持在預(yù)確定的容許偏差之內(nèi)，如功耗電路20所允許的一樣。
圖5也說明了對(duì)于Vdd的上限減少閾值和下限減少閾值。因此，當(dāng)Vdd降低到下限減少閾值之下時(shí)(響應(yīng)于I的增加)，當(dāng)電壓波形38從低功率標(biāo)稱Vdd下降到下限減少閾值時(shí)(在點(diǎn)36)，功耗被中斷(因此減少電流要求)，如圖5所示。如波形32的平滑部分(部分31)所示，功耗維持中斷，直到電壓波形增加并且到達(dá)上限減少閾值(在點(diǎn)37)。當(dāng)?shù)竭_(dá)上限減少閾值時(shí)，消耗標(biāo)稱的功耗，且繼續(xù)從在功耗被中斷之前所離開的相同功率水平開始到滿功率工作的過渡，如波形32的斜坡部分(緊跟在部分31之后)所示。Vdd再一次降低，直到到達(dá)下限減少閾值(在點(diǎn)39)，在此點(diǎn)，功耗被再一次中斷(部分33)。最終，Vdd不再降低，并且超過閾值，且電壓波形最終在滿功率標(biāo)稱Vdd電平附近穩(wěn)定。因此，功耗的終端在每一次中斷期間改變了過渡，現(xiàn)在，總的dt 43大于沒有中斷時(shí)的dt，因此得到了減少的dI/dt和受到控制的電源電壓下沖。
圖6說明了功耗電路20從滿功率工作向下過渡到低功率狀態(tài)。注意，波形僅僅是與圖5的波形倒轉(zhuǎn)。電流波形69和電壓波形65對(duì)應(yīng)上面介紹的功率管理暫態(tài)問題(注意，這些波形69和65是圖2的電流和電壓波形的倒轉(zhuǎn))。利用本發(fā)明的實(shí)施例，間斷地增加功耗電路20的功耗，得到的電流波形是波形79，相應(yīng)的電壓波形是67。因此，為了減少dI/dt，可以間斷地增加功耗，如下面的詳述?？梢酝ㄟ^開啟在功耗電路20內(nèi)的空閑塊(即上電)、發(fā)出大功率指令、開啟功耗負(fù)載等來增加功耗電路20的功耗(即，電流要求)。因此，通過增加dt增加了dI/dt，有助于控制電壓振鈴。
圖6還說明對(duì)于Vdd的上限增加閾值和下限增加閾值。因此，當(dāng)Vdd上升超過上限增加閾值時(shí)(響應(yīng)I的降低)，當(dāng)電壓波形67從大功率標(biāo)稱Vdd上升到上限增加閾值(在點(diǎn)57)時(shí)，功耗增加(從而增加電流要求)，如圖6所示。如波形79的升高部分(部分51)所示，功率保持增加，直到電壓波形67降低并且到達(dá)下限增加閾值(在點(diǎn)59)。當(dāng)?shù)竭_(dá)下限增加閾值時(shí)，消耗標(biāo)稱功耗，且從在如果沒有間斷增加的話的繼續(xù)的功耗點(diǎn)開始繼續(xù)到下限功率狀態(tài)的過渡，如波形79的降低部分(緊跟在不分51之后)所示。Vdd再一次增加，直到到達(dá)上限增加閾值(點(diǎn)61)，在此點(diǎn)，功耗再一次增加(部分53)。最終，Vdd不再增加并且超過上限增加閾值，且電壓波形67最終在低功率標(biāo)稱Vdd電平附近穩(wěn)定。因此，在功率的增加中的間隔增加了總的過渡時(shí)間，使得總的dt 83大于在功率中沒有間斷時(shí)的dt 81，因此得到增加的dI/dt和受到控制的電壓電源過沖。
同樣，為了解決圖3中示出的問題，根據(jù)電流分別從部分功率工作過渡到滿功率工作或者從滿功率工作過渡到部分功率工作，功耗可以被間斷地中斷或者間斷地增加，如參考圖5和6做的介紹。通過間斷地中斷或者增加功耗，分別增加在低功率指令流和大功率指令流或者大功率指令流和低功率指令流之間的過渡時(shí)間(即，dt)，從而降低總的dI/dt。如圖5和6所示，這控制了在功率電平之間的快速電流過渡帶來的Vdd的振鈴影響。
圖7說明功耗電路的間斷的中斷以解決圖4中示出的問題。為了防止由大功率和低功率指令的周期重復(fù)引起的巨大的電壓過沖或下沖與系統(tǒng)10的電源網(wǎng)絡(luò)的諧振頻率耦合，功耗電路可被中斷(例如，部分48和52)，使周期圖形的相位發(fā)生變化，使得不與功耗電路20的諧振頻率耦合。而且，可以間斷地增加功耗(部分50和54)，結(jié)合間斷的中斷(部分48和52)，控制任何的Vdd振鈴。每一次Vdd到達(dá)相應(yīng)的閾值時(shí)，功率要么被減少、增加，或者被返回到標(biāo)稱功耗。隨著電流從部分功率工作到滿功率工作過渡(即，從執(zhí)行低功率指令過渡到執(zhí)行大功率指令)，Vdd降低，直到到達(dá)下限減少閾值(在點(diǎn)71)，在此點(diǎn)，功耗被中斷(例如，部分48)。然后，Vdd增加，直到到達(dá)上限減少閾值(在點(diǎn)73)，在此點(diǎn)，功耗電路20消耗標(biāo)稱功耗。隨著電流繼續(xù)過渡到滿功率工作，Vdd繼續(xù)正常地響應(yīng)功耗電路20消耗的電流，直到到達(dá)上限增加閾值或者下限減少閾值中的一個(gè)。
在圖7的實(shí)施例中，由導(dǎo)致電流要求變化的Vdd到達(dá)的下一個(gè)閾值是上限增加閾值(在點(diǎn)75)，在此點(diǎn)，功耗被增加(部分50)。當(dāng)Vdd到達(dá)標(biāo)稱Vdd響應(yīng)恢復(fù)的下限增加閾值(在點(diǎn)77)時(shí)，中止功率的增加。注意，在功耗被中斷的部分(例如，部分48和52)期間，得到的波形42被改變了與中斷的持續(xù)時(shí)間相等的時(shí)間量，因此連續(xù)地相移波形42。功耗被增加的周期(例如，部分50和54)不會(huì)導(dǎo)致進(jìn)一步的相移波形；然而，它們有助于控制電壓振鈴影響，如波形46所示。因此，功率中斷部分48和52以及功率增加部分50和54的組合有助于確保電流波形對(duì)于延長(zhǎng)的時(shí)間周期永遠(yuǎn)不耦合諧振頻率，并且有助于通過確保電平在可接受的水平之內(nèi)來控制Vdd的振鈴影響。注意，盡管在每一個(gè)部分功率/滿功率過渡期間，圖7僅僅說另了一個(gè)中斷或者增加，可以設(shè)計(jì)電壓閾值以產(chǎn)生功耗中的任何數(shù)目的中斷或者增加。
圖8以方框圖形式說明了功耗電路20的一部分，功耗電路20包括功耗控制電路62，功耗控制電路包括監(jiān)視電路60、功耗減少控制電路64、功耗增加控制電路66。功耗控制電路62接收上限減少閾值、下限減少閾值、上限增加閾值、和下限增加閾值以根據(jù)需要中斷或者增加功耗(如參考圖5-7進(jìn)行的介紹)。因此，在監(jiān)視電路60內(nèi)的比較器68、70、72、和74每一個(gè)都接收Vdd和閾值，并且提供控制信號(hào)給功耗減少控制電路64或者功耗增加控制電路66。例如，比較器68和70中的每一個(gè)提供控制信號(hào)給減少控制電路64，而比較器72和74中的每一個(gè)提供控制信號(hào)給增加控制電路66。因此，當(dāng)?shù)竭_(dá)相應(yīng)的閾值時(shí)，這些信號(hào)被維持。
減少控制電路64提供控制信號(hào)84給時(shí)鐘調(diào)整電路78。響應(yīng)于到減少控制電路64的輸入，控制信號(hào)84被維持。例如，當(dāng)?shù)竭_(dá)下限減少閾值時(shí)，可以維持控制信號(hào)84。時(shí)鐘調(diào)整電路78還接收CLK(時(shí)鐘信號(hào))和輸出ADJUSTED CLK(調(diào)整的時(shí)鐘信號(hào))。例如，在一個(gè)實(shí)施例中，時(shí)鐘調(diào)整電路78可以是時(shí)鐘脈沖門電路，其中，ADJUSTED CLK是選通時(shí)鐘信號(hào)。CLK可以是在功耗電路20內(nèi)的任何時(shí)鐘信號(hào)。例如，它可以是全局時(shí)鐘或者局部時(shí)鐘。同樣，時(shí)鐘調(diào)整電路78可以在功耗電路20內(nèi)調(diào)整任何時(shí)鐘信號(hào)。例如，時(shí)鐘調(diào)整電路78使能在功耗電路20內(nèi)的現(xiàn)有的功率管理電路以調(diào)整時(shí)鐘。另外，可以用諸如流水線停止電路(pipe stalling circuitry)的其它功率中斷電路來代替時(shí)鐘調(diào)整電路78，流水線停止電路促使在功耗電路內(nèi)的流水線停止，而不是中斷任何時(shí)鐘信號(hào)。而且，除了流水線，可使用延遲或者停止其它任何可用結(jié)構(gòu)類型的電路的其它功率中斷電路。在可替換實(shí)施例中，可以使用任何其它的電路來代替時(shí)鐘調(diào)整電路78，其中斷功耗電路20的功耗(即，電流要求)。
增加控制電路66提供控制信號(hào)82給功率消耗電路80。功率消耗電路80連接在Vdd和地之間，并且被用電阻來作為模型。響應(yīng)到增加控制電路66的輸入(例如，當(dāng)?shù)竭_(dá)上限增加閾值時(shí))，控制信號(hào)82被維持。當(dāng)控制信號(hào)82被維持時(shí)，功率消耗電路80被使能，這增加了功耗電路20的功耗(即，電路要求)。功率消耗電路80可以是功耗電路20的現(xiàn)有部分，其也可以被用來根據(jù)需要消耗功率。例如，功率消耗電路80可以包括空閑電路塊，其被上電以增加功耗。在可替換實(shí)施例中，功率消耗電路80可以是在功耗電路20上可用的電路，其正是被用來增加功耗。
參見圖5-7可以更好地理解圖8。例如，如圖5-7所示，當(dāng)Vdd到達(dá)下限減少閾值時(shí)，比較器70維持它的對(duì)減少控制電路64的控制信號(hào)，減少控制電路響應(yīng)從比較器70接收到維持的控制信號(hào)而維持控制信號(hào)84。然后，時(shí)鐘調(diào)整電路78使能功耗中斷，直到比較器68檢測(cè)到已經(jīng)到達(dá)上限減少閾值，在此點(diǎn)，控制信號(hào)84被解維持，并且恢復(fù)標(biāo)稱功耗。同樣，如圖5-7所示，當(dāng)Vdd到達(dá)上限增加閾值時(shí)，比較器72維持它的對(duì)增加控制電路66的控制信號(hào)，增加控制電路進(jìn)行響應(yīng)以維持控制信號(hào)82。然后，功率消耗電路80使能功耗增加，直到比較器74檢測(cè)到已經(jīng)到達(dá)下限增加閾值，在此點(diǎn)，控制信號(hào)82被解維持，并且恢復(fù)標(biāo)稱功耗。
雖然示出了利用兩組上限和下限閾值的4點(diǎn)控制系統(tǒng)，可以使用基于一般的控制理論的替換方法。例如，可以設(shè)計(jì)功耗控制電路62以不僅監(jiān)視絕對(duì)電壓電平，而且監(jiān)視電壓變化率。另外，替換的控制系統(tǒng)可遞增地改變諸如功率消耗電路80的任何功率消耗電路消耗的功耗，同樣遞增地減少諸如功耗電路20的功耗電路消耗的功耗。因此，可使用更智能的控制系統(tǒng)來實(shí)現(xiàn)更多的控制。另外，通過組合一些閾值電壓和使用單一值，可以簡(jiǎn)化圖8的電流控制。例如，除了利用獨(dú)立的上限減少閾值和下限減少閾值，可以將它們組合成單一的減少閾值。同樣，也可以組合上限增加閾值和下限增加閾值成單一的增加閾值。因此，圖8的方框圖僅僅是一個(gè)示例的一個(gè)實(shí)施例，但是根據(jù)所希望的控制量，可以更加簡(jiǎn)化或者更加復(fù)雜。同樣，在替換實(shí)施例中，在功耗電路20內(nèi)使用的閾值可以是用戶可編程的而不是固定的。這給用戶帶來了更大的靈活性。
在前述的說明中，已經(jīng)參考特定的實(shí)施例介紹了本發(fā)明。然而，本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，在不背離權(quán)利要求書闡述的本發(fā)明的范圍的條件下，可以進(jìn)行各種修改和變化。例如，盡管一般地參考微處理器來介紹了本發(fā)明的實(shí)施例，可以使用功耗控制電路來控制任何集成電路的電流要求，而不僅限于微處理器。同樣，雖然圖8中說明功耗控制電路62直接檢測(cè)電源電壓，可以使用其它的確定電源電壓(Vdd)的措施，諸如通過敏感電源電流、功率、信號(hào)延遲、和信號(hào)頻率中的至少之一。因此，說明書和圖被認(rèn)為是示例性的而不是限制性的，并且希望所有此類修改包括在本發(fā)明的范圍之內(nèi)。
雖然已經(jīng)參考特定的導(dǎo)電類型或者電位極性介紹了本發(fā)明，本領(lǐng)域普通技術(shù)人員將理解，可以使導(dǎo)電類型和電位極性反向。
針對(duì)上述特定實(shí)施例描述了利益、其它優(yōu)點(diǎn)以及問題解決方法。然而，利益，優(yōu)點(diǎn)，問題解決方法以及任何可能引起任何利益、優(yōu)點(diǎn)或解決方法出現(xiàn)或使其更加顯著的因素都不構(gòu)成任意或所有權(quán)利要求的重要的、所需的或必需的特征或因素。如在此使用的，術(shù)語“包含(comprises、comprising)”或其它任何變化意旨涵蓋非排他性的包含，例如一個(gè)包括一系列組件的程序，方法，物品或裝置不僅包括上述組件，還可能包括沒有明示列出或上述程序，方法，物品或裝置固有的其它組件。
權(quán)利要求
1.一種用于控制集成電路內(nèi)的電流要求的方法，所述集成電路具有功耗電路，該方法包括步驟檢測(cè)在電源電壓中是否出現(xiàn)或者預(yù)期到預(yù)確定的過沖和預(yù)確定的下沖中的至少之一；和如果在電源電壓中檢測(cè)到一個(gè)預(yù)確定的過沖或者預(yù)確定的下沖，控制所述功耗電路消耗的電流以確保所述電源電壓維持在預(yù)確定的電源電壓電平的預(yù)確定邊界內(nèi)。
2.如權(quán)利要求1的所述方法，其中，所述檢測(cè)步驟包括步驟將所述電源電壓與參考電壓進(jìn)行比較，其中，所述比較步驟包括如下步驟將所述電源電壓與第一參考電壓比較；和如果所述電源電壓低于第一參考電壓，檢測(cè)已經(jīng)出現(xiàn)預(yù)確定的下沖；將所述電源電壓與第二參考電壓比較；和如果所述電源電壓高于第二參考電壓，檢測(cè)已經(jīng)出現(xiàn)預(yù)確定的過沖。
3.如權(quán)利要求1的所述方法，其中，所述控制步驟不要求使用解偶電容。
4.如權(quán)利要求1的所述方法，其中，所述控制步驟進(jìn)一步包括步驟選擇地對(duì)在功耗電路中的電流進(jìn)行相移。
5.如權(quán)利要求1的所述方法，其中，所述控制步驟進(jìn)一步包括步驟執(zhí)行停止和啟動(dòng)被提供給所述功耗電路的至少一部分的時(shí)鐘中之
6.一種集成電路，其包括電容解偶部件(18)，用于當(dāng)電源電壓降低時(shí)提供電流，并且用于當(dāng)電源電壓增加時(shí)消耗電流；功耗電路(20)，用于消耗功率；和功耗控制電路(62)，用于控制由功耗電路的至少一部分消耗的電流，所述功耗控制電路連接到所述功耗電路。
7.如權(quán)利要求6的所述集成電路，其中所述功耗控制電路包括功耗減少控制電路(64)，用于減少由功耗電路的至少一部分消耗的電流；功耗增加控制電路(82)，用于增加由功耗電路的至少一部分消耗的電流；和監(jiān)視電路(60)，用于將電源電壓與預(yù)確定的電壓進(jìn)行比較，所述監(jiān)視電路連接到所述功耗減少控制電路以及所述功耗增加控制電路。
8.如權(quán)利要求7的所述集成電路，其進(jìn)一步包括功率消耗電路(80)，其被連接以從所述功耗增加控制電路接收至少一個(gè)控制信號(hào)，所述功率消耗電路選擇地消耗功率。
9.如權(quán)利要求6的所述集成電路，其進(jìn)一步包括時(shí)鐘調(diào)整電路，其被連接以從所述功耗增加控制電路接收至少一個(gè)控制信號(hào)，所述時(shí)鐘調(diào)整電路調(diào)整被提供給所述功耗電路的至少一部分的時(shí)鐘信號(hào)，其中，所述時(shí)鐘調(diào)整電路選擇地中斷被提供給所述功耗電路的至少一部分的時(shí)鐘信號(hào)。
10.一種集成電路，其包括用于消耗功率的功耗電路(20)；功耗控制電路(62)，用于控制由所述功耗電路的至少一部分消耗的電流，所述功耗控制電路耦合到所述功耗電路，其中，所述功耗控制電路包括用于將電源電壓與預(yù)定電壓進(jìn)行比較的監(jiān)視電路和時(shí)鐘調(diào)整電路(78)，其被耦合到所述功耗控制電路，所述時(shí)鐘調(diào)整電路調(diào)整被提供給所述功耗電路的至少一部分的時(shí)鐘信號(hào)。
全文摘要
本發(fā)明總的來說涉及控制集成電路中的電流要求的方法和裝置。一個(gè)實(shí)施例涉及包一種方法，其包括檢測(cè)是否出現(xiàn)或者預(yù)期到電源電壓過沖或下沖，且如果檢測(cè)到過沖或下沖，控制功耗電路消耗的電流以確保電源電壓維持在可接受的電平。其它的實(shí)施例涉及到一種集成電路，其包括電容解偶部件(18)、功耗電路(20)、和用于控制由功耗電路的至少一部分消耗的電流的功耗控制電路(62)。因此，本發(fā)明的實(shí)施例涉及到監(jiān)視功耗電路(例如，集成電路)的功耗(即電流要求)，以防止毀壞電源電壓下沖、過沖和振蕩。
文檔編號(hào)G06F1/30GK1509431SQ02809963
公開日2004年6月30日 申請(qǐng)日期2002年4月5日 優(yōu)先權(quán)日2001年5月15日
發(fā)明者戴維·T·布洛烏, 拉金德蘭·V·潘達(dá), 拉雅·喬杜里, 弗拉基米爾·P·佐洛托夫, 拉萬德拉拉吉·拉馬拉朱, 喬杜里, 蘭 V 潘達(dá), 戴維 T 布洛烏, 拉拉吉 拉馬拉朱, 米爾 P 佐洛托夫 申請(qǐng)人:摩托羅拉公司