專利名稱：具能量控制之電子電路的制作方法
本案系指具有一控制器之電子電路，特別是在此電子電路中控制該控制器。
隨著非現(xiàn)款支付交易、經(jīng)由公共網(wǎng)絡(luò)的電子數(shù)據(jù)傳輸、以及經(jīng)由公共網(wǎng)絡(luò)的信用卡號碼的交換之使用的日漸普及，密碼算法則之需要性亦日漸增加，以便能執(zhí)行數(shù)字簽署、鑒定、或加密工作，已知的密碼算法則包括非對稱加密算法則(例如RSA算法則)、或橢圓曲線建構(gòu)之方法、或?qū)ΨQ加密算法則(例如根據(jù)DES或是AES標(biāo)準(zhǔn)之加密方法)。
為了能在日常生活中以一可接受的速度實施密碼算法則的規(guī)定計算，需使用特別提供之密碼控制器，這種密碼控制器可用于芯片卡片中，例如SIM卡或簽名卡，用于例如家用銀行交易或受法律約束之電子簽署、并以行動電話進(jìn)行支付的方面，另一方面，密碼控制器亦可用于計算機(jī)或作為安全集成電路的服務(wù)器以實行鑒定、或能夠執(zhí)行加密工作，其系包括例如經(jīng)由網(wǎng)際網(wǎng)絡(luò)安全傳輸信用卡號碼、傳輸秘密內(nèi)容和安全非現(xiàn)款支付交易的電子郵件。
隨著密碼控制器的需求日增，也滿足了使用者的高期待與建立它們在市場上的地位，為了確保算法則防止外界攻擊的安全性，密碼控制器必須提供相當(dāng)?shù)挠嬎隳芰Γ蚴敲艽a算法則的安全性(例如已知的RSA算法則)一般來說關(guān)鍵地建立在使用金鑰的位長度、以及因此實施對應(yīng)密碼算法則的那些密碼控制器必須能夠盡可能地處理位長度的計算，例如在RSA算法則中，1024或甚至達(dá)到2048的金鑰位長度會鑒于目前一般用途的處理器而工作于8位、32位、或最大到64位的計算。
此外，密碼控制器必須具有高度計算能力以便能夠?qū)嵭忻艽a算法則在每段適當(dāng)時間長度中所需之計算，舉例來說，要求任何使用者對于鑒定或支付交易等上數(shù)分鐘是極為不智的，為了達(dá)到這些高度計算能力，已知的密碼控制器需實行很多計算運作的平行處理以增加計算速度。
當(dāng)在如SIM卡或簽名卡等芯片卡片中使用密碼控制器時，一額外的問題會產(chǎn)生，也就是須達(dá)到低成本的大量生產(chǎn)，即使它們必須盡可能地在一段短時間內(nèi)實施，需要大量計算工夫的算法則的電子電路卻也在另一方面不能夠太過復(fù)雜及昂貴。
另一個在設(shè)計密碼控制器時會發(fā)生的問題是太多相同密碼算法則的共同存在，例如在一芯片卡片中，其能夠執(zhí)行最多標(biāo)準(zhǔn)密碼算法則并因此能夠顯示出較寬廣服務(wù)范圍和贏得使用者青睞，亦將會主宰市場，這種”多功能”密碼控制器可以避免使用者攜帶數(shù)個芯片卡片在身上，而其中每個芯片卡片卻僅是為了達(dá)到特定應(yīng)用或是特定密碼程序，在多用途功能加入之后，這樣一個多功能密碼控制器必須能夠執(zhí)行很多的密碼算法則所使用的大量計算運作，而這會導(dǎo)致復(fù)雜度的增加以及電子電路速度的減少。
一個密碼控制器的可能設(shè)計，一方面要能顯示多功能性、另一方面又須具備高速處理速度，包括一中央處理單元和一個或數(shù)個平行工作的輔助處理器，例如現(xiàn)代的計算機(jī)、現(xiàn)代繪圖卡，系經(jīng)由一總線系統(tǒng)而互相連接，這些輔助處理器會接手復(fù)雜的計算工作，并于特定的密碼算法則或特定的計算運作聯(lián)合(例如一模塊或倍數(shù)化計算)操作。
必須面對密碼控制器另一額外的問題是僅能使用一有限的能量，例如芯片卡片的接觸端子最大僅提供數(shù)毫安的電流，然而在如行動電話所使用的SIM卡等無接觸應(yīng)用與行動應(yīng)用中，電流量可能被限制于小于10毫安，因此，輔助處理器的計算速度會受限于可使用之能量，CPU之時脈頻率以及時脈的密碼輔助處理器系受到可使用之能量的管制，由于控制器芯片卡片系以CMOS技術(shù)制作，消耗之電流量系決定于時脈頻率或是MOSFET的切換頻率。
和可使用之低能量以及在無接觸應(yīng)用與行動應(yīng)用中改變或減少可使用能量有關(guān)的問題，在傳統(tǒng)的密碼控制器當(dāng)中，僅與相同的某一最小能量供應(yīng)有關(guān)，對于CPU和輔助處理器、也就是整個密碼控制器來說，其系計算時脈于固定的時脈頻率，使得時脈頻率之需求能量符合最小能量，因此，只有當(dāng)可使用之能量足夠，也就是等于或大于最小能量時，電路方能運作，由于輔助處理器的固定時脈，密碼處理器運作所需的能量與密碼處理器的工作無關(guān)，以致于建立在橢圓曲線的計算越不復(fù)雜，RSA密碼應(yīng)用所需之能量便越多，而當(dāng)可使用之能量超過密碼控制器運作所需，額外的能量會散失而無法運用。
對于芯片卡片和安全-IC生產(chǎn)者來說，具有較佳能量使用功能的密碼控制器系更為重要，原因是一方面計算速度和因此所造成終端的等待時間以及使用者信賴度會增加，而另一方面電路復(fù)雜度和因此所造成控制器之成本在同樣的計算速度上會減少，而這是有利于大量生產(chǎn)的。
本案之目的為提供一種電子電路及其控制方法，藉由控制此電子電路達(dá)到在可用能量相同的情況下，增加計算能力的目的。
本案之目的可藉由權(quán)利要求第1項所述之電子電路以及權(quán)利要求第14項所述之方法而達(dá)到。
本案之電子電路包括執(zhí)行處理器工作的一控制器以及決定控制器可使用能量的一能量決定裝置，電子電路的一控制裝置可將控制器以其本身可使用能量的函數(shù)之方式控制。
本案之方法系控制一電子電路，其包括執(zhí)行處理器工作的一控制器以及決定控制器可使用能量的一能量決定裝置，以及將控制器以其本身可使用能量的函數(shù)之方式控制。
本案是基于若欲決定控制器可使用之能量，例如一密碼控制器，運作之計算時間的最佳化系在被決定之能量以理想化的方式分配給作決定的輔助處理器的情況下達(dá)成，所謂作決定的輔助處理器是指對于目前處理器工作有需求的、其它的周邊裝置或是控制器的CPU。即使能量決定裝置或測功計為了達(dá)成這種目的而被加至電子電路中(當(dāng)然這會增加電路的復(fù)雜度)，一方面在同一電路復(fù)雜度的情況下計算能力的增進(jìn)，另一方面電路復(fù)雜度的減少，皆會因為能量之理想化的使用而被達(dá)成。
根據(jù)本案一實施例，實行控制此控制器須以該控制器之可用能量的函數(shù)而運作，該控制器時脈系藉由可用之能量使得該控制器保持運作，若較多能量可供使用則函數(shù)增加，若較少能量可供使用則函數(shù)減少，換句話說，該控制器時脈系根據(jù)被決定之可使用能量而被追蹤，以達(dá)成可使用能量的理想化使用，其中較佳者，特別是使用具有無接觸端子芯片卡片之電子電路，由于在此情形下，可使用之能量決定于芯片卡片和無接觸端子之間的距離，因此而產(chǎn)生較大之變化，在使用芯片卡片的情形中，由于理想化的能量使用造成端子的等候時間減少，這會使得使用者對于芯片卡片之信賴度增加。
根據(jù)本案另一實施例，該控制器系包括用以執(zhí)行相關(guān)工作的復(fù)數(shù)個周邊裝置(例如用于端子資料交換的一UART模塊，其中UART系指通用異步接收器-發(fā)送器)、用以根據(jù)安全性而檢查參數(shù)的偵測組件、一隨機(jī)數(shù)產(chǎn)生器、用以執(zhí)行計算工作的一濾波器或輔助處理器(例如一DES、RSA或雜湊模塊(HASH MODULE))、以及用以起動該復(fù)數(shù)個周邊裝置的CPU，其中該控制器系以處理器工作函數(shù)、相關(guān)工作、以及該控制器之可用能量而受到控制，這種控制的實行一方面使得執(zhí)行處理器工作所需的計算時間最小化，亦會額外使得可用之能量足夠，這是因為被決定之可用能量主要被使用在周邊裝置、或是需要最大能量的輔助處理器、或是在應(yīng)用方面或在處理器工作方面的計算能力(例如加密、解密、鑒定或是根據(jù)DES標(biāo)準(zhǔn)、AES方法、RSA算法則或是橢圓曲線方法的簽署)，其次亦被使用于數(shù)據(jù)傳輸方面，換句話說，控制該控制器使得一方面處理該控制器之處理器工作之可使用能量足夠，另一方面使得一最小能量被分配給每個周邊裝置或是每個輔助處理器用以執(zhí)行計算工作。
在一實施例之中，可用之能量系藉由低速、緩慢地對CPU計算時脈、和對該周邊裝置計算時脈，以分配給一周邊裝置和該控制器的一CPU，也就是說，由于在一RSA加密過程中由CPU執(zhí)行的小量工作造成輔助處理器須對倍數(shù)化模塊負(fù)責(zé)，在另一實施例之中，可用之能量系依序地藉由于一橢圓曲線加密期間對主要的輔助處理器高速計算時脈和藉由低速對用于輔助計算的一輔助處理器計算時脈而分配至兩個周邊裝置之間，總計在理想化能量使用或利用所須的計算時間因此而降低。
更進(jìn)一不之較佳實施例以及本案之諸般變化方式可由后述之權(quán)利要求而得出。
以下所述，皆為將本案之較佳實施例以一更為詳細(xì)之方式陳述、并佐以圖標(biāo)之論述，其中

圖1本案電子電路之能量控制流程圖；圖2根據(jù)本案一較佳實施例繪制之電子電路方塊圖；圖3于圖2之電子電路中使用一PLL用以時脈控制之方塊圖；以及圖4決定時脈頻率之方塊圖，藉由此時脈頻率功能，關(guān)于目前處理器工作的一周邊裝置可以一種與無接觸端子保持一距離的方式計算時脈，該電子電路系以該無接觸端子的方式設(shè)置于一芯片卡片上。
首先，本案能量控制以及其優(yōu)點皆陳述于圖1中，請參閱第二及圖3，陳述的是本案電子電路一較佳實施例，而圖4則是本案之能量控制使用于無接觸應(yīng)用之情形。
即使本案可以應(yīng)用于所有包括處理一處理器工作的一控制器之電子電路中，下面之陳述仍系僅關(guān)于密碼之場合，下述之控制器有時系指密碼處理器或是密碼控制器，然而，若欲轉(zhuǎn)換至其它場合如筆記型計算機(jī)之繪圖卡的應(yīng)用，應(yīng)是毫無困難的。
如圖1之流程圖所示，本案能量控制開始于步驟10的決定該電子電路的可使用能量E，可使用能量E會因此不同原因而變化，如果該電子電路被使用于接觸端子的芯片卡片上，可使用能量便可能從一端變化至另一端、或是可能由于該接觸端子和該電子電路之間的接觸品質(zhì)之改變而變化，而在無接觸的應(yīng)用方面，可使用能量E決定于該芯片卡片之一無接觸端子與該無接觸端子之間的距離，如圖4所示，在行動通訊之應(yīng)用方面，例如行動電話、筆記型計算機(jī)或其它類似的場合，可使用能量會由于電池放電增加而隨之減少，決定的本身會受到不同方式或不同裝置的影響，其中不同之參數(shù)會被用于測量可使用能量，例如一輸入電壓或是一耦合電流。
在步驟20中，電子電路的控制器系以可使用能量E的函數(shù)之方式被控制，其中可使用能量E系在步驟10被決定，正如圖1之支持，控制器可以由能量E的函數(shù)以不同之方式進(jìn)行控制，圖1所述之三種可能性20a、20b以及20c僅系舉例說明之用，控制該控制器的第一種可能性20a系以可使用能量E的函數(shù)設(shè)定該控制器的時脈頻率，藉由改變時脈頻率，形成該控制器的切換組件的切換頻率將改變，使得以CMOS制程制作的控制器在電流消耗以及功率消耗方面產(chǎn)生改變，因此，如果可使用之能量較少，時脈頻率必須設(shè)定的較低，相反的若可使用之能量較多，時脈頻率和計算速度便會增加，在包含數(shù)個組件的該控制器當(dāng)中，時脈頻率必須如圖2所示地針對如一CPU或是如一輔助處理器的一周邊裝置的每一組件單獨設(shè)定，藉由設(shè)定不同組件的時脈頻率，可使用能量E可以用于一理想化方式或是被完全分配給用于目前處理器工作的所有組件，藉由設(shè)定不同的時脈頻率造成的可使用能量對于不同組件的分配亦會為了最佳化處理器工作的計算時間而受到影響，其中由于可使用能量之最大使用以及每個組件之同步最佳能量分配，計算時間便會被最小化。
控制該控制器的第二種可能性20b系關(guān)閉和目前處理器工作無關(guān)的控制器組件，這些無關(guān)的控制器組件系藉由額外的切換組件而與供應(yīng)電壓間形成斷路，例如具有極低漏電流且處于休眠模式的FET。
控制該控制器的第三種可能性20c系設(shè)定整個控制器或是該控制器的每個組件的供應(yīng)電壓，在可使用能量降至低于一特定門檻值的情形下，供應(yīng)電壓必須被設(shè)定于一較低值，例如在該較低值上該控制器之運作可靠度雖低，但仍然足夠，再者，供應(yīng)電壓亦可改變以用于電子電路之模擬組件，例如該電子電路之一無接觸端子接口的模擬部份。
和傳統(tǒng)上設(shè)計用于一特定之最小供應(yīng)能量之電子電路比較起來，圖1中本案之能量控制方法之主要優(yōu)點在于，可使用能量E系先被決定然后完全用盡于控制器的運作，在這種方法中，超過最小供應(yīng)能量的可使用能量的部份會被用于加速進(jìn)行處理器工作，因此相反地，在傳統(tǒng)的電子電路中，決定系統(tǒng)整體表現(xiàn)的特定周邊裝置系僅運作于一CPU時脈的特殊固定的倍數(shù)中，然而這種情形卻是只有在可使用能量足夠的情形下才會發(fā)生，在本案能量控制之下，藉由多余之可使用能量可以使得每個周邊裝置以更快的速度計算時脈，使得可使用能量整體性地以一最佳化的方式被利用。
考慮目前處理器工作，例如實行一特定之密碼算法則，被決定成可以使用之能量亦會以理想化計算時間為目的以一理想化方式被分配給作決定之輔助處理器，使得可使用能量不僅被完成用盡，還以一理想化之方式被利用，其中該控制器的計算速度會增加至一恒定能量，而該端之使用者等候時間亦會因此減少。
請參閱圖2，其為根據(jù)本案一較佳實施例繪制之電子電路方塊圖，根據(jù)此實施例，該電子電路系包含一密碼處理器，并設(shè)置于用于無接觸端子之應(yīng)用方面的一芯片卡片之上。
如圖2所示，該電子電路系包括一無接觸端子接口100和一密碼處理器，該密碼處理器系包括一CPU10和一周邊裝置120，其中周邊裝置120可為一密碼處理器、一RNS產(chǎn)生器或是一UART模塊，為了敘述方便，該周邊裝置系作為如下所述之一密碼處理器，CPU110和密碼處理器120二者分別具有一時脈乘法器130和140，時脈乘法器130和140亦分別輸出一時脈信號、clockCPU和時脈密碼，并且皆傳送至CPU110和密碼處理器120，其中亦可能使用時脈產(chǎn)生器取代時脈乘法器，無接觸端子接口100系用于自一無接觸端子(圖中未顯示)將電磁能量105轉(zhuǎn)換成電能以供應(yīng)電子電路之用，并且包括一天線、一整流器以及一低通濾波器亦提供能量供應(yīng)給時脈乘法器130和140、以及一測功器或是一能量決定裝置150，測功器150輸出控制信號VCCPU和VCcrypto給時脈乘法器130和140以作為供應(yīng)能量或是無接觸端子接口100之可使用能量之函數(shù)，以控制時脈乘法器130和140之時脈信號的時脈頻率，其中時脈信號系被輸出至CPU110和輔助處理器120。
包含CPU110和密碼輔助處理器120的密碼處理器系適合用于處理特定之處理器工作，例如加密、解密、鑒定或是根據(jù)DES標(biāo)準(zhǔn)、AES方法、RSA算法則或是橢圓曲線方法的簽署，密碼輔助處理器120系依序地執(zhí)行一特定的計算工作，例如一模塊或是計算方面的加法、乘法、取冪或是倒置，一雜湊值之計算，而在周邊裝置120方面，同樣可為一RNS產(chǎn)生器、UART或是偵檢器，一般來說，密碼輔助處理器120的計算工作與CPU110的控制工作相比需要更多的計算工夫，其中CPU110的控制工作包括驅(qū)動密碼輔助處理器120，而CPU尚經(jīng)由一總線(圖中未顯示)對密碼輔助處理器120輸出命令或是其它信息。
為了增加該密碼輔助處理器的整體計算速度，無接觸端子接口100自電磁能量105所獲得的電能系由測功器150決定并且藉由時脈乘法器130和140而被分配給CPU110和密碼輔助處理器120，使得CPU之能量供應(yīng)盡可能地減小，而密碼輔助處理器120之能量供應(yīng)盡可能地增大，在分配可使用能量給CPU110和密碼輔助處理器120方面，改變這些組件的時脈信號clockCPU和clockcrypto的時脈頻率之事實更進(jìn)一步地決定了這些組件的能量消耗可自本案發(fā)明而受益，如果密碼處理器系以CMOS技術(shù)制作，則能量消耗即無關(guān)于每個MOSFET的切換頻率，因此，可使用能量之全面利用即可藉由盡可能快速地對密碼輔助處理器120計算時脈而達(dá)成，其中高速計算亦是被允許的。
在圖2的實施例當(dāng)中，時脈乘法器130和140的設(shè)計是為了在相同的控制信號下，它們可輸出時脈信號clockCPU和clockcrypto，其中的時脈頻率系具有一固定倍數(shù)n的彼此不同，測功器150將能量供應(yīng)自無接觸端子接口100轉(zhuǎn)換成相同強(qiáng)度的控制信號VCCPU和VCcrypto，使得clockcrypto＝n*clockCPU，然而測功器150亦可能輸出不同的時脈信號VCCPU和VCcrypto給時脈乘法器130和140，測功器150不是形成將來自于無接觸端子接口100的接收到之供應(yīng)能量轉(zhuǎn)換成由電路設(shè)計方式(例如一線性調(diào)節(jié)器)決定的適當(dāng)之電壓信號的調(diào)節(jié)器，就是形成一A/D轉(zhuǎn)換器將供應(yīng)能量轉(zhuǎn)換成數(shù)字控制信號VCCPU和VCcrypto，而在數(shù)字控制信號方面，提供控制信號VCCPU和VCcrypto儲存于特定能量供應(yīng)區(qū)域的檢索表，其中控制信號VCCPU和VCcrypto可確保每一能量供應(yīng)區(qū)域之密碼處理器之最佳化計算時間。
圖2之時脈乘法器130和140形成相鎖回路(PLL)的形式，其中PLL使得一輸入頻率具有一時脈頻率倍數(shù)n/m，舉例來說，該輸入頻率可藉由無接觸端子接口100所產(chǎn)生的一時脈信號而重新設(shè)定，時脈乘法器130和140可因此將該輸入頻率fin的一時脈信號轉(zhuǎn)換成該輸出頻率fout＝(n/m)*f0的一時脈信號，時脈乘法器130和140的方塊圖如圖3所示，圖中可看出，每個時脈乘法器包括一輸入端IN200、輸入端Inn和INm以及一輸出端OUT，其中該輸入頻率fin之時脈信號系應(yīng)用于該輸入端IN200，且計數(shù)器n之值和有理倍數(shù)的分母m系于輸入頻率fin與輸出頻率fout之間應(yīng)用于輸入端Inn和INm，而具有該時脈頻率fout的一時脈信號系輸出于該輸出端OUT，除了一頻率除法器220，該電路尚包括由一電壓控制振蕩器VCO230、一頻率除法器240、一XOR電路250以及一調(diào)節(jié)器260所構(gòu)成的一PLL，頻率除法器220的一輸入端系連接于該輸入端IN200，并且另一的輸入端系連接于該輸入端INm210，在一輸出端方面，頻率除法器220輸出頻率fin/m的一輸出信號，其中該輸出端系連接于該XOR電路250之一輸入端，該XOR電路250之另一輸入端系連接于該頻率除法器240之一輸出端，其中該頻率除法器240的兩個輸入端系分別連接于該輸入端INn205以及該VCO230之一輸出端，該VCO230之一輸入端系經(jīng)由該調(diào)節(jié)器260連接于該XOR電路250之一輸出端，該VCO230之該輸出端更連接于該輸出端OUT215。
圖3之電路的運作模式系陳述如下，受到控制信號VCCPU和VCcrypto(請參閱圖2)控制的該控制輸入端Inn和INm亦可用于設(shè)定倍數(shù)n和m(n，m系為自然數(shù))，其中藉由該倍數(shù)n和m，該頻率除法器220和240可將該輸入端200的該輸入時脈信號的頻率與該振蕩器230的該輸入時脈信號相除，只有當(dāng)該VCO230的該輸出信號具有該輸出頻率fout＝(n/m)*f0，具有相同時脈頻率fin/m和相位的單一信號才能被應(yīng)用于該XOR電路250的兩個輸入端，然而如果不是這種情形的話，電壓控制振蕩器230即會被該XOR電路250以及該調(diào)節(jié)器260進(jìn)行聯(lián)合調(diào)整以達(dá)到該輸入時脈信號與該輸出時脈信號之間所需的比率倍數(shù)，因此，應(yīng)用于該輸出端OUT的該時脈信號即具有所需的頻率fout。
以上所述皆為圖2之電子電路的電路配置及運作方式，以下所述則為該電子電路用于無接觸端子之芯片卡片的較佳應(yīng)用例。
圖4所繪制的是其上具有圖2之電子電路的一芯片卡片，其中該電子電路系設(shè)置于一無接觸端子310的300a、300b以及300c等三個位置上，而該無接觸端子310會發(fā)射具某一頻率的電磁幅射320，如圖4的雙箭號所示，不同位置300a至300c與無接觸端子310之間系分別相隔不同之距離10cm、7cm以及5cm，由于自該電子電路之該無接觸端子接口(請參閱圖2)之電磁幅射320所得到的可使用之能量E系無關(guān)于該芯片卡片與該電子電路之該無接觸端子310之間的距離d，因此該電子電路的該控制器之一時脈頻率f1、f2以及f3會被分別設(shè)定于不同的位置300a、300b以及300c上，其中時脈頻率可能較高亦可能較低，須視該無接觸端子310與該芯片卡片之間的距離而定，如果芯片卡片距離端子310較遠(yuǎn)，則該電子電路之可使用能量便較少，時脈頻率必定較低，如果芯片卡片較為靠近端子310，則該電子電路之可使用能量便較多，而該控制器也會以一較高的頻率進(jìn)行計算時脈，以這種方式，總是藉由調(diào)整時脈頻率來配合可使用能量，使得如果可使用能量較多，便可能只需要較短之計算時間，相比較之下，使得傳統(tǒng)的密碼芯片卡片之解決方法，則會具有一固定的能量消耗(例如一固定之時脈頻率)，會為了配合端子310與該芯片卡片之間的一特定距離而被預(yù)先設(shè)定，以及成為最大計算功率以及最大距離范圍二者之間的折衷，因此，密碼處理器的運作便可能僅局限在該范圍之內(nèi)，而在此較小的范圍之內(nèi)任何多余的能量皆不會被轉(zhuǎn)換。
為了簡化描述，僅具如上所陳述之第二及圖4之應(yīng)用，其中一密碼處理器系包括一CPU和一周邊裝置或一密碼輔助處理器，然而在目前為止多數(shù)的習(xí)知情形中，一密碼處理器將包括數(shù)個周邊裝置和密碼輔助處理器，在這種情形下，可使用能量將會被分配給輔助處理器，使得在一最大能量使用之情形下達(dá)到一最小計算時間，這是因為在分配由測功器所決定的可使用能量給輔助處理器及CPU時，已經(jīng)將目前的處理器工作和/或輔助處理器的不同的計算工作、以及其余的周邊裝置的相關(guān)工作皆考慮進(jìn)去，可使用能量接著便總是會被用于在應(yīng)用和處理器工作方面最常被使用的輔助處理器當(dāng)中，在實施鑒定的情形中，密碼輔助處理器可能分配到最多能量，相反地CPU和其余的輔助處理器則僅能分配到可使用能量的最小部份，相似的是，在一加密工作和雜湊值之計算之中，可使用能量會以如時脈速度一樣快地被分別分配給DES模塊和雜湊模塊，和目前處理器工作無關(guān)的輔助處理器會藉由與供應(yīng)電壓間形成斷路而被完全關(guān)閉或處于一休眠模式以避免漏電流的發(fā)生。
藉由每個輔助處理器分配到一時脈乘法器可以達(dá)到將可使用能量理想化地分配給數(shù)個輔助處理器，如圖2中密碼輔助處理器120分配到時脈乘法器140所示，在最簡單的情形下，輔助處理器依序被CPU驅(qū)動或使用以執(zhí)行處理器工作，CPU會運作于時脈頻率fCPU，然而目前無須用于處理器工作的輔助處理器會被關(guān)閉或是運作于頻率fCPU，同時只有目前有需要使用的密碼輔助處理器會被設(shè)定以一較高之時脈頻率進(jìn)行計算時脈，使得可使用能量能盡可能被用盡，換句話說，只有目前主要使用于處理器工作的輔助處理器的時脈頻率增加或減少使得其于可能之最大時脈頻率進(jìn)行計算時脈，且只有剩余之可使用能量足夠運作剩余之必須組件的情形之下，計算速度和最大能量使用的理想化才能達(dá)到。
在密碼輔助處理器之平行運作的情形中，可使用能量之分配于密碼輔助處理器可藉由查詢一檢索表而實行，其中密碼輔助處理器之時脈頻率之最佳化設(shè)定系分類式地儲存于該檢索表，其系分別用于可使用能量之某些區(qū)域或是需要密碼處理器之某些應(yīng)用，每套時脈頻率皆會將相關(guān)之可使用能量分配給相關(guān)計算工作所需之密碼輔助處理器，此外，每套時脈頻率皆系以在該套時脈頻率中將可使用能量完全用盡為目標(biāo)而被決定，通常由于數(shù)個密碼輔助處理器會用于相同應(yīng)用之中，或是執(zhí)行相同應(yīng)用所需之計算工作，因此這些密碼輔助處理器會藉由相同之時脈或同一PLL進(jìn)行計算時脈，或是彼此以一時脈頻率樹中的固定時脈頻率比率進(jìn)行計算時脈，其中將時脈頻率的數(shù)字控制于減少的方向。
即使以上已陳述藉由僅允許有理倍數(shù)比率的時脈乘法器或PLL以設(shè)定CPU和輔助處理器的時脈信號，然而若欲藉由彼此獨立之振蕩器的使用使得控制器組件之時脈頻率之間具有相關(guān)之主要比率仍是可能的，和前述之時脈乘法器比較起來其優(yōu)點在于，可使用能量可以一更為最佳化的方式被利用，這是因為時脈頻率不僅被完全設(shè)定成有理倍數(shù)，彼此間還被設(shè)定成具有相對質(zhì)數(shù)性質(zhì)，這種能量的最大利用是非常吸引人的，特別是在可使用能量極為有限的應(yīng)用場合之中，例如無接觸和行動通訊之應(yīng)用當(dāng)中，然而，用于全體或是部份的密碼輔助處理器的特殊振蕩器需要同步于使用中的密碼輔助處理器，這是因為其亦系以同步于CPU的方式進(jìn)行計算時脈，使用中的密碼輔助處理器之間接接口上的所有輸入和輸出必須經(jīng)由適當(dāng)?shù)耐窖b置被同步化，該同步裝置包括彼此串聯(lián)的兩個同步觸發(fā)器。
最后需要指出的是，對于任何形式的控制器來說，不管其是否具有一輔助處理器，即使如圖2之實施樣態(tài)，該電子電路包括一CPU以及一輔助處理器仍是可能的，僅將能量控制應(yīng)用于整個控制器會產(chǎn)生如上所述之本案的優(yōu)點。
請參閱圖2，應(yīng)該進(jìn)一步指出的是，該電子電路可設(shè)置于一電路板或是積體化于一芯片之上，相似地，該控制器亦可包括設(shè)置于一電路板或是積體化于一芯片之上的個別組件。
即使本案已如上所陳述關(guān)于無接觸應(yīng)用之第二及圖4，本案仍可應(yīng)用于接觸端子或是行動通訊之應(yīng)用，在這種情形中，圖2的接觸端子接口可由一單一接點所取代。
必須進(jìn)一步指出的是，即使本案已如上所陳述該時脈乘法器系以硬件布線的方式設(shè)于該電子電路之中，它們?nèi)钥山?jīng)由有線或無線連接的方式連接于該電子電路，時脈乘法器或振蕩器可在該電子電路于端子處使用芯片卡片的情形之下連接于每個端子或接口。
圖標(biāo)符號說明100無接觸端子接口105電磁能量110 CPU120密碼輔助處理器或周邊裝置130時脈乘法器140時脈乘法器150測功器200輸入端205輸入端210輸入端215輸出端220頻率除法器230 VCO240頻率除法器250 XOR電路260調(diào)節(jié)器300a位置300b位置300c位置310無接觸端子320電磁幅射10決定可使用能量E20依照E控制處理器20a設(shè)定時脈頻率20b關(guān)閉無關(guān)之組件20c設(shè)定供應(yīng)電壓
權(quán)利要求
1.一種電子電路，包括一控制器(110，120)，用以處理一處理器工作；一能量決定裝置(150)，用以決定該控制器(110，120)可使用之能量；以及一控制裝置(130，140，150)，藉由該控制器(110，120)可使用之能量以控制該控制器(110，120)。
2.如權(quán)利要求第1項所述之電子電路，其中該控制裝置(130，140，150)系用以控制該控制器(110，120)，使得該控制器(110，120)用于該處理器工作所需之能量實質(zhì)上等于該控制器(110，120)可使用之能量。
3.如權(quán)利要求第1或2項所述之電子電路，更包括一能量供應(yīng)裝置(100)，用以自外部供應(yīng)之電磁能量(105)產(chǎn)生該控制器(110，120)可使用之能量。
4.如權(quán)利要求第1至3任一項所述之電子電路，系設(shè)計成適用于無接觸端子(310)之一應(yīng)用的一集成電路。
5.如權(quán)利要求第1至4任一項所述之電子電路，其中該控制裝置(130，140，150)包括一裝置(130，140)，用以設(shè)定該控制器(110，120)賴以運作的控制器時脈，當(dāng)可使用之能量較多時控制器時脈的一時脈比率增加，當(dāng)可使用之能量較少時該時脈比率減少。
6.如權(quán)利要求第1至5任一項所述之電子電路，其中該該控制器(110，120)系以CMOS技術(shù)制作。
7.如權(quán)利要求第1至6任一項所述之電子電路，其中該控制器(110，120)包括復(fù)數(shù)個周邊裝置(120)，用以執(zhí)行相關(guān)工作；以及一中央處理單元(110)，用以驅(qū)動該復(fù)數(shù)個周邊裝置(120)；其中該控制裝置(130，140，150)系藉由該處理器工作、該相關(guān)工作以及該控制器(110，120)可使用之能量以控制該復(fù)數(shù)個周邊裝置(120)。
8.如權(quán)利要求第7項所述之電子電路，其中該控制裝置(130，140，150)系用以控制該復(fù)數(shù)個周邊裝置(120)，使得該控制器(110，120)執(zhí)行該處理器工作所需之計算時間能最小化。
9.如權(quán)利要求第7或8項所述之電子電路，其中該控制器(110，120)系為一密碼處理器，該復(fù)數(shù)個周邊裝置(120)系為執(zhí)行計算工作的密碼輔助處理器(120)，該處理器工作系根據(jù)DES標(biāo)準(zhǔn)、AES方法、RSA算法則以及橢圓曲線方法而選自于一加密、一解密、一鑒定以及一簽署其中之一，該復(fù)數(shù)個密碼輔助處理器(120)的該計算工作系選自一模塊化或非模塊化加法、乘法、取冪以及倒置、一雜湊值計算以及一隨機(jī)數(shù)決定。
10.如權(quán)利要求第7至9任一項所述之電子電路，其中該控制裝置(130，140，150)更包括用以設(shè)定該復(fù)數(shù)個周邊裝置(120)賴以運作的周邊裝置時脈之一裝置；以及用以關(guān)閉該復(fù)數(shù)個周邊裝置中的單一周邊裝置(120)之一裝置。
11.如權(quán)利要求第10項所述之電子電路，其中用以設(shè)定該周邊裝置時脈(120)的該裝置(140)包括一振蕩器，該振蕩器系連接于該復(fù)數(shù)個周邊裝置之一，且藉由一輸出時脈頻率以產(chǎn)生一時脈信號，該相關(guān)周邊裝置(120)系藉由該輸出時脈頻率以計算時脈。
12.如權(quán)利要求第10項所述之電子電路，其中用以設(shè)定該周邊裝置時脈(120)的該裝置(140)包括一時脈乘法器，該時脈乘法器系連接于該復(fù)數(shù)個周邊裝置之一，且藉由一輸出時脈頻率以產(chǎn)生一時脈信號，該相關(guān)周邊裝置(120)系藉由該輸出時脈頻率以計算時脈。
13.如權(quán)利要求第1至12任一項所述之電子電路，其中該控制器(110，120)包括一周邊裝置(120)以及一中央處理單元(110)，該周邊裝置(120)系用以執(zhí)行一相關(guān)工作，該中央處理單元(110)系用以驅(qū)動該周邊裝置(120)，并且該控制裝置(130，140，150)包括一第一裝置(130)以及一第二裝置(140)，該第一裝置(130)系用以設(shè)定該中央處理單元(110)賴以運作的一第一時脈，該第二裝置(140)系用以設(shè)定該周邊裝置(120)賴以運作的一第二時脈，被設(shè)定的該第一及第二時脈使得可使用之能量足夠處理該處理器工作，同時使得該周邊裝置(120)分配到能夠執(zhí)行該相關(guān)工作的一最大能量。
14.一種控制一電子電路的方法，該電子電路包括用以處理一處理器工作的一控制器(110，120)，該方法包括下列步驟決定(10)該控制器(110，120)之可使用能量；以及藉由該控制器(110，120)之可使用能量以控制(20)該控制器(110，120)。
全文摘要
本案系指一種電子電路包括一控制器以及一能量決定裝置，其中控制器系用以處理一處理器工作，能量決定裝置系用以決定控制器之可使用能量，亦指一種電子電路的控制裝置，藉由控制器可使用之能量以控制控制器，借著這種能量控制能夠達(dá)成可使用能量的最大利用，以及因最大能量利用所產(chǎn)生的計算速度的最佳化。
文檔編號G06K19/07GK1552013SQ02811384
公開日2004年12月1日 申請日期2002年6月6日 優(yōu)先權(quán)日2001年6月6日
發(fā)明者A·埃貝, N·詹森, H·塞德拉克, A 埃貝, 呂 申請人:因芬尼昂技術(shù)股份公司