專利名稱：電能節(jié)省的制作方法
技術(shù)領(lǐng)域：
設(shè)計(jì)通用串行接口(USB)來支持電子和USB主機(jī)之間的異步連接和斷開。主機(jī)通常是計(jì)算機(jī)?？梢酝ㄟ^計(jì)算機(jī)或中央處理單元(CPU)監(jiān)控在進(jìn)入的USB電纜屏蔽上出現(xiàn)的5伏電壓來感應(yīng)連接和斷開。
一種用于監(jiān)控USB連接(諸如IntelSA110掌上裝置微處理器)的連接狀態(tài)的方法是將USB電纜連接到具有弱下拉(pull-down)的通用輸入/輸出(GPIO)。當(dāng)電纜狀態(tài)改變(連接到斷開，或反之亦然)，則GPIO改變狀態(tài)(對(duì)于連接是從低到高，而對(duì)斷開則反之)。這種狀態(tài)變化可以產(chǎn)生對(duì)控制器的中斷和采取的合適步驟。在斷開的情況中，中斷導(dǎo)致USB輸入被禁用以防止由于浮動(dòng)輸入產(chǎn)生的功率浪費(fèi)。
能連接到主機(jī)的許多低功率裝置具有休眠(SLEEP)模式，由此在I/O電路保持上電的同時(shí)將裝置中到CPU或控制器的電源切斷。在這種條件下，到USB和某些GPIO端口的輸入通常不斷電，從而它們可以保持能夠檢測(cè)叫醒(WAKEUP)信號(hào)或用于其它目的。在休眠期間，這些輸入可以從狀態(tài)浮動(dòng)到狀態(tài)，而同時(shí)等待來自主機(jī)的叫醒信號(hào)，因此導(dǎo)致電能的浪費(fèi)。此外，可以在休眠期間除去或脫離USB電纜，該情況應(yīng)是裝置能識(shí)別的。
在某些裝置的輸入上設(shè)置下拉和上拉(pull-up)以防止浮動(dòng)，但為了通過D+USB輸入叫醒裝置，外部主機(jī)必須將D+線拉下/上100ms，這導(dǎo)致了裝置中電能的消耗同時(shí)由外部裝置克服上拉/下拉。對(duì)于主機(jī)對(duì)抗(fighting)集成電路上的內(nèi)部平方裝置(internal square device)，諸如，晶體管，耗用電流可以從150uA到1mA。
附圖概述

圖1是實(shí)例性實(shí)施例的電路圖。
具體實(shí)施例方式
參考圖1，示出了USB電纜斷開和叫醒模式電源節(jié)省電路10的實(shí)例性實(shí)施例，如微芯片中所實(shí)現(xiàn)。電路10具有兩個(gè)主要部分保持器級(jí)11和輸出緩沖級(jí)13。從電源15和接地17向電路10供電。電路具有信號(hào)啟用(ENABLE)12、數(shù)據(jù)(DATA)14、休眠(SLEEP)16、PAD18、PAD輸入20和USB主機(jī)22。(PAD簡(jiǎn)單地指集成電路芯片上的信號(hào)線，它通過薄結(jié)合導(dǎo)線連接到集成電路組。在這種情況中，PAD可連接到外部USB主機(jī)。)輸出緩沖級(jí)包括緩沖控制電路24，它控制輸出環(huán)境驅(qū)動(dòng)器26和28。弱上拉裝置30用作可控制的弱上拉，而弱下拉裝置32用作可控制的弱下拉。在集成電路中，這些可以作為平方裝置(晶體管)實(shí)現(xiàn)?！叭酢北硎颈３制骷?jí)11僅提供有限的電流來保持特定的邏輯狀態(tài)，該電流可以由USB主機(jī)22克服而將保持器級(jí)11上驅(qū)動(dòng)到不同的邏輯狀態(tài)。通常，該電流在100uA到1.5mA的范圍內(nèi)。
當(dāng)休眠16是高時(shí)，保持器級(jí)11弱地保持PAD18的最近時(shí)間的狀態(tài)(the last intime state of PAD 18)。弱表示保持器級(jí)11僅提供有限的電流來保持特定的邏輯狀態(tài)，該電流可以由USB主機(jī)22克服。通常，該電流在100uA到1.5mA的范圍之內(nèi)。當(dāng)休眠16是低時(shí)，禁用保持器級(jí)11的保持功能。
與非(NAND)門34具有休眠信號(hào)16作為一個(gè)輸入，而或非(NOR)門36具有由反相緩沖38反相的反相休眠16作為一個(gè)輸入。
只要休眠16是低，則NAND門34的輸出是高，關(guān)閉可控制的弱上拉裝置30，而通過反相的休眠16將NOR門34的輸出驅(qū)動(dòng)成低，關(guān)閉弱可控制的下拉32。只要休眠16是低，這有效地禁用了保持器級(jí)的保持功能。
當(dāng)休眠是高時(shí)，NAND門34的輸出取決于PAD18的狀態(tài)如果PAD18是高，則NAND門34的輸出46是低，打開可控制的弱上拉裝置30(同時(shí)關(guān)閉可控制弱下拉32)鎖存和保持PAD18高。如果PAD是低，則NAND門34的輸出46是高，關(guān)閉可控制的弱上拉裝置30(同時(shí)打開可控制的弱下拉32)。
類似地，當(dāng)休眠16是高時(shí)，來自反相緩沖42的反相休眠16是低，因此使得NOR門36的輸出48取決于PAD18的狀態(tài)。如果PAD18是高，則NOR門36的輸出48是低，關(guān)閉可控制的弱下拉32。當(dāng)(例如，通過USB主機(jī)22)將PAD18驅(qū)動(dòng)成低時(shí)，NOR門36的輸出48是高，因此打開了可控制的弱下拉32。
當(dāng)休眠16是高時(shí)，無論P(yáng)AD18的弱保持的狀態(tài)是什么，在本地裝置控制數(shù)據(jù)線期間，如果PAD18或者由USB主機(jī)22驅(qū)動(dòng)到不同狀態(tài)或者在啟用期間驅(qū)動(dòng)成高，在暫時(shí)的間隔之后，保持器級(jí)11變化成并保持PAD18中USB主機(jī)22的新(最近)狀態(tài)。USB主機(jī)22應(yīng)能夠提供足夠的電流以能克服PAD18的弱保持的狀態(tài)。
當(dāng)可控制的弱上拉裝置30是開時(shí)，可控制的弱下拉裝置32是關(guān)，反之亦然。當(dāng)休眠16是低時(shí)，它們都是關(guān)，因此禁用保持器11級(jí)。
當(dāng)啟用12是高而休眠16是低時(shí)，PAD18由輸出緩沖13控制，該輸出緩沖包括輸出緩沖驅(qū)動(dòng)器26和28。當(dāng)啟用12和休眠16都是低(收聽模式)時(shí)，PAD18可以由USB主機(jī)22驅(qū)動(dòng)并關(guān)閉輸出緩沖26和28。不管啟用12的狀態(tài)，當(dāng)休眠16是高時(shí)，PAD18弱地保持在其最近的狀態(tài)。如果，當(dāng)休眠16是高時(shí)，USB主機(jī)22將PAD18驅(qū)動(dòng)成高(如果所保存的狀態(tài)是低，則克服弱下拉)，可以叫醒本地裝置CPU(未示出)。
使用這種類型的電路可以無需使用貴重的GPIO電路系統(tǒng)簡(jiǎn)單地用于電纜檢測(cè)。電纜檢測(cè)可以由軟件超時(shí)條件進(jìn)行。
表1示出電路的邏輯狀態(tài)表。對(duì)芯片的參考涉及本地裝置CPU(未示出)。
表1

符號(hào)表D＝數(shù)據(jù)EN＝啟用Z＝＞三態(tài)的*＝＞未確定X＝＞或高或低W＝＞弱信號(hào)強(qiáng)度。
WX表示弱地驅(qū)動(dòng)高或低。當(dāng)休眠16是高時(shí)，當(dāng)PAD18＝WX，它弱地保持最近發(fā)出/入的無論什么，但這可以由USB主機(jī)22超過。例如，如果當(dāng)EN＝0時(shí)USB主機(jī)22驅(qū)動(dòng)1并隨后轉(zhuǎn)到Z，則PAD18將保持在W1。如果USB主機(jī)22處于Z且EN＝1且芯片驅(qū)動(dòng)0通過數(shù)據(jù)14到PAD18，則在EN＝0之后該0將PAD18中保持為WO。
雖然休眠是高，但弱地保持PAD18的狀態(tài)并防止其浮動(dòng)，只要它不被PAD驅(qū)動(dòng)。
其它的實(shí)施例都在權(quán)利要求書的范圍之內(nèi)。例如，電路可以由分散的電子裝置而非在微芯片中實(shí)現(xiàn)?？煽刂频娜跎侠b置和可控制的弱下拉裝置可以包括電阻元件。
權(quán)利要求
1.一種電路，其特征在于，包括PAD信號(hào)線，可連接到外部主機(jī)線；保持器級(jí)，被配置來響應(yīng)外部主機(jī)信號(hào)的狀態(tài)變化將PAD信號(hào)線保持在弱保持狀態(tài)中。
2.如權(quán)利要求1所述的電路，其特征在于，所述弱保持狀態(tài)是外部信號(hào)在時(shí)間上最后的狀態(tài)。
3.如權(quán)利要求1所述的電路，其特征在于，所述保持器電極包括至少一個(gè)可控制的弱上拉裝置和至少一個(gè)可控制的弱下拉裝置。
4.如權(quán)利要求3所述的電路，其特征在于，還包括電路系統(tǒng)，其配置使得在弱上拉裝置啟用時(shí)禁用所述至少一個(gè)弱下拉裝置，而如果弱下拉裝置變成啟用時(shí)則禁用所述至少一個(gè)弱上拉裝置。
5.如權(quán)利要求3所述的電路，其特征在于，所述至少一個(gè)可控制的弱上拉裝置的控制包括休眠信號(hào)和PAD信號(hào)的邏輯NAND，而所述至少一個(gè)可控制的弱下拉裝置的控制包括反相休眠信號(hào)和PAD信號(hào)的邏輯NOR。
6.如權(quán)利要求1所述的電路，其特征在于，還包括可控制的輸出緩沖級(jí)，它能驅(qū)動(dòng)PAD信號(hào)的狀態(tài)，并具有根據(jù)啟用信號(hào)的狀態(tài)啟用和禁用輸出緩沖級(jí)的電路系統(tǒng)。
7.如權(quán)利要求1所述的電路，其特征在于，還包括休眠信號(hào)，它能啟用和禁用保持器級(jí)。
8.如權(quán)利要求7所述的電路，其特征在于，還包括根據(jù)休眠信號(hào)的狀態(tài)控制所述至少一個(gè)弱上拉和所述至少一個(gè)弱下拉裝置。
9.一種方法，其特征在于，包括感應(yīng)外部信號(hào)的狀態(tài)；將外部信號(hào)的狀態(tài)存儲(chǔ)于PAD信號(hào)中，所述PAD信號(hào)由保持器級(jí)弱保持在所保存的狀態(tài)中；弱保持的PAD信號(hào)響應(yīng)外部信號(hào)的狀態(tài)變化。
10.如權(quán)利要求9所述的方法，其特征在于，PAD信號(hào)的弱保持狀態(tài)可由外部信號(hào)克服。
11.如權(quán)利要求9所述的方法，其特征在于，還包括使用至少一個(gè)可控制的弱上拉裝置和至少一個(gè)可控制的弱下拉裝置來實(shí)現(xiàn)保持器級(jí)。
12.如權(quán)利要求11所述的方法，其特征在于，還包括當(dāng)啟用所述至少一個(gè)弱上拉裝置時(shí)禁用所述至少一個(gè)弱下拉裝置，和當(dāng)啟用所述至少一個(gè)弱上拉裝置時(shí)，禁用所述至少一個(gè)弱上拉裝置。
13.如權(quán)利要求12所述的方法，其特征在于，還包括用PAD信號(hào)和休眠信號(hào)的邏輯NAND控制弱上拉裝置，和用反相的休眠信號(hào)和PAD信號(hào)的邏輯NOR控制所述至少一個(gè)弱下拉裝置。
14.如權(quán)利要求9所述的方法，其特征在于，還包括根據(jù)休眠信號(hào)的狀態(tài)啟用和禁用所述保持器級(jí)。
15.如權(quán)利要求13所述的方法，其特征在于，還包括根據(jù)休眠信號(hào)的狀態(tài)打開和關(guān)閉所述至少一個(gè)弱上拉和至少一個(gè)弱下拉裝置。
16.如權(quán)利要求15所述的方法，其特征在于，還包括用集成電路中的平方裝置實(shí)現(xiàn)可控制的弱上拉裝置和可控制的弱下拉裝置。
17.一種系統(tǒng)，其特征在于，包括PAD信號(hào)線和外部信號(hào)線；電子電路系統(tǒng)，它包括保持器級(jí)，被配置來響應(yīng)外部信號(hào)線的狀態(tài)變化將PAD信號(hào)線弱保持在所存儲(chǔ)的狀態(tài)。
18.如權(quán)利要求17所述的系統(tǒng)，其特征在于，弱保持的PAD信號(hào)狀態(tài)是PAD信號(hào)線在時(shí)間上最后的狀態(tài)。
19.如權(quán)利要求17所述的系統(tǒng)，其特征在于，保持器級(jí)包括至少一個(gè)可控制的弱上拉裝置和至少一個(gè)可控制的弱下拉裝置。
20.如權(quán)利要求19所述的系統(tǒng)，其特征在于，包括控制電路系統(tǒng)，被配置來如果啟用所述至少一個(gè)可控制的弱上拉，則禁用所述至少一個(gè)可控制的弱下拉裝置，以及如果所述至少一個(gè)可控制的弱下拉裝置變成啟用，則禁用所述至少一個(gè)可控制的弱上拉裝置。
21.如權(quán)利要求17所述的系統(tǒng)，其特征在于，以集成電路實(shí)現(xiàn)所述電路系統(tǒng)。
22.如權(quán)利要求21所述的系統(tǒng)，其特征在于，可控制的弱上拉裝置和可控制的弱下拉裝置是平方裝置。
23.如權(quán)利要求20所述的系統(tǒng)，其特征在于，還包括休眠信號(hào)線和控制電路系統(tǒng)，被配置來根據(jù)休眠信號(hào)的狀態(tài)禁用和啟用所述保持器級(jí)。
全文摘要
通過將信號(hào)線弱保持在其最后的時(shí)間狀態(tài)實(shí)現(xiàn)電源節(jié)省方法，它被響應(yīng)并可以由外部信號(hào)的狀態(tài)克服。在休眠模式期間，弱保持的信號(hào)線狀態(tài)使用可控制的弱上拉或下拉裝置跟蹤并保持外部信號(hào)，從而弱保持的狀態(tài)可以由具有稍許電能消耗消耗的外部驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)成不同狀態(tài)。當(dāng)休眠模式關(guān)閉時(shí)，保持器功能被禁用且可以內(nèi)部地或外部地根據(jù)啟用線的狀態(tài)驅(qū)動(dòng)信號(hào)線。
文檔編號(hào)G06F3/00GK1533528SQ02814465
公開日2004年9月29日 申請(qǐng)日期2002年7月11日 優(yōu)先權(quán)日2001年7月18日
發(fā)明者G·羅斯, J·菲德勒, Z·安薩努拉, G 羅斯, 呂 申請(qǐng)人:英特爾公司