專利名稱：將收發(fā)機(jī)存儲(chǔ)介質(zhì)中的數(shù)據(jù)自動(dòng)備份的微機(jī)系統(tǒng)及收發(fā)機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及根據(jù)來(lái)自主設(shè)備(host device)的要求通過(guò)存儲(chǔ)介質(zhì)收發(fā)數(shù)據(jù)的以太網(wǎng)(R)的收發(fā)機(jī)，具體涉及把寫入到收發(fā)機(jī)內(nèi)存儲(chǔ)介質(zhì)上的數(shù)據(jù)自動(dòng)進(jìn)行備份的微型計(jì)算機(jī)(微機(jī))系統(tǒng)及其使用的收發(fā)機(jī)。


圖1是為了說(shuō)明主設(shè)備與MDIO接口之間的數(shù)據(jù)傳送的示圖。主設(shè)備與搭載了MDIO接口的多個(gè)系統(tǒng)(以下簡(jiǎn)稱為系統(tǒng))相連接，在多個(gè)系統(tǒng)上提供了各不相同的端口地址。并且，包含在系統(tǒng)中的存儲(chǔ)介質(zhì)被分割成數(shù)十個(gè)字的多個(gè)區(qū)域，各區(qū)域被提供不同的設(shè)備地址。主設(shè)備可以通過(guò)發(fā)送端口地址和設(shè)備地址選擇系統(tǒng)和包含在系統(tǒng)中的存儲(chǔ)介質(zhì)的區(qū)域，訪問(wèn)所要的區(qū)域。
主設(shè)備從系統(tǒng)讀出數(shù)據(jù)時(shí)，主設(shè)備對(duì)系統(tǒng)發(fā)送表示數(shù)據(jù)讀出的命令碼101、端口地址102和設(shè)備地址103。各系統(tǒng)參照端口地址102，判斷是否為對(duì)本系統(tǒng)的訪問(wèn)。如果是對(duì)本系統(tǒng)的訪問(wèn)，則參照設(shè)備地址103，從對(duì)應(yīng)于該設(shè)備地址103的存儲(chǔ)介質(zhì)的區(qū)域讀出數(shù)據(jù)105，向主設(shè)備發(fā)送。主設(shè)備發(fā)送設(shè)備地址103之后，需要在經(jīng)過(guò)轉(zhuǎn)向時(shí)間(turnaround time)104之前取得數(shù)據(jù)105。這個(gè)轉(zhuǎn)向時(shí)間104通常規(guī)定為2個(gè)時(shí)鐘周期。例如，如果使用2MHz的時(shí)鐘頻率，則系統(tǒng)必須在1μs以內(nèi)把數(shù)據(jù)105返回到主計(jì)算機(jī)上。
再者，主設(shè)備把數(shù)據(jù)寫入到系統(tǒng)內(nèi)的存儲(chǔ)介質(zhì)上時(shí)，主設(shè)備順次發(fā)送表示數(shù)據(jù)寫入的命令碼101、端口地址102、設(shè)備地址103和數(shù)據(jù)105，對(duì)應(yīng)于端口地址102的系統(tǒng)在對(duì)應(yīng)于存儲(chǔ)介質(zhì)的設(shè)備地址103的區(qū)域上寫入數(shù)據(jù)105。
如上所述，主設(shè)備在發(fā)送設(shè)備地址103之后，需要在經(jīng)過(guò)轉(zhuǎn)向時(shí)間104之前取得數(shù)據(jù)105，因此，作為存儲(chǔ)介質(zhì)一般使用可以高速存取的寄存器等。
然而，在發(fā)生瞬時(shí)停電等類的情況時(shí)，由于會(huì)丟失存儲(chǔ)介質(zhì)上的內(nèi)容，因而有必要預(yù)先備份存儲(chǔ)介質(zhì)的內(nèi)容，但在使用以前的MDIO接口的系統(tǒng)中，設(shè)有設(shè)置那樣的機(jī)構(gòu)。
本發(fā)明的另一個(gè)目的就是提供一個(gè)無(wú)需對(duì)收發(fā)機(jī)進(jìn)行特別處理，就可進(jìn)行數(shù)據(jù)備份的微型計(jì)算機(jī)系統(tǒng)。
依據(jù)本發(fā)明一個(gè)方面的微機(jī)系統(tǒng)，是包括在以太網(wǎng)(R)中所使用的收發(fā)機(jī)和對(duì)收發(fā)機(jī)內(nèi)的數(shù)據(jù)進(jìn)行備份的微型計(jì)算機(jī)這兩部分的微機(jī)系統(tǒng)，其收發(fā)機(jī)部分包括與外部之間進(jìn)行數(shù)據(jù)收發(fā)的接口，被寫入通過(guò)接口從外部接收的數(shù)據(jù)的一次存儲(chǔ)介質(zhì)，通過(guò)接口把從外部接收的請(qǐng)求進(jìn)行譯碼、若該請(qǐng)求是對(duì)一次存儲(chǔ)介質(zhì)的數(shù)據(jù)寫入就向微型計(jì)算機(jī)輸出中斷請(qǐng)求的譯碼器；其微型計(jì)算機(jī)部分包括二次存儲(chǔ)介質(zhì)，在接受中斷請(qǐng)求時(shí)、讀出寫入在一次存儲(chǔ)介質(zhì)上的數(shù)據(jù)并向二次存儲(chǔ)介質(zhì)寫入數(shù)據(jù)的處理器。
處理器在接受中斷請(qǐng)求時(shí)，由于讀出寫入到一次存儲(chǔ)介質(zhì)上的數(shù)據(jù)并向二次存儲(chǔ)介質(zhì)寫入數(shù)據(jù)，所以，即使在由于停電等原因丟失寫入在一次存儲(chǔ)介質(zhì)上的數(shù)據(jù)時(shí)，也可以通過(guò)把保存在二次存儲(chǔ)介質(zhì)上的數(shù)據(jù)傳送到一次存儲(chǔ)介質(zhì)上，使復(fù)原數(shù)據(jù)成為可能。
另外，由于收發(fā)機(jī)只對(duì)微型計(jì)算機(jī)輸出中斷請(qǐng)求，使數(shù)據(jù)備份，所以，收發(fā)機(jī)無(wú)需進(jìn)行特別處理，即可使數(shù)據(jù)備份成為可能。
依據(jù)本發(fā)明的另一方面的微機(jī)系統(tǒng)，是包括在以太網(wǎng)(R)中所使用的收發(fā)機(jī)和備份收發(fā)機(jī)內(nèi)的數(shù)據(jù)的微型計(jì)算機(jī)這兩部分的微機(jī)系統(tǒng)，其收發(fā)機(jī)部分包括與外部進(jìn)行數(shù)據(jù)收發(fā)的接口，通過(guò)接口寫入從外部接收的數(shù)據(jù)的一次存儲(chǔ)介質(zhì)，通過(guò)接口把從外部接收的請(qǐng)求進(jìn)行譯碼、若該請(qǐng)求是對(duì)一次存儲(chǔ)介質(zhì)的數(shù)據(jù)寫入就向微型計(jì)算機(jī)輸出中斷請(qǐng)求的譯碼器；其微型計(jì)算機(jī)部分包括在接受中斷請(qǐng)求時(shí)，讀出寫入在一次存儲(chǔ)介質(zhì)上的數(shù)據(jù)并向設(shè)置在外部的二次存儲(chǔ)介質(zhì)寫入數(shù)據(jù)的處理器。
由于二次存儲(chǔ)介質(zhì)設(shè)置在微型計(jì)算機(jī)外部，因此可設(shè)定組合在系統(tǒng)上的二次存儲(chǔ)介質(zhì)的容量和存取速度等，從而可以提高微機(jī)系統(tǒng)的通用性。
依據(jù)本發(fā)明又一方面的收發(fā)機(jī)，是在與主設(shè)備之間收發(fā)數(shù)據(jù)的收發(fā)機(jī)，其中設(shè)有與第一總線連接，與外部之間進(jìn)行數(shù)據(jù)收發(fā)的接口；在通過(guò)接口寫入從第一總線接收的數(shù)據(jù)的同時(shí)，所寫入的數(shù)據(jù)可以由微型計(jì)算機(jī)通過(guò)與第一總線不同的第二總線讀出的存儲(chǔ)介質(zhì)；通過(guò)接口接受命令碼和地址信號(hào)，對(duì)命令碼的數(shù)據(jù)寫入表示和地址信號(hào)對(duì)存儲(chǔ)介質(zhì)內(nèi)區(qū)域的指定作出判斷，并把中斷請(qǐng)求輸出到微型計(jì)算機(jī)上的譯碼器。
因而，可以把存儲(chǔ)介質(zhì)預(yù)定區(qū)域上有數(shù)據(jù)寫入的情況通知微型計(jì)算機(jī)，微型計(jì)算機(jī)就可以讀出有關(guān)數(shù)據(jù)。
圖2是表示本發(fā)明第一實(shí)施例中的微機(jī)系統(tǒng)的主要結(jié)構(gòu)的框圖。
圖3是說(shuō)明本發(fā)明第一實(shí)施例中的微機(jī)系統(tǒng)的處理步驟的流程圖。
圖4是表示本發(fā)明的第二實(shí)施例中的微機(jī)系統(tǒng)的主要結(jié)構(gòu)的框圖。
收發(fā)機(jī)15中有存取速度高的一次存儲(chǔ)介質(zhì)23；把從主設(shè)備(未作圖示)內(nèi)的串行外部接口接收的串行數(shù)據(jù)變換成并行數(shù)據(jù)、把從一次存儲(chǔ)介質(zhì)23讀出的數(shù)據(jù)變換成串行數(shù)據(jù)并向主機(jī)內(nèi)部的串行外部接口發(fā)送的串行外部接口18；對(duì)從串行外部接口18接受的命令碼101進(jìn)行譯碼的命令譯碼器20；對(duì)從串行外部接口18接受的端口地址102進(jìn)行譯碼的端口地址譯碼器21；以及對(duì)從串行外部接口18接受的設(shè)備地址103進(jìn)行譯碼的設(shè)備地址譯碼器22。
微型計(jì)算機(jī)16中有進(jìn)行對(duì)寫入到一次存儲(chǔ)介質(zhì)23的數(shù)據(jù)的備份處理等的CPU(中央處理器)28；通過(guò)數(shù)據(jù)總線26從一次存儲(chǔ)介質(zhì)23讀出數(shù)據(jù)并向CPU 28輸出、把從CPU 28輸出的數(shù)據(jù)通過(guò)數(shù)據(jù)總線26寫入到一次存儲(chǔ)介質(zhì)23的I/O(輸入/輸出)接口27；以及備份一次存儲(chǔ)介質(zhì)23的內(nèi)容的二次存儲(chǔ)介質(zhì)29。
一次存儲(chǔ)介質(zhì)23用可以高速存取的小容量寄存器、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)等來(lái)構(gòu)成。
二次存儲(chǔ)介質(zhì)29用閃速存儲(chǔ)器等非易失性存儲(chǔ)器來(lái)構(gòu)成。使用閃速存儲(chǔ)器等可以重寫的非易失性存儲(chǔ)器、即使在發(fā)生瞬時(shí)停電等事件時(shí)也可以保持?jǐn)?shù)據(jù)，即使是斷開電源，也可以保持?jǐn)?shù)據(jù)，所以通過(guò)重寫相應(yīng)的數(shù)據(jù)并更新成最新的數(shù)據(jù)，在恢復(fù)供電時(shí)，可以以最新狀態(tài)再起動(dòng)。
圖3是說(shuō)明本發(fā)明的第一實(shí)施例中的微機(jī)系統(tǒng)的處理步驟的流程圖。串行外部接口18一旦通過(guò)串行總線17接收來(lái)自主設(shè)備的命令碼101，就通過(guò)內(nèi)部總線19把命令碼101傳送到命令譯碼器20上。命令譯碼器20一旦從串行外部接口18接受命令碼101，就對(duì)命令碼101進(jìn)行譯碼(S1)，判斷該命令碼101是否表示數(shù)據(jù)寫入(S2)。
如果命令碼101是數(shù)據(jù)讀出(S2，NO)，則系統(tǒng)外部接口18對(duì)端口地址譯碼器21進(jìn)行端口地址102的指定(S3)。端口地址譯碼器21對(duì)從串行外部接口18接受的端口地址102進(jìn)行譯碼，判斷端口地址102是否符合一次存儲(chǔ)介質(zhì)23(S4)。
如果端口地址102不符合一次存儲(chǔ)介質(zhì)23(S4，No)，則回到步驟S3并再次等待端口地址102的指定。另外，如果端口地址102符合一次存儲(chǔ)介質(zhì)23(S4，Yes)，則設(shè)備地址譯碼器22從串行外部接口18接受設(shè)備地址103，通過(guò)對(duì)該設(shè)備地址103的譯碼，判斷設(shè)備地址103是否符合一次存儲(chǔ)介質(zhì)23的區(qū)域(S5)。
如果設(shè)備地址103不符合一次存儲(chǔ)介質(zhì)23的區(qū)域(S5，No)，則回到步驟S3，并再次等待端口地址102的指定。另外，如果設(shè)備地址103符合于一次存儲(chǔ)介質(zhì)23的區(qū)域(S5，Yes)，則相應(yīng)的數(shù)據(jù)從一次存儲(chǔ)介質(zhì)23上讀出，輸出到串行外部接口18上(S6)。串行外部接口18把從一次存儲(chǔ)介質(zhì)23上接受的數(shù)據(jù)通過(guò)串行總線17向主設(shè)備發(fā)送。
另外，如果命令碼是數(shù)據(jù)寫入(S2，Yes)，則串行外部接口18對(duì)端口地址譯碼器21進(jìn)行端口地址102的指定(S7)。端口地址譯碼器21對(duì)從串行外部接口18接受的端口地址102進(jìn)行譯碼，判斷端口地址102是否符合一次存儲(chǔ)介質(zhì)23(S8)。
如果端口地址102不符合一次存儲(chǔ)介質(zhì)23(S8，No)，則回到步驟S7，并再次等待端口地址102的指定。另外，如果端口地址102符合一次存儲(chǔ)介質(zhì)23(S8，Yes)，則設(shè)備地址譯碼器22從串行外部接口18接受設(shè)備地址103，通過(guò)對(duì)該設(shè)備地址103的譯碼判斷設(shè)備地址103是否符合一次存儲(chǔ)介質(zhì)23的區(qū)域(S9)。
如果設(shè)備地址103不符合一次存儲(chǔ)介質(zhì)23的區(qū)域(S9，No)，則回到S7步，并再次等待端口地址102的指定。另外，如果設(shè)備地址103符合一次存儲(chǔ)介質(zhì)23的區(qū)域(S9，Yes)，則設(shè)備地址譯碼器22對(duì)微型計(jì)算機(jī)16內(nèi)的CPU 28輸出中斷請(qǐng)求(S10)。
CPU 28一旦接受來(lái)自設(shè)備地址譯碼器22的中斷請(qǐng)求，就參照從端口地址譯碼器21輸出的端口地址102的譯碼結(jié)果24和從設(shè)備地址譯碼器22輸出的設(shè)備地址103的譯碼結(jié)果25，通過(guò)數(shù)據(jù)總線26和I/O接口27從一次存儲(chǔ)介質(zhì)23上讀出相應(yīng)數(shù)據(jù)，并寫入二次存儲(chǔ)介質(zhì)29(S11)。
當(dāng)存于一次存儲(chǔ)介質(zhì)23的數(shù)據(jù)丟失，CPU 28把備份在二次存儲(chǔ)介質(zhì)29上的數(shù)據(jù)回寫到一次存儲(chǔ)介質(zhì)上時(shí)，CPU 28從二次存儲(chǔ)介質(zhì)29讀出相應(yīng)數(shù)據(jù)，通過(guò)I/O接口27和數(shù)據(jù)總線26把相應(yīng)的數(shù)據(jù)寫入到一次存儲(chǔ)介質(zhì)23的相應(yīng)區(qū)域上。
再有，在以上的說(shuō)明中，對(duì)具有端口地址102和設(shè)備地址103的二級(jí)地址構(gòu)造的情況作了說(shuō)明，但即使在具有三級(jí)的地址構(gòu)造的場(chǎng)合，也一樣可以實(shí)現(xiàn)微機(jī)系統(tǒng)。
如上所述，依據(jù)本實(shí)施例中的微機(jī)系統(tǒng)，一旦CPU 28從設(shè)備地址譯碼器22接受中斷請(qǐng)求，就會(huì)從一次存儲(chǔ)介質(zhì)23讀出相應(yīng)數(shù)據(jù)并寫入到二次存儲(chǔ)介質(zhì)29上；因此，即使因發(fā)生瞬時(shí)停電存于一次存儲(chǔ)介質(zhì)23的數(shù)據(jù)丟失時(shí)，也可使數(shù)據(jù)得到恢復(fù)。
另外，在從設(shè)備地址譯碼器22接受中斷請(qǐng)求時(shí)，微型計(jì)算機(jī)16就自動(dòng)地備份數(shù)據(jù)，所以，收發(fā)機(jī)15無(wú)需進(jìn)行特別處理，可以和傳統(tǒng)處理方式一樣地進(jìn)行數(shù)據(jù)的收發(fā)。
再者，由于可用一個(gè)芯片構(gòu)成包含CPU 28在內(nèi)的微機(jī)系統(tǒng)，就可以用低價(jià)格實(shí)現(xiàn)接口。并且，由于微機(jī)系統(tǒng)內(nèi)藏有CPU 28，該CPU28控制的其它周邊電路也可內(nèi)藏于同一個(gè)芯片，這樣就可實(shí)現(xiàn)擴(kuò)展性和靈活性優(yōu)良的系統(tǒng)。此外，通過(guò)變更CPU 28執(zhí)行的程序就可以實(shí)現(xiàn)對(duì)應(yīng)于各種規(guī)格的接口。
再有，如果將串行外部接口18設(shè)為并行接口，通過(guò)并行總線與主設(shè)備之間進(jìn)行數(shù)據(jù)收發(fā)，則可以削減與主設(shè)備之間的數(shù)據(jù)傳送所需要的時(shí)間。(第二實(shí)施例)圖4是表示本發(fā)明第二實(shí)施例中的微機(jī)系統(tǒng)的主要結(jié)構(gòu)的框圖。該微機(jī)系統(tǒng)包括根據(jù)來(lái)自主設(shè)備(未圖示)的請(qǐng)求收發(fā)數(shù)據(jù)的收發(fā)機(jī)15和把寫入到收發(fā)機(jī)15內(nèi)的數(shù)據(jù)備份到設(shè)置在外部的二次存儲(chǔ)介質(zhì)30上的微型計(jì)算機(jī)16’。二次存儲(chǔ)介質(zhì)30是用與收發(fā)機(jī)15和微型計(jì)算機(jī)16’都不同的另外的半導(dǎo)體芯片構(gòu)成。再有，對(duì)于具有與第一實(shí)施例相同的結(jié)構(gòu)和功能的部分，采用相同的編號(hào)。
微型計(jì)算機(jī)16’包括對(duì)寫入一次存儲(chǔ)介質(zhì)23的數(shù)據(jù)進(jìn)行備份處理等的CPU 28，以及通過(guò)數(shù)據(jù)總線26從一次存儲(chǔ)介質(zhì)23讀出數(shù)據(jù)并向CPU 28輸出、把從CPU 28輸出的數(shù)據(jù)通過(guò)數(shù)據(jù)總線26寫入到一次存儲(chǔ)介質(zhì)23上的I/O接口27。
設(shè)置在微型計(jì)算機(jī)16’的外部的二次存儲(chǔ)介質(zhì)30，用閃速存儲(chǔ)器等非易失性存儲(chǔ)器構(gòu)成。
CPU 28一旦從設(shè)備地址譯碼器22接受中斷請(qǐng)求，就參照由端口地址譯碼器21產(chǎn)生的端口地址102的譯碼結(jié)果24和由設(shè)備地址譯碼器22產(chǎn)生的設(shè)備地址103的譯碼結(jié)果25，通過(guò)I/O接口27和數(shù)據(jù)總線26從一次存儲(chǔ)介質(zhì)23讀出相應(yīng)的數(shù)據(jù)，寫入到設(shè)置在微型計(jì)算機(jī)16’的外部的二次存儲(chǔ)介質(zhì)30上。
另外，當(dāng)一次存儲(chǔ)介質(zhì)23保存的數(shù)據(jù)丟失，CPU 28把備份在二次存儲(chǔ)介質(zhì)30上的數(shù)據(jù)回寫到一次存儲(chǔ)介質(zhì)上時(shí)，CPU 28從二次存儲(chǔ)介質(zhì)30讀出相應(yīng)數(shù)據(jù)，通過(guò)I/O接口27和數(shù)據(jù)總線26把相應(yīng)的數(shù)據(jù)寫入到一次存儲(chǔ)介質(zhì)23的相應(yīng)區(qū)域。
如上所述，依據(jù)本實(shí)施例中的微機(jī)系統(tǒng)，由于把二次存儲(chǔ)介質(zhì)30設(shè)置在微型計(jì)算機(jī)16的外部，因而除了具有第一實(shí)施例中說(shuō)明的效果外，可以連接任意容量和任何存取速度的存儲(chǔ)介質(zhì)，從而可以提高微機(jī)系統(tǒng)的通用性。
權(quán)利要求
1.一種包含網(wǎng)絡(luò)中使用的收發(fā)機(jī)和對(duì)該收發(fā)機(jī)內(nèi)的數(shù)據(jù)進(jìn)行備份的微型計(jì)算機(jī)的微型計(jì)算機(jī)系統(tǒng)，其中設(shè)有所述收發(fā)機(jī)與外部之間進(jìn)行數(shù)據(jù)收發(fā)的接口，被寫入經(jīng)所述接口從外部接收的數(shù)據(jù)的一次存儲(chǔ)介質(zhì)，以及對(duì)經(jīng)所述接口從外部接收的請(qǐng)求進(jìn)行譯碼，如該請(qǐng)求是關(guān)于對(duì)所述一次存儲(chǔ)介質(zhì)的數(shù)據(jù)寫入的請(qǐng)求、則向所述微型計(jì)算機(jī)輸出中斷請(qǐng)求的譯碼器；所述微型計(jì)算機(jī)包含二次存儲(chǔ)介質(zhì)，以及在收到所述中斷請(qǐng)求時(shí)，讀出寫入了所述一次存儲(chǔ)介質(zhì)的數(shù)據(jù)并將數(shù)據(jù)寫入所述二次存儲(chǔ)介質(zhì)的處理器。
2.如權(quán)利要求1所述的微型計(jì)算機(jī)系統(tǒng)，其特征在于所述譯碼器包括，對(duì)經(jīng)所述接口從外部接收的命令碼進(jìn)行譯碼的命令譯碼器；對(duì)經(jīng)所述接口從外部接收的端口地址進(jìn)行譯碼的端口地址譯碼器；以及對(duì)經(jīng)所述接口從外部接收的設(shè)備地址進(jìn)行譯碼，如譯碼結(jié)果符合所述一次存儲(chǔ)介質(zhì)、則向所述微型計(jì)算機(jī)輸出中斷請(qǐng)求的設(shè)備地址譯碼器。
3.如權(quán)利要求2所述的微型計(jì)算機(jī)系統(tǒng)，其特征在于所述處理器收到所述中斷請(qǐng)求時(shí)，參照由所述端口地址譯碼器和所述設(shè)備地址譯碼器產(chǎn)生的譯碼結(jié)果，從所述一次存儲(chǔ)介質(zhì)讀出數(shù)據(jù)并寫入所述二次存儲(chǔ)介質(zhì)。
4.如權(quán)利要求1所述的微型計(jì)算機(jī)系統(tǒng)，其特征在于所述接口以串行方式收發(fā)數(shù)據(jù)。
5.一種包含網(wǎng)絡(luò)中使用的收發(fā)機(jī)和對(duì)該收發(fā)機(jī)內(nèi)的數(shù)據(jù)進(jìn)行備份的微型計(jì)算機(jī)的微型計(jì)算機(jī)系統(tǒng)，其中設(shè)有所述收發(fā)機(jī)與外部之間進(jìn)行數(shù)據(jù)收發(fā)的接口；被寫入經(jīng)所述接口從外部接收的數(shù)據(jù)的一次存儲(chǔ)介質(zhì)；以及對(duì)經(jīng)所述接口從外部接收的請(qǐng)求進(jìn)行譯碼，如該請(qǐng)求是關(guān)于對(duì)所述一次存儲(chǔ)介質(zhì)的數(shù)據(jù)寫入的請(qǐng)求、則向所述微型計(jì)算機(jī)輸出中斷請(qǐng)求的譯碼器；所述微型計(jì)算機(jī)包含在收到所述中斷請(qǐng)求時(shí)，讀出寫入在所述一次存儲(chǔ)介質(zhì)上的數(shù)據(jù)并向設(shè)置在外部的二次存儲(chǔ)介質(zhì)寫入數(shù)據(jù)的處理器。
6.如權(quán)利要求5所述的微型計(jì)算機(jī)系統(tǒng)，其特征在于所述譯碼器包括，對(duì)經(jīng)所述接口從外部接收的命令碼進(jìn)行譯碼的命令譯碼器；對(duì)經(jīng)所述接口從外部接收的端口地址進(jìn)行譯碼的端口地址譯碼器；以及對(duì)經(jīng)所述接口從外部接收的設(shè)備地址進(jìn)行譯碼，如果譯碼結(jié)果符合所述一次存儲(chǔ)介質(zhì)、則向所述微型計(jì)算機(jī)輸出中斷請(qǐng)求的設(shè)備地址譯碼器。
7.如權(quán)利要求6所述的微型計(jì)算機(jī)系統(tǒng)，其特征在于所述處理器在收到所述中斷請(qǐng)求時(shí)，參照由所述端口地址譯碼器和所述設(shè)備地址譯碼器產(chǎn)生的譯碼結(jié)果，從所述一次存儲(chǔ)介質(zhì)讀出數(shù)據(jù)并寫入到所述二次存儲(chǔ)介質(zhì)。
8.如權(quán)利要求5所述的微型計(jì)算機(jī)系統(tǒng)，其特征在于所述接口以串行方式收發(fā)數(shù)據(jù)。
9.一種在與主機(jī)設(shè)備之間收發(fā)數(shù)據(jù)的收發(fā)機(jī)，其中設(shè)有連接于第一總線的、與外部進(jìn)行數(shù)據(jù)收發(fā)的接口；可在經(jīng)所述接口從所述第一總線接收的數(shù)據(jù)被寫入的同時(shí)，用微型計(jì)算機(jī)經(jīng)由與所述第一總線不同的第二總線讀出所述寫入數(shù)據(jù)的存儲(chǔ)介質(zhì)；以及經(jīng)所述接口接受命令碼和地址信號(hào)，判斷所述命令碼表示數(shù)據(jù)寫入、所述地址信號(hào)指定所述存儲(chǔ)介質(zhì)內(nèi)區(qū)域的情況，然后向所述微型計(jì)算機(jī)輸出中斷請(qǐng)求的譯碼器。
全文摘要
微型計(jì)算機(jī)系統(tǒng)由以太網(wǎng)中使用的收發(fā)機(jī)(15)和對(duì)收發(fā)機(jī)(15)內(nèi)的數(shù)據(jù)進(jìn)行備份的微型計(jì)算機(jī)(16)組成。一旦收發(fā)機(jī)(15)收到來(lái)自主設(shè)備的對(duì)一次存儲(chǔ)介質(zhì)(23)的數(shù)據(jù)寫入請(qǐng)求，就向微型計(jì)算機(jī)(16)輸出中斷請(qǐng)求。微型計(jì)算機(jī)(16)收到中斷請(qǐng)求時(shí)，就從一次存儲(chǔ)介質(zhì)(23)讀出已寫入的數(shù)據(jù)并將數(shù)據(jù)寫入到二次存儲(chǔ)介質(zhì)(29)。因而，即使在由于瞬時(shí)停電等原因使寫入一次存儲(chǔ)介質(zhì)(23)的數(shù)據(jù)丟失的情況下，也可以恢復(fù)一次存儲(chǔ)介質(zhì)(23)的數(shù)據(jù)。
文檔編號(hào)G06F11/14GK1452354SQ03104358
公開日2003年10月29日 申請(qǐng)日期2003年2月8日 優(yōu)先權(quán)日2002年4月17日
發(fā)明者森脅升平, 畔川善郁, 千葉修 申請(qǐng)人:三菱電機(jī)株式會(huì)社