專利名稱：具有快擦寫類存儲器芯體的電可擦可編程只讀存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電可擦只讀存儲器(EEPROM)，尤其涉及該類器件的內(nèi)部結(jié)構(gòu)。
背景技術(shù)：
EEPROM具有電編程和擦除能力，且即使在電源去除后仍能保留其數(shù)據(jù)。然而，這種器件每個存儲單元可以編程和擦除的次數(shù)會受到限制，一般局限于幾千次編程和擦除周期。一個完整的存儲單位，諸如一個字節(jié)或一組字節(jié)，在新的信息能被寫入存儲單位的任何一個位或一組位之前，必須持續(xù)一個擦除周期。
全特征EEPROM乃為這樣一些EEPROM，它們作為一個存儲系統(tǒng)的部分，其儲存單位長度相當(dāng)于存儲單元的一個字節(jié)，因而，一次就提供寫入存取存儲器一個字節(jié)的最小值。這允許將它們的編程和擦除周期僅僅局限于需要改變的那些字節(jié)，并由此提高存儲元件的壽命。從用戶的觀點(diǎn)來看，由于其僅需對EEPROM交流以下數(shù)據(jù)，即希望編程和訪問待存放的數(shù)據(jù)，故全特征EEPROM的字節(jié)尋址能力也使編程得到簡化。然而，如果整個芯片需要重新編程，那么對每個改過的字節(jié)進(jìn)行編程、擦除、然后重新編程可能需要較長的編程時間。此外，由于其較復(fù)雜的選擇電路系統(tǒng)，全特征EEPROM在存儲密度和成本有效性方面仍落后于其它半導(dǎo)體存儲器技術(shù)。一個全特征EEPROM存儲器系統(tǒng)包括存儲單元的芯體陣列，每個單元包括一與可變閾值NMOS晶體管相串聯(lián)的選擇晶體管。該陣列結(jié)構(gòu)成許多行和列，其交叉點(diǎn)就構(gòu)成存儲單元的地址位置。


圖1表示一個典型的現(xiàn)有技術(shù)的全特征EEPROM的芯體結(jié)構(gòu)。一行存儲單元由電耦合到一行中所有單元選擇晶體管21之控制極的專用字線11所確定，它相當(dāng)于可尋址空間中的一個存儲頁面。每個單元選擇晶體管21連同串聯(lián)的可變閾值晶體管19，構(gòu)成一個能夠存儲一位信息的存儲單元。當(dāng)字線11激活時，選擇晶體管21將其串聯(lián)的可變閾值晶體管19電耦合到位線25上，后者用以讀取存儲在所述可變閾值晶體管19內(nèi)的信息。由于全特征EEPROM的字節(jié)尋址能力，現(xiàn)有技術(shù)的全特征EEPROM的內(nèi)部數(shù)據(jù)結(jié)構(gòu)局限于8位，構(gòu)成一個字節(jié)。將施加讀取、編程和擦除電壓于存儲單元可變閾值晶體管19之控制極的讀出線15截成幾段，使8個相鄰的存儲可變閾值晶體管的控制柵極或一個字節(jié)27耦合在一起。這種數(shù)據(jù)結(jié)構(gòu)需要為存儲單元的每個字節(jié)采用額外的字節(jié)選擇列線13和字節(jié)選擇晶體管17，以便在編程期間，只有一個讀出線段并由此只有一個字節(jié)可以通過字節(jié)選擇列線和字節(jié)選擇晶體管單獨(dú)加以選擇。該字節(jié)選擇晶體管17需相對較大的硅片面積。此外，全特征EEPROM通常需要某種誤差校正工具，為了檢測和恢復(fù)8位數(shù)據(jù)字的一個丟失的位，需要4個奇偶位，而使芯體存儲器面積增加約50％。上述傳統(tǒng)的全特征EEPROM的結(jié)構(gòu)特性使它的存儲密度迄今局限于一兆位。
快擦寫(flash)EEPROM的出現(xiàn)對與全特征EEPROM有關(guān)的存儲密度問題提供了某些解決方法?？觳翆慐EPROM每一存儲單元采用一或兩個晶體管，但雖不包含字節(jié)選擇列線和字節(jié)選擇晶體管。采用此方法，快擦寫EEPROM取得比全特征EEPROM更緊湊的設(shè)計(jì)，但它們并不是字節(jié)可編程的。快擦寫EEPROM具有由存儲單元塊或段組成的最小寫入單元，通常，這些塊包括一或多行存儲陣列。快擦寫EEPROM通過輸出而不是通過字節(jié)對其各列分組。即所有字的各個位0都相鄰近。這樣，快擦寫EEPROM就取消了全特征EEPROM的字節(jié)選擇線和字節(jié)選擇晶體管，由此可以實(shí)現(xiàn)較高的密度。然而，快擦寫EEPROM的大存儲塊限制了整個芯片的壽命。為了對存儲塊的一個字節(jié)重新編程，首先必須將整個塊讀入一個暫時的保存存儲器，通常為高速緩沖存儲器，然后在保存的高速緩沖存儲器內(nèi)對上述字節(jié)進(jìn)行編輯，在保存的高速緩沖存儲器內(nèi)的數(shù)據(jù)可以寫回同一快擦寫存儲塊之前，整個快擦寫存儲塊在經(jīng)歷著擦除周期，這樣就使許多存儲單元處于不必要的擦除/寫入周期，不能充分利用可用系統(tǒng)的高速緩沖存儲器空間。另外，如果一次只有少數(shù)字節(jié)需要重編程，則對不必擦除/寫入的額外字節(jié)的需要會增加快擦寫芯片的平均編程時間。
某些現(xiàn)有技術(shù)的器件已經(jīng)試圖在全特征EEPROM與快擦寫EEPROM之間找到一種折衷。授權(quán)給Rao的第4949309號美國專利提供了一種芯片，它帶有全特征和快擦寫編程模式兩者。該設(shè)計(jì)取消了傳統(tǒng)EEPROM存儲單元中的選擇晶體管，以替換較復(fù)雜的字線解碼方案，但保留了字節(jié)選擇線和字節(jié)選擇晶體管，并為每對字線配備了附加的大容量擦除線和大容量擦除晶體管。Radjy的第5191556號美國專利披露了一種將快擦寫存儲塊的容量減小到單個存儲頁面，即存儲單元之一行的方法。Talreja的第5317535號美國專利討論了一種將EEPROM的數(shù)據(jù)格式從8位增加到16位的方案。Gupta的第5353248號美國專利描述了一種SRAM，具有在同一芯片上相等容量的備用快擦寫存儲器。這雖然簡化了編程，但未能有效地利用快擦寫存儲器。Fujita等人的第5359569號美國專利在計(jì)算機(jī)插件板上結(jié)合了高速緩沖存儲器和控制單元來進(jìn)行對多個快擦寫元件的存取管理，從用戶的觀點(diǎn)來看，它簡化了對快擦寫存儲器的編程。
本發(fā)明的目的在于提供一種EEPROM，它具有全特征功能，能夠達(dá)到高密度，同時減少存儲單元所經(jīng)歷緊張編程和擦除周期的次數(shù)。
本發(fā)明的另一個目的在于改善全特征EEPROM的數(shù)據(jù)寫-通速度。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，為全特征結(jié)構(gòu)中的區(qū)段可擦EEPROM提供一種新的內(nèi)部結(jié)構(gòu)。這種EEPROM的存儲器陣列分割為存儲頁面，每個存儲頁面進(jìn)一步劃分為多個可選擇擦除的頁面區(qū)段。每個頁面區(qū)段包含多個可獨(dú)立讀取-尋址的多字節(jié)數(shù)據(jù)字。該頁面區(qū)段是最小的可編程-尋址的數(shù)據(jù)單位。頁面區(qū)段的采用減少了存儲頁面內(nèi)未選數(shù)據(jù)字節(jié)的數(shù)量，后者當(dāng)同一存儲頁面內(nèi)的另一個字節(jié)需要重編程時，必須經(jīng)歷擦除和編程周期。此外，相對于全特征EEPROM需要為存儲單元的每個字節(jié)提供一條選擇線和選擇器件，本發(fā)明僅需要為多字頁面區(qū)段提供一條選擇線和選擇器件。同樣，本發(fā)明通過輸出組織一個頁面區(qū)段內(nèi)的位，其中同一頁面區(qū)段內(nèi)的所有位0列都是相鄰的，而不是如現(xiàn)有技術(shù)的全特征EEPROM那樣通過字節(jié)進(jìn)行，其中一個字節(jié)的位0至位7都必須相鄰。
現(xiàn)有技術(shù)的存儲器采用誤差校正編碼ECC部件，一般每字節(jié)至少校正一位。本發(fā)明采用一種ECC部件，使每一多字節(jié)數(shù)據(jù)字校正一位，由此減少了每數(shù)據(jù)字節(jié)ECC位的數(shù)目。另外，對用戶來說，本發(fā)明結(jié)合有對任何存儲器字的自動刷新，該字需要采用ECC部件恢復(fù)任何錯讀的數(shù)據(jù)位。
本發(fā)明結(jié)合一組鎖存器，用以控制對頁面區(qū)段讀出線的激活。這使施加高壓加到讀出線同時維持字線上低的電壓成為可能。
本發(fā)明的結(jié)構(gòu)可以同時編程和擦除一存儲頁面內(nèi)的任一或全部頁面區(qū)段，該存儲頁面實(shí)際上相應(yīng)于一個存儲芯體的行。這通過附加一個板上低電壓寫高速緩沖存儲器加以實(shí)現(xiàn)，該寫高速緩沖存儲器在用戶與主存儲芯體之間起著緩沖器的作用。因這改進(jìn)了寫通時間，用戶可以將連續(xù)的數(shù)據(jù)字快速寫入高速緩沖存儲器，故其改進(jìn)了寫通時間。寫高速緩沖存儲器具有與EEPROM存儲芯體的多字節(jié)結(jié)構(gòu)相關(guān)的多字節(jié)字結(jié)構(gòu)。其容量相當(dāng)于存儲芯體的一個存儲頁面，但將數(shù)據(jù)流中的數(shù)據(jù)從字節(jié)水平變換為多字節(jié)字水平。寫高速緩沖存儲器以字節(jié)形式接收來自用戶的數(shù)據(jù)，并通過使用字節(jié)標(biāo)志保持所有新數(shù)據(jù)的蹤跡。當(dāng)用戶結(jié)束輸入新的數(shù)據(jù)時，最后鎖存的新輸入數(shù)據(jù)的行地址、高地址位確定了芯體存儲頁面，即對應(yīng)于輸入地址的行。然后，寫高速緩沖存儲器通過ECC部件，按多字節(jié)字速率從所選存儲芯體行接收所有的前數(shù)據(jù)至高速緩沖存儲器，以確證不用讀自存儲芯體的老數(shù)據(jù)來額外寫進(jìn)新輸入的數(shù)據(jù)。通過采用頁面區(qū)段標(biāo)志和/或ECC誤差信號ERR，于是該器件僅僅修復(fù)寫高速緩沖存儲器內(nèi)的那些頁面區(qū)段，它們接收新的數(shù)據(jù)，或需要ECC部件去恢復(fù)被丟失的數(shù)據(jù)。這樣，寫高速緩沖存儲器就具有了字節(jié)以及多字節(jié)數(shù)據(jù)字的寫尋址能力和多字節(jié)數(shù)據(jù)字的讀尋址能力。
附圖概述圖1是現(xiàn)有技術(shù)的全特征EEPROM芯體陣列晶體管層的一部分示意圖。
圖2是根據(jù)本發(fā)明構(gòu)成的類似快擦寫EEPROM芯體一部分中晶體管層的示意圖。
圖3是本發(fā)明的EEPROM器件的示意性方框圖，它結(jié)合了按圖2構(gòu)成的存儲芯體，以及為該芯體提供全特征寫取的外部邏輯。
圖4A-4C是根據(jù)本發(fā)明的一個寫狀態(tài)機(jī)的操作流程圖。
完成本發(fā)明的最佳方式參見圖2，專用于本發(fā)明的EEPROM結(jié)構(gòu)的一個存儲芯體構(gòu)造，將一個存儲頁面，即一行內(nèi)的所有存儲單元劃分為2個、4個或多個頁面區(qū)段33。每個存儲單元均包括一串聯(lián)連接到可變閾值存儲晶體管24的單元選擇晶體管22。較佳的EEPROM結(jié)構(gòu)采用16位或32位的內(nèi)部數(shù)據(jù)字結(jié)構(gòu)，同時保留8位外部的字節(jié)讀/寫尋址能力。該新的芯體構(gòu)造不是通過字節(jié)或字，而是通過頁面區(qū)段33將字線分組，而每個頁面區(qū)段33由多個數(shù)據(jù)字組成，以便不再采用字節(jié)選擇線和字節(jié)選擇晶體管。
新的結(jié)構(gòu)代之以采用頁面區(qū)段選擇線37和頁面區(qū)段選擇器件，它作為每個頁面區(qū)段33的選擇鎖存器用，由此減少或取消采用耗盡型選擇晶體管。此外，前面所述的頁面區(qū)段選擇器件可以選擇晶體管40加以實(shí)現(xiàn)，如圖2所示。每個頁面區(qū)段33內(nèi)的數(shù)據(jù)位按層號排列，具有相同層號的位分在一起組成塊。和通過字節(jié)對各個位分組的現(xiàn)有技術(shù)不同，它使諸位的每一組將由層號0的一位、層號1的一位、層號2的一位、依此類推，直至層號7的一位組成。在本發(fā)明中，如果每個頁面區(qū)段33由32個16位字組成，則每個頁面區(qū)段33將劃分為16個位線塊，每個位線塊包括32個相同層號的位。例如，頁面區(qū)段33內(nèi)的所有層號為0的位在位線塊0，即31內(nèi)加以連接組合，同一頁面區(qū)段33內(nèi)所有層號為1的位在未示出的位線塊1內(nèi)加以連接組合，依此類推，在16位字寬的結(jié)構(gòu)內(nèi)直至位線塊15、35。
參見圖3，新的EEPROM結(jié)構(gòu)也采用以Hamming碼為基礎(chǔ)的ECC機(jī)構(gòu)73，檢測和自動校正每個字2、4或更長字節(jié)的任何一個錯位，它可以發(fā)生在存儲芯體的讀訪問期間。采用多字節(jié)的數(shù)據(jù)結(jié)構(gòu)，使硅片面積大大減小，因?yàn)樽衷綄挘珽CC奇偶位與數(shù)據(jù)位之間的比例就越小。例如，校正8位數(shù)據(jù)字的1位需要4個奇偶位，每數(shù)據(jù)字位寬增加50％校正16位數(shù)據(jù)字的1位需要5個奇偶位，每數(shù)據(jù)字位寬增加31％；校正32位數(shù)據(jù)字的1位需要6個奇偶位，每數(shù)據(jù)字位寬僅增加19％。
本發(fā)明具有按多字節(jié)字排列的內(nèi)部數(shù)據(jù)結(jié)構(gòu)，但它以字節(jié)與系統(tǒng)用戶通信。如圖3所示，本發(fā)明的電路以下來完成這種通信，即借助一連串多路調(diào)制電路(multiplexing circuit)75，用以選擇多字節(jié)字中哪一字節(jié)被發(fā)送到系統(tǒng)用戶，和多路解調(diào)電路79，用以接受從系統(tǒng)用戶那里載入的字節(jié)長度數(shù)據(jù)，以及寫高速緩沖存儲器83的多路寫時鐘注入，將順序的字節(jié)長度數(shù)據(jù)塊分組進(jìn)入多字節(jié)數(shù)據(jù)字。寫高速緩沖存儲器83為一個芯體存儲頁面的容量，并作為SRAM連同所有必需的控制邏輯，諸如有限狀態(tài)機(jī)和計(jì)數(shù)器而加以引入，用以在擦除/寫入周期中完成如下所述的整個存儲頁面的讀回周期。
編程包括三個周期；載入周期、讀回周期和載回周期。編程周期隨著載入周期而開始，該期間，系統(tǒng)用戶將新的數(shù)據(jù)載入寫高速緩沖存儲器83。如同現(xiàn)有技術(shù)的EEPROM一樣，如果CE％引腳維持于低電平，則用戶一般通過WE％引腳提供載入時鐘。相反，如果WE％引腳維持為低電平，則該載入時鐘可以通過CE％引腳提供。在每個載入周期，激活所選字節(jié)地址的相應(yīng)字節(jié)標(biāo)志。每個多字節(jié)字有2、4或更多個字節(jié)標(biāo)志，但寫高速緩沖存儲器則為字節(jié)寫可尋址的。WE％外部時鐘驅(qū)動指令譯碼器(未圖示)，它作為從系統(tǒng)用戶至寫狀態(tài)機(jī)WSM77之控制信號的一種界面翻譯指令模式。寫狀態(tài)機(jī)77轉(zhuǎn)而控制編程和擦除周期的不同讀取和寫入階段；以及恰當(dāng)?shù)啬芫幊毯筒脸龁卧璧碾妷汉投〞r，如下所述。像現(xiàn)有技術(shù)的存儲器載入那樣，載入周期用一種超時(time-out)約定中止。
盡管現(xiàn)有技術(shù)的EEPROM具有指令譯碼器提供系統(tǒng)用戶訪問芯片的內(nèi)部功能模式，但現(xiàn)有技術(shù)的EEPROM將系統(tǒng)用戶的訪問限制于僅僅幾種用戶模式。新的EEPROM結(jié)構(gòu)擴(kuò)展了這種指令譯碼器的使用，能使系統(tǒng)用戶控制所有用戶模式和試驗(yàn)?zāi)Ｊ?。芯片具?位模式寄存器，系統(tǒng)用戶可借助使用一種預(yù)定的專用序列，通過軟件寫入保護(hù)約定以所希望的指令模式ID字節(jié)載入。該模式寄存器由指令譯碼器讀取，后者將合適的控制信號傳送給WSM77執(zhí)行。
緊接著載入周期，將編程控制傳送到WSM77，它通過使讀回周期開始化而啟動。在讀回周期期間，根據(jù)在載入周期末尾所鎖存的頁面地址，WSM77開始從字線57定義的相應(yīng)的芯體存儲頁面將數(shù)據(jù)讀到寫高速緩沖存儲器83。高速緩沖存儲器字節(jié)標(biāo)志85用來確證并未額外寫入由系統(tǒng)用戶用正從存儲芯體讀取的現(xiàn)有數(shù)據(jù)輸入的任何新數(shù)據(jù)。在芯體存儲頁面的讀回周期，WSM 77監(jiān)視來自ECC部件73的誤差信號ERR111，用以檢測ECC73是否已校正至少一個數(shù)據(jù)字。如果ECC73確實(shí)已校正一個數(shù)據(jù)字，那么，即使用戶沒有將任何新的數(shù)據(jù)載入寫高速緩沖存儲器83，該WSM77也將設(shè)置相應(yīng)的編程頁面區(qū)段標(biāo)志47-50，并繼續(xù)按頁面區(qū)段讀出線99-102之一確定的那樣，對校正的頁面區(qū)段編程，由此刷新該頁面區(qū)段。采用此方法，芯片的數(shù)據(jù)保持能力得以擴(kuò)展。一旦芯體存儲頁面已經(jīng)寫入寫高速緩沖存儲器83，該WSM77即啟動擦除階段，在該階段，正如具有被激活頁面區(qū)段標(biāo)志47-50的頁面區(qū)段讀出線99-102所定義的那樣，把頁面區(qū)段擦除。采用該方法，僅僅擦除接收新載入數(shù)據(jù)或要求ECC73部件恢復(fù)被丟失數(shù)據(jù)的芯體存儲頁面區(qū)段。因此，該芯片將僅僅更新滿足至少以下條件之一的頁面區(qū)段(1)用戶在寫高速緩沖存儲器83的相應(yīng)頁面區(qū)段內(nèi)已載入至少一個新的字節(jié)；(2)在讀回周期，頁面區(qū)段從存儲芯體轉(zhuǎn)換至寫高速緩沖存儲器83，后者利用ECC73校正至少一個誤差。如果沒有頁面區(qū)段滿足任何前述的條件，該芯片將使編程周期完全失靈。但是；如果有其中任何一個條件被滿足，該芯片將僅僅對所選的頁面區(qū)段編程，這樣就避免了對芯體存儲頁面的不必要的壓力，且同現(xiàn)有技術(shù)的快擦寫EEPROM的壽命水平相比，它因此改善了EEPROM的壽命。
現(xiàn)在開始W8M 77的載回周期，在此期間，它將數(shù)據(jù)從寫高速緩沖存儲器83傳送到高壓頁面區(qū)段43-46，準(zhǔn)備對相應(yīng)的芯體存儲頁面區(qū)段編程。在載回周期期間，ECC部件73為寫高速緩沖存儲器內(nèi)的每個數(shù)據(jù)字產(chǎn)生新的奇偶位，并將此待寫入存儲芯體的奇偶位，連同來自寫高速緩沖存儲器的數(shù)據(jù)一起送到高壓頁面區(qū)段43-46寫入存儲芯體。一旦WSM77完成對高壓頁面區(qū)段43-46的載入，它即按前述條件確定的，將高的編程電壓施加到那些待寫入的頁面區(qū)段。當(dāng)編程完成后，WSM77將控制傳回到地址變換檢測ATD電路(未圖示)，它利用地址變換，使存儲元件的內(nèi)部時鐘與系統(tǒng)的外部時鐘同步，以便芯片可以重新開始正常的讀取方式。
參見圖3，存儲芯體根據(jù)存儲頁面的程序段分段。來自X選擇譯碼器55的字線57定義一個存儲頁面，并被耦合到所有字線鎖存存儲體51-54，以及存儲塊段59-62。每個存儲塊段包括更多的頁面區(qū)段，每個頁面區(qū)段由頁面區(qū)段讀出線99-102單獨(dú)定義。把字線鎖存存儲體51-54通過其本身的頁面區(qū)段讀出線99-102只耦合到其相應(yīng)的存儲塊段59-62。例如，把字線鎖存存儲體“0”、51通過其頁面區(qū)段讀出線99-102耦合到存儲塊段“0”、59內(nèi)的頁面區(qū)段。在正常編程時，字線鎖存存儲體51-54的任何組合都可以被激活，由此將所選頁面區(qū)段的頁面區(qū)段讀出線提高到內(nèi)部高的編程電壓。現(xiàn)有技術(shù)的全特征EEPROM結(jié)構(gòu)的字節(jié)選擇晶體管已由區(qū)段選擇鎖存器取代，它由頁面區(qū)段標(biāo)志47-50和所選的字線鎖存存儲體51-54驅(qū)動。
存儲芯體上面有高壓頁面區(qū)段43-46和一行鎖存器，后者可以選擇性地將位線提高到內(nèi)部的高壓電平。
存儲芯體下面是所開發(fā)的用以控制在正常讀取周期、讀回周期、載入周期和載回周期期間必須的數(shù)據(jù)通道的新結(jié)構(gòu)。通過討論正常讀取周期的數(shù)據(jù)通道和程序指令，可以最好地說明該結(jié)構(gòu)。
在借助ATD電路(未圖示)來控制的讀取周期內(nèi)，數(shù)據(jù)由讀出放大器67和69經(jīng)有源Y選通晶體管63-66讀取。數(shù)據(jù)位由讀出放大器67讀取，而奇偶位則由讀出放大器69讀取。當(dāng)讀出時間結(jié)束時，主時鐘信號“MCLK”91變低，并將整個字、數(shù)據(jù)加上奇偶位鎖存到主鎖存寄存器71。最后，隨MCLK由高到低的轉(zhuǎn)移開始，ECC73矩陣開始鑒定經(jīng)主鎖存寄存器輸出提供給它的原始數(shù)據(jù)。和MCLK反相的從屬時鐘信號?！癝CLK”93變高，并使ECC輸出到從屬的鎖存多路調(diào)制寄存器75。該寄存器接收來自ECC輸出的已校正數(shù)據(jù)字，并利用最無關(guān)緊要的地址位從多字節(jié)數(shù)據(jù)字中僅選擇一個字節(jié)，95，即對16位寬的字為A0，或?qū)?2位寬的字則為A1和A0。來自從屬的鎖存多路調(diào)制寄存器的輸出直接驅(qū)動芯片輸出緩沖器78，后者另外從0E％引腳得到其使能。在由ATD電路檢測的下一個地址變化，SCLK變低，由此使受控的老數(shù)據(jù)保持時間等于新數(shù)據(jù)的讀出時間。MCLK變高，使讀出放大器67和69將其新的輸出傳送到主鎖存寄存器。
MCLK和SCLK內(nèi)部時鐘信號由地址變換檢測ATD電路(未圖示)產(chǎn)生，它使芯片讀出周期與系統(tǒng)時鐘同步。它也防止該芯片對由高輸出切換電流所產(chǎn)生內(nèi)部電源干線的噪聲。
編程指令從用戶驅(qū)動的載入周期開始，在該期間，來自系統(tǒng)用戶的輸入數(shù)據(jù)載入低壓SRAM寫高速緩沖存儲器83，而不是像現(xiàn)有技術(shù)那樣直接載入高壓頁面。寫高速緩沖存儲器83由字84加字節(jié)標(biāo)志85組成，但它是字節(jié)可寫入的，所以，當(dāng)用戶按字節(jié)輸入時，輸入多路解調(diào)器79為寫高速緩沖存儲器提供合適的字節(jié)，正如較低地址位95所確定的，待排列成多字節(jié)字。通過將第九位、字節(jié)標(biāo)志與字的每個字節(jié)聯(lián)系起來，寫高速緩沖存儲器將由用戶輸入的新數(shù)據(jù)與從存儲芯體讀取的老數(shù)據(jù)區(qū)分開來。例如，在載入周期的開始，全部字節(jié)標(biāo)志均置位，這意味著此時寫高速緩沖存儲器內(nèi)的所有數(shù)據(jù)均被廢棄，并當(dāng)讀回周期啟動時可以由來自芯體存儲器的數(shù)據(jù)所取代。對系統(tǒng)用戶進(jìn)行的每次載入存取，復(fù)位對應(yīng)于頁面內(nèi)部所選字節(jié)地址的字節(jié)標(biāo)志，使這些地址在讀回周期期間，將不會從芯體存儲器加以寫入。這樣，當(dāng)載回周期啟動，且寫高速緩沖存儲器83開始將其內(nèi)容載入高壓頁面區(qū)段43-46以準(zhǔn)備寫入芯體存儲器時，寫高速緩沖存儲器83將保留新載入的數(shù)據(jù)。
每個字線鎖存存儲體51-54具有其自己的頁面區(qū)段標(biāo)志47-50。在載入周期開始時，所有頁面區(qū)段標(biāo)志47-50被復(fù)位意味著無字線鎖存存儲51-54，因而無頁面區(qū)段被使能。如果至少有一個字節(jié)載入寫高速緩沖存儲器83的頁面區(qū)段，則對相應(yīng)的頁面區(qū)段標(biāo)志47-50置位，由此啟動字線鎖存存儲體，后者按頁面區(qū)段讀出線99-102定義的那樣控制相應(yīng)的芯體存儲器頁面區(qū)段。載入周期通過與現(xiàn)有技術(shù)中相同的超時周期約定終止。
從此時刻起，編程控制屬于寫狀態(tài)機(jī)77。WSM具有驅(qū)動內(nèi)部字地址位的能力，為的是通過Y選通晶體管63-66掃描寫高速緩沖存儲器83和所選的芯體存儲器頁面。圖4A-4C表示W(wǎng)SM的一個工作流程圖，它包括在不同指令模式下所需的指令通道。對于編程指令模式，緊接著載入周期超時期間后，WSM啟動讀回周期。讀回周期內(nèi)每個讀字步驟有四個階段，如下所述。
階段1SRAM列調(diào)整到大約VCC/2。正是在該調(diào)整期間，WSM77可以改變字地址而不使SRAM的內(nèi)容遭受干擾。采用更新的字地址，使數(shù)據(jù)讀出放大器67和奇偶性讀出放大器69訪問芯體，而老的原始數(shù)據(jù)加上奇偶位貝提供給ECC電路73。
階段2當(dāng)ECC73完成誤差校正時，如果原始數(shù)據(jù)必須校正，則在其輸出端將有有效數(shù)據(jù)，并打出誤差信號ERR。同時，SRAM將字節(jié)標(biāo)志鎖定于其輸出端，并在下一個字步驟之前維持其鎖定。
階段3讀回RB門81將ECC73的輸出端連接到寫高速緩沖存儲器83的輸出，同時由WSM77鑒別字節(jié)標(biāo)志。
階段4一個字內(nèi)的每個字節(jié)都有其本身的SRAM寫時鐘信號(未圖示)，它僅在前階段期間當(dāng)相應(yīng)的字節(jié)標(biāo)志已作為置位讀取時才來自WSM77。如果字節(jié)標(biāo)志已作為復(fù)位讀取，則意味著該位置保留最新載入的數(shù)據(jù)，寫高速緩沖存儲器SRAM將不為相應(yīng)的字節(jié)接收寫時鐘，故新載入的數(shù)據(jù)將保存在寫高速緩沖存儲器內(nèi)。
在整個讀回周期，WSM77監(jiān)視ECC誤差信號ERR111，如圖4A的階段2所示。當(dāng)一字利用校正它的ECC73加以讀回時，使ERR信號置位，而WSM將使相應(yīng)的字線鎖存存儲體51-54的頁面區(qū)段標(biāo)志47-50置位，如并未已被載入周期置位的話。
現(xiàn)在，WSM77啟動芯片上的高壓泵(未圖示)，然后，開始擦除階段。只有具有置位頁面區(qū)段標(biāo)志47-50的字線鎖存存儲體51-54將接收該擦除電壓。相應(yīng)的芯體存儲頁面區(qū)段得以擦除。WSM77還記錄芯片上的定時器(未圖示)，來結(jié)束該擦除階段。在擦除時間結(jié)尾，WSM77進(jìn)行擦除恢復(fù)，即使所選讀出線區(qū)段上的高壓放電。
接下來，WSM77開始載回周期。它再次掃描字地址空間，并且，每個載入字步驟都具有四個階段，如下所述。
階段1SRAM各列調(diào)整到大約VCC/2。正是在該調(diào)整期間，WSM可以改變字地址而不會干擾SRAM的內(nèi)容。
階段2SRAM讀出放大器(未圖示)讀取新數(shù)據(jù)，在下一個字步驟之前，它將維持鎖存在SRAM輸出端87。
階段3ECC73切換至奇偶性發(fā)生模式，并把其輸入端通過數(shù)據(jù)總線107連接到SRAM的輸出端87。此多路調(diào)制功能由主鎖存寄存器71加以傳送，后者具有由讀回信號RB103和載回信號LB104控制的雙輸入端。RB和LB均由WSM控制。在階段3的末尾，準(zhǔn)備ECC73輸出的奇偶位89，并將有效的新的奇偶性信息提供給總線109，連同SRAM的數(shù)據(jù)位87一起寫入。
階段4SRAM輸出緩沖器87驅(qū)動總線107，ECC奇偶性輸出緩沖器89驅(qū)動總線109，它通過合適的Y選通晶體管63-66和芯體位線將新的字寫入高壓頁面區(qū)段43-46。
WSM77啟動寫入階段。再一次，只有具有置位頁面區(qū)段標(biāo)志47-50的字線鎖存存儲體51-54將向其頁面區(qū)段讀出線99-102發(fā)送高的編程電壓。在每個有源存儲塊段59-62中，只有具有置位高壓頁面鎖存器的位線將實(shí)際得到該高壓，并由此寫到所選芯體行上的存儲單元。所選字線57也得到該高壓。WSM77記錄芯片上的定時器以結(jié)束該寫入階段。在寫入時間末尾，WSM77執(zhí)行位線恢復(fù)，即，使所選位線上的高壓放電，然后使字線恢復(fù)?，F(xiàn)在，WSM77使芯片上的高壓泵放電，并在退出時使芯片控制轉(zhuǎn)送到ATD電路，由此使芯片可以開始讀模式。
通過將3個新的位引入記錄WSM77之寫狀態(tài)的現(xiàn)有技術(shù)方法，本發(fā)明的電路同樣實(shí)現(xiàn)可中斷的載入周期。在載入周期的開始，使所有3個新的狀態(tài)位均復(fù)位；并在寫周期期間于不同的點(diǎn)得到置位，如下所述。
位載入超時報警一在載入周期的總超時周期經(jīng)歷了75％之后，加以置位，并在W8M退出前一著保持置位。
位擦除有效一在讀回和擦除階段期間置位。
位寫入有效一在裝回和寫入階段期間置位。
一個典型的可中斷載入周期將遵循以下流程部分1用戶系統(tǒng)通過載入模式ID，開始寫高速緩沖存儲器的清除加上只載入，模式ID清除寫高速緩沖存儲器SRAM并告知芯片在完成載入周期后不要繼續(xù)芯體的更新。如果在該載入周期，更高優(yōu)先權(quán)的中斷要求到達(dá)，則用戶系統(tǒng)可以安全地許可中斷請求，并推遲該載入周期。在退出其它過程時，用戶系統(tǒng)應(yīng)按如下來使用狀態(tài)詢問能力-通過在同一地址連續(xù)的讀周期，檢驗(yàn)觸發(fā)位(toggle bit)是否仍有效，即WSM是否仍有效。如果觸發(fā)位正在觸發(fā)，則用戶系統(tǒng)應(yīng)當(dāng)檢驗(yàn)載入超時報警位。后者如果仍為復(fù)位，則用戶系統(tǒng)仍有至少25％的總載入周期的超時周期去結(jié)束載入數(shù)據(jù)，故可以安全地恢復(fù)載入周期。如果觸發(fā)位正在觸發(fā)，但載入超時報警位業(yè)已置位，則用戶系統(tǒng)應(yīng)讓芯片完成該超時間隔并嘗試在觸發(fā)位停止觸發(fā)，即表示W(wǎng)SM不再有效之后恢復(fù)載入。
-如果觸發(fā)位不再有效，用戶系統(tǒng)可以進(jìn)行部分2。
部分2只載入應(yīng)當(dāng)作為模式ID載入，以繼續(xù)具有中斷能力的載入周期。通過狀態(tài)詢問提供的符號交換應(yīng)如上所述那樣采用。
部分3在完成載入周期時；即當(dāng)不管所有中斷，用戶系統(tǒng)已經(jīng)設(shè)法將所有的新字節(jié)載入所選的頁面，或當(dāng)用戶系統(tǒng)可以阻塞所有更高優(yōu)先權(quán)的中斷時，可以將最終的載入加上編程模式ID提供給芯片，讓它用寫高速緩沖存儲器內(nèi)的新數(shù)據(jù)更新芯體。
實(shí)際上，最終載入可以是空的。芯片將觀察規(guī)則的載入周期超時間隔并繼續(xù)編程。正是因?yàn)樽罱K載入周期可能為空，故可以中斷該最終載入模式。由于該芯片是利用芯片上定時器計(jì)數(shù)載入超時的，故中斷將并不防止芯片進(jìn)入編程。事實(shí)上，在提供最終載入加上編程模式ID之后，用戶系統(tǒng)可以服務(wù)于另外的過程。
權(quán)利要求
1.一種電可擦可編程只讀存儲器EEPROM，包括主存儲芯體，它包括排列成行與列矩陣的多個存儲單元，所述存儲單元進(jìn)一步分為多個存儲單位，每個存儲單位包括一數(shù)據(jù)字部分和一奇偶位部分；供存取存儲單位之?dāng)?shù)據(jù)字部分的數(shù)據(jù)總線；供存取存儲單位之奇偶位部分的奇偶性總線，其特征在于，所述EEPROM存儲器還包括有選擇地鎖存于所述數(shù)據(jù)總線和奇偶性總線用的主鎖存器；誤差校正控制ECC供接收來自所述主鎖存器鎖存于數(shù)據(jù)總線和奇偶性總線內(nèi)容的部件，所述ECC部件有選擇地產(chǎn)生不是對應(yīng)于所述奇偶位部分的經(jīng)校正過的數(shù)據(jù)字，就是對應(yīng)于所述數(shù)據(jù)字部分的一組新的奇偶位；以及有選擇地將來自所述ECC部件的所述校正過的數(shù)據(jù)字發(fā)送到一組輸入和輸出引線的路徑選擇裝置；其輸出裝置耦合到所述數(shù)據(jù)總線的寫高速緩沖存儲器，所述寫高速緩沖存儲器有選擇地接收來自所述ECC部件的已校正過的數(shù)據(jù)字。
2.如權(quán)利要求1所述的存儲器，其特征在于，每個數(shù)據(jù)字部分包括一多字節(jié)數(shù)據(jù)字，所述奇偶位數(shù)與多字節(jié)數(shù)據(jù)字位數(shù)之比為50％以下。
3.如權(quán)利要求1所述的存儲器，其特征在于，所述存儲芯體進(jìn)一步劃分為單獨(dú)可擦和可編程的子頁面區(qū)段，它包括多個所述的存儲單位，每個子頁面區(qū)段由通過區(qū)段選擇器件耦合到區(qū)段讀出線的區(qū)段選擇線定義，該區(qū)段讀出線轉(zhuǎn)而耦合到子頁面區(qū)段內(nèi)所有的所述存儲單位，每個子頁面區(qū)段可通過所述區(qū)段選擇器件單獨(dú)訪問，每個子頁面區(qū)段成為存儲頁面的一個積分因子。
4.如權(quán)利要求2所述的存儲器，其特征在于，所述輸入/輸出引線分組為單字節(jié)長度的單元，所述路徑選擇裝置按順序?qū)碜运鯡CC部件的已校正過的數(shù)據(jù)字的每個字節(jié)發(fā)送到所述輸入/輸出引線的字節(jié)長度單元。
5.如權(quán)利要求3所述的存儲器；其特征在于進(jìn)一步包括將編程和擦除電壓電平傳送到所述子頁面區(qū)段之每個存儲單位的高壓頁面，所述高壓頁面劃分為單獨(dú)并可選擇地激活的高壓區(qū)段，每個高壓頁面區(qū)段均為容量相同且對應(yīng)于分立的子頁面區(qū)段的容量。
6.如權(quán)利要求1所述的存儲器；其特征在于進(jìn)一步包括奇偶位路徑選擇驅(qū)動器，有選擇地將所述一組新的奇偶位從所述ECC部件耦合到所述奇偶性總線。
7.如權(quán)利要求1所述的存儲器，其特征在于所述寫高速緩沖存儲器小于主存儲器芯體，并設(shè)置成多個一字節(jié)長度的數(shù)據(jù)單元。
8.如權(quán)利要求2或7所述的存儲器，其特征在于；所述寫高速緩沖存儲器具有為每個數(shù)據(jù)字節(jié)接收獨(dú)立的寫控制信號用的裝置。
9.如權(quán)利要求7所述的存儲器，其特征在于進(jìn)一步包括輸入數(shù)據(jù)路徑選擇裝置；用以從所述輸入/輸出引線接收字節(jié)長度輸入，將所述字節(jié)長度輸入置入到長度等于存儲器單元之?dāng)?shù)據(jù)字部分的數(shù)據(jù)輸入字，并順序地將所述數(shù)據(jù)輸入字的每個字節(jié)存入所述高速緩沖存儲器。
10.如權(quán)利要求9所述的存儲器，其特征在于，所述寫高速緩沖存儲器進(jìn)一步包括高速緩沖存儲器標(biāo)志位，選擇性的高速緩沖存儲器標(biāo)志位響應(yīng)于所述寫高速緩沖存儲器內(nèi)存儲的數(shù)據(jù)而被激活。
11.如權(quán)利要求10所述的存儲器，其特征在于進(jìn)一步包括一耦合的寫狀態(tài)機(jī)，以監(jiān)視所述ECC部件，而其中所述寫狀態(tài)機(jī)激活所述寫高速緩沖存儲器內(nèi)的標(biāo)志位以響應(yīng)產(chǎn)生校正過的數(shù)據(jù)字的ECC部件。
全文摘要
一種區(qū)段可編程EEPROM存儲器，它結(jié)合芯片上寫高速緩沖存儲器(83)用作緩沖器。EEPROM主存儲芯體劃分為存儲頁面(32)，每個存儲頁面進(jìn)一步劃分為子頁面區(qū)段(59－62)，每個子頁面區(qū)段保持大批多字節(jié)數(shù)據(jù)字。存儲頁面內(nèi)的子頁面區(qū)段可以單獨(dú)或一起進(jìn)行編程和擦除周期。該EEPROM存儲器結(jié)合ECC部件(73)用來恢復(fù)和刷新存儲芯體中丟失的數(shù)據(jù)。EEPROM存儲器還能中斷載入周期。
文檔編號G06F12/08GK1607609SQ03106039
公開日2005年4月20日 申請日期1996年2月22日 優(yōu)先權(quán)日1995年3月17日
發(fā)明者喬治·斯馬杜, 埃米爾·蘭布朗克 申請人:愛特梅爾股份有限公司