專利名稱：提升小波快速算法vlsi實(shí)現(xiàn)的存儲(chǔ)器控制方法
技術(shù)領(lǐng)域：
本發(fā)明屬于VLSI設(shè)計(jì)技術(shù)領(lǐng)域。具體涉及到在提升小波快速算法硬件實(shí)現(xiàn)中存儲(chǔ)器的控制電路。特別涉及一種用于提升小波快速算法VLSI實(shí)現(xiàn)的存儲(chǔ)器控制方法。
下面，作為背景技術(shù)之一，首先對(duì)二維離散小波變換的提升算法加以說明。
提升算法給出了雙正交小波簡(jiǎn)單而有效的構(gòu)造方法，使用了基本的多項(xiàng)式插補(bǔ)來(lái)獲取信號(hào)的高頻分量，之后通過構(gòu)建尺度函數(shù)來(lái)獲取信號(hào)的低頻分量。提升算法的基本思想在于通過一個(gè)基本小波(lazy wavelet)，逐步構(gòu)建出一個(gè)具有更加良好性質(zhì)的新的小波，這就是提升的基本含義。一個(gè)規(guī)范的提升算法有3個(gè)步驟分解(split)，預(yù)測(cè)(predict)和更新(update)。
為了達(dá)到上述目的，本發(fā)明的解決方案是采用并行的嵌入式緩存，實(shí)現(xiàn)小波行變換系數(shù)的順序?qū)懭牒筒⑿凶x出，從而實(shí)現(xiàn)進(jìn)一步的流水線處理，并且通過控制存儲(chǔ)器的讀寫，實(shí)現(xiàn)數(shù)據(jù)的擴(kuò)展。
提升小波快速算法VLSI實(shí)現(xiàn)的存儲(chǔ)器控制方法，包括存儲(chǔ)器選擇、寫控制與前端擴(kuò)展、讀控制與后端擴(kuò)展三部分，按照以下步驟實(shí)現(xiàn)1)存儲(chǔ)器的選擇對(duì)于m/n拍小波(m為低通濾波器階數(shù)，n為高通濾波器階數(shù))，M×N的輸入圖像，使用(m+2)×M大小的DPRAM作為寄存器，將串行的輸入變成并行的輸出，在對(duì)m個(gè)存儲(chǔ)器進(jìn)行讀操作時(shí)，同時(shí)對(duì)剩下的2個(gè)存儲(chǔ)器進(jìn)行寫操作，始終保持有2個(gè)需要更新的存儲(chǔ)器在讀其余m個(gè)存儲(chǔ)器時(shí)進(jìn)行寫操作，使小波行變換和列變換能夠流水線的進(jìn)行；2)寫控制與前端擴(kuò)展采用控制寄存器寫的方式進(jìn)行列的前端擴(kuò)展，對(duì)于m/n小波，需要進(jìn)行 個(gè)數(shù)據(jù)的前端擴(kuò)展，通過控制將行變換后產(chǎn)生的第一行數(shù)據(jù)寫入第 個(gè)存儲(chǔ)器中，第二行數(shù)據(jù)同時(shí)寫入第 和第 個(gè)寄存器，直至將第 個(gè)數(shù)據(jù)寫入第1和第2 個(gè)寄存器，完成了數(shù)據(jù)的前端擴(kuò)展； 個(gè)后的數(shù)據(jù)依次循環(huán)寫入寄存器中，寫完m個(gè)寄存器后，發(fā)出讀使能信號(hào)，將開始讀取前m行的數(shù)據(jù)，同時(shí)，進(jìn)行m+1和m+2行的寫操作；3)讀控制與后端擴(kuò)展對(duì)于m/n小波的列變換，在讀出數(shù)據(jù)時(shí)，控制一次讀出m個(gè)寄存器中的數(shù)據(jù)，并對(duì)其進(jìn)行列變換；數(shù)據(jù)的后端擴(kuò)展采用控制寄存器讀的方式來(lái)完成，需要進(jìn)行 個(gè)數(shù)據(jù)的后端擴(kuò)展，當(dāng)判斷讀到行的最后一個(gè)數(shù)據(jù)時(shí)，依次循環(huán)讀出m-1，m-3，…m-1-2 個(gè)數(shù)據(jù)，并根據(jù)行的最后一個(gè)數(shù)據(jù)進(jìn)行對(duì)稱補(bǔ)齊，完成了行數(shù)據(jù)的后端擴(kuò)展。
本發(fā)明通過采用并行的嵌入式緩存，將串行的輸入轉(zhuǎn)化為并行的輸出，實(shí)現(xiàn)了小波行列變換間的流水操作，并且完全通過對(duì)寄存器的讀寫控制，實(shí)現(xiàn)了行數(shù)據(jù)的前端和后端擴(kuò)展，簡(jiǎn)單易行，提高了運(yùn)行速度。
圖2是本發(fā)明實(shí)施例Daubechies 9/7小波提升實(shí)現(xiàn)的存儲(chǔ)器控制示意圖。
圖3是本發(fā)明實(shí)施例中寫控制及前端擴(kuò)展示意圖。
圖4是本發(fā)明實(shí)施例中讀控制及后段擴(kuò)展示意圖。
提升小波快速算法的VLSI實(shí)現(xiàn)框架可以分為行擴(kuò)展、行濾波、存儲(chǔ)器讀寫控制及列擴(kuò)展、列濾波。本發(fā)明旨在提出一種新的存儲(chǔ)器讀寫控制及擴(kuò)展方法，在簡(jiǎn)化結(jié)構(gòu)，降低芯片面積的基礎(chǔ)上，提高硬件的利用率。結(jié)合離散小波變換的特點(diǎn)，為了能夠靈活的進(jìn)行多級(jí)小波分解，這里只討論一級(jí)的小波分解。如果進(jìn)行下一級(jí)的小波分解，只需把要分解的小波系數(shù)(即系數(shù)圖像)作為一組新的輸入即可。這樣，即保證了小波分解的獨(dú)立性，也增加了進(jìn)行多級(jí)分解的靈活性。
1)存儲(chǔ)器的選擇在小波變換時(shí)，要對(duì)圖像數(shù)據(jù)按行讀取。而行擴(kuò)展和行濾波之后的小波變換系數(shù)是逐行產(chǎn)生的，為了對(duì)其進(jìn)行列變換，需要存儲(chǔ)中間結(jié)果。因?yàn)橐獙?duì)這些結(jié)果進(jìn)行存取處理，所以所需的存儲(chǔ)單元要放在芯片內(nèi)部實(shí)現(xiàn)，從而可以降低功耗。行變換后小波系數(shù)是順序產(chǎn)生的，并且對(duì)于m/n拍小波(這里，m為低通濾波器階數(shù)，n為高通濾波器階數(shù))，在每一行的開始，對(duì)于第1到第m個(gè)輸入，將產(chǎn)生2個(gè)輸出，以后每增加2個(gè)輸入，將產(chǎn)生2個(gè)輸出，列變換也是如此。為了節(jié)省等待時(shí)間，使變換能夠流水線地進(jìn)行，考慮使用m+2個(gè)寄存器。對(duì)于M×N的輸入圖像，需要(m+2)×M大小的寄存器。這里，選擇使用DPRAM。經(jīng)過寄存器的存儲(chǔ)，將串行的輸入變成并行的輸出，在對(duì)m個(gè)存儲(chǔ)器執(zhí)行讀操作時(shí)，對(duì)剩下的2個(gè)存儲(chǔ)器進(jìn)行寫操作。始終保持有2個(gè)需要更新的存儲(chǔ)器在讀其余m個(gè)存儲(chǔ)器時(shí)進(jìn)行寫操作，使得行變換和列變換能夠流水線的進(jìn)行。
2)寫控制與前端擴(kuò)展在本發(fā)明中，采用了控制寄存器寫的方式進(jìn)行列的前端擴(kuò)展。有別于以往的先對(duì)數(shù)據(jù)進(jìn)行寄存然后進(jìn)行擴(kuò)展的方式，用寫控制的方式進(jìn)行前端擴(kuò)展，節(jié)省了存儲(chǔ)空間，并且提高了變換的速度。對(duì)于m/n小波，需要進(jìn)行 個(gè)數(shù)據(jù)的前端擴(kuò)展，在本發(fā)明中，通過控制將行變換后產(chǎn)生的第一行數(shù)據(jù)寫入第 個(gè)存儲(chǔ)器中，第二行數(shù)據(jù)同時(shí)寫入第 和第 個(gè)寄存器，直至將第 個(gè)數(shù)據(jù)寫入第l和第2 個(gè)寄存器，完成了數(shù)據(jù)的前端擴(kuò)展。 個(gè)后的數(shù)據(jù)依次循環(huán)寫入寄存器中。寫完m個(gè)寄存器后，發(fā)出讀使能信號(hào)，將開始讀取前m行的數(shù)據(jù)，同時(shí)，進(jìn)行m+1和m+2行的寫操作。
3)讀控制與后端擴(kuò)展在讀出數(shù)據(jù)時(shí)，由于對(duì)于m/n小波的列變換，一次輸入m個(gè)數(shù)據(jù)，可以得到2個(gè)輸出，因此控制一次讀出m個(gè)寄存器中的數(shù)據(jù)，并對(duì)其進(jìn)行列變換。數(shù)據(jù)的后端擴(kuò)展采用控制寄存器讀的方式來(lái)完成。對(duì)于m/n拍小波，需要進(jìn)行 個(gè)數(shù)據(jù)的后端擴(kuò)展。當(dāng)判斷讀到行的最后一個(gè)數(shù)據(jù)時(shí)，依次循環(huán)讀出m-1，m-3，…m-1-2 個(gè)數(shù)據(jù)，并關(guān)于行的最后一個(gè)數(shù)據(jù)對(duì)稱補(bǔ)齊，此時(shí)，完成了行數(shù)據(jù)的后端擴(kuò)展。
按照本發(fā)明的技術(shù)方案，發(fā)明人給出了以下的實(shí)施例，但本發(fā)明不限于該在本實(shí)施例中使用的是Daubechies 9/7雙正交小波。
參見

圖1，圖1給出了Daubechies 9/7小波的一維提升算法實(shí)現(xiàn)示意圖。二維的小波變換是通過在圖像的行和列方向分別進(jìn)行一維提升變換得到的。行變換后的數(shù)據(jù)需要進(jìn)行擴(kuò)展和存儲(chǔ)。由圖1中可以看到，在每一行變換的起始，每輸入9個(gè)點(diǎn)，可以得到2個(gè)點(diǎn)的輸出，在圖中，當(dāng)輸入R1到R9時(shí)，可以得到輸出S1，S2。之后每輸入2個(gè)點(diǎn)，可以得到2個(gè)點(diǎn)的輸出，即由輸入R3到R11，可以得到輸出S3，S4，由輸入R5到R13，可以得到輸出S5，S6。
圖2給出了在提升算法實(shí)現(xiàn)時(shí)的存儲(chǔ)器控制示意圖。在這里，考慮到讀操作和寫操作的并行型，采用了11個(gè)寄存器，每次對(duì)9個(gè)寄存器進(jìn)行讀操作，得到9點(diǎn)輸入，對(duì)剩下的2個(gè)寄存器進(jìn)行寫操作。
圖3給出了本發(fā)明實(shí)施例的寫控制及前端擴(kuò)展示意圖，給出了11個(gè)寄存器的寫使能信號(hào)。對(duì)于Daubechies 9/7小波，需要進(jìn)行4個(gè)點(diǎn)的前端擴(kuò)展，由圖中可以看到，通過控制寄存器的寫入，很方便的完成了擴(kuò)展，如b，c，d，e所示。其中每個(gè)寄存器的寫使能期寬度為圖像行寬。
圖4給出了本發(fā)明實(shí)施例的讀控制及后端擴(kuò)展示意圖，給出了11個(gè)寄存器的讀使能信號(hào)。對(duì)于Daubechies 9/7小波，需要進(jìn)行3個(gè)點(diǎn)的后端擴(kuò)展。由圖中可以看到，通過控制寄存器的讀出，如i，j所示，并且對(duì)于行的最后一個(gè)數(shù)據(jù)對(duì)稱補(bǔ)齊，完成了后端擴(kuò)展。
權(quán)利要求
1.一種用于提升小波快速算法VLSI實(shí)現(xiàn)的存儲(chǔ)器控制方法，其特征在于，包括存儲(chǔ)器選擇、寫控制與前端擴(kuò)展、讀控制與后端擴(kuò)展三部分，并按照以下步驟實(shí)現(xiàn)1)存儲(chǔ)器的選擇對(duì)于m/n拍小波(m為低通濾波器階數(shù)，n為高通濾波器階數(shù))，M×N的輸入圖像，使用(m+2)×M大小的DPRAM作為寄存器，將串行的輸入變成并行的輸出，在對(duì)m個(gè)存儲(chǔ)器進(jìn)行讀操作時(shí)，同時(shí)對(duì)剩下的2個(gè)存儲(chǔ)器進(jìn)行寫操作，始終保持有2個(gè)需要更新的存儲(chǔ)器在讀其余m個(gè)存儲(chǔ)器時(shí)進(jìn)行寫操作，使小波行變換和列變換能夠流水線的進(jìn)行；2)寫控制與前端擴(kuò)展采用控制寄存器寫的方式進(jìn)行列的前端擴(kuò)展，對(duì)于m/n小波，需要進(jìn)行 個(gè)數(shù)據(jù)的前端擴(kuò)展，通過控制將行變換后產(chǎn)生的第一行數(shù)據(jù)寫入第 個(gè)存儲(chǔ)器中，第二行數(shù)據(jù)同時(shí)寫入第 和第 個(gè)寄存器，直至將第 個(gè)數(shù)據(jù)寫入第1和第2 個(gè)寄存器，完成了數(shù)據(jù)的前端擴(kuò)展； 個(gè)后的數(shù)據(jù)依次循環(huán)寫入寄存器中，寫完m個(gè)寄存器后，發(fā)出讀使能信號(hào)，將開始讀取前m行的數(shù)據(jù)，同時(shí)，進(jìn)行m+l和m+2行的寫操作；3)讀控制與后端擴(kuò)展對(duì)于m/n小波的列變換，在讀出數(shù)據(jù)時(shí)，控制一次讀出m個(gè)寄存器中的數(shù)據(jù)，并對(duì)其進(jìn)行列變換；數(shù)據(jù)的后端擴(kuò)展采用控制寄存器讀的方式來(lái)完成，需要進(jìn)行 個(gè)數(shù)據(jù)的后端擴(kuò)展，當(dāng)判斷讀到行的最后一個(gè)數(shù)據(jù)時(shí)，依次循環(huán)讀出m-1，m-3，…m-1-2 個(gè)數(shù)據(jù)，并根據(jù)行的最后一個(gè)數(shù)據(jù)進(jìn)行對(duì)稱補(bǔ)齊，完成了行數(shù)據(jù)的后端擴(kuò)展。
全文摘要
本發(fā)明公開了一種用于提升小波快速算法VLSI實(shí)現(xiàn)的存儲(chǔ)器控制方法，對(duì)于m/n拍小波(這里，m為低通濾波器階數(shù)，n為高通濾波器階數(shù))，M×N的輸入圖像，使用m+2個(gè)M大小的寄存器，接收串行的輸入，并行輸出數(shù)據(jù)，使得行變換和列變換能夠流水線的進(jìn)行；采用了控制寄存器寫的方式進(jìn)行列的前端擴(kuò)展，有別于以往的先對(duì)數(shù)據(jù)進(jìn)行寄存然后進(jìn)行擴(kuò)展的方式，節(jié)省了存儲(chǔ)空間，并且提高了變換的速度；采用了控制寄存器寫和對(duì)稱補(bǔ)齊的方式進(jìn)行列的后端擴(kuò)展。本發(fā)明通過采用并行的嵌入式緩存，將串行的輸入轉(zhuǎn)化為并行的輸出，實(shí)現(xiàn)了小波行列變換間的流水操作，并且完全通過對(duì)寄存器的讀寫控制，實(shí)現(xiàn)了行數(shù)據(jù)的前端和后端擴(kuò)展，結(jié)構(gòu)簡(jiǎn)單，提高了運(yùn)行速度。
文檔編號(hào)G06F12/00GK1448848SQ03114600
公開日2003年10月15日 申請(qǐng)日期2003年4月7日 優(yōu)先權(quán)日2003年4月7日
發(fā)明者鄭南寧, 周寧, 湯曉軍, 吳勇 申請(qǐng)人:西安交通大學(xué)